JP2008210869A - 光電変換装置の製造方法 - Google Patents
光電変換装置の製造方法 Download PDFInfo
- Publication number
- JP2008210869A JP2008210869A JP2007044010A JP2007044010A JP2008210869A JP 2008210869 A JP2008210869 A JP 2008210869A JP 2007044010 A JP2007044010 A JP 2007044010A JP 2007044010 A JP2007044010 A JP 2007044010A JP 2008210869 A JP2008210869 A JP 2008210869A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoelectric conversion
- forming
- interlayer insulating
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 83
- 239000001257 hydrogen Substances 0.000 claims abstract description 83
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 83
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000011229 interlayer Substances 0.000 claims abstract description 49
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052802 copper Inorganic materials 0.000 claims abstract description 36
- 239000010949 copper Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 32
- 230000001629 suppression Effects 0.000 claims description 16
- 239000010410 layer Substances 0.000 claims description 12
- 238000009413 insulation Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】 配線材料に銅を用いた場合においても、好適な水素終端化処理を行なうことが可能な光電変換装置の製造方法を提供することを目的とする。
【解決手段】 本発明は、半導体基板上に多層配線構造が配された光電変換装置の製造方法であって、層間絶縁膜の、前記トランジスタの電極に対応する領域にホールを形成する工程と、前記ホールに導電体を埋め込む工程と、水素供給膜を形成する工程と、第一の温度で熱処理し前記水素供給膜から前記半導体基板へ水素を供給する工程と、配線材料に銅を用いて前記多層配線構造を形成する工程と、前記多層配線構造を覆って保護膜を形成する工程と、を有し、多層配線構造を形成する工程及び保護膜を形成する工程は第１の温度よりも低い温度で行なう。
【選択図】 図１
【解決手段】 本発明は、半導体基板上に多層配線構造が配された光電変換装置の製造方法であって、層間絶縁膜の、前記トランジスタの電極に対応する領域にホールを形成する工程と、前記ホールに導電体を埋め込む工程と、水素供給膜を形成する工程と、第一の温度で熱処理し前記水素供給膜から前記半導体基板へ水素を供給する工程と、配線材料に銅を用いて前記多層配線構造を形成する工程と、前記多層配線構造を覆って保護膜を形成する工程と、を有し、多層配線構造を形成する工程及び保護膜を形成する工程は第１の温度よりも低い温度で行なう。
【選択図】 図１
Description
本発明は光電変換装置の製造方法に関するものであり、詳細には配線に銅を用いた光電変換装置の製造方法に関するものである。
光電変換装置は、デジタルカメラ用のセンサとして盛んに用いられている。近年このような光電変換装置として、画素の読み出し回路に複数のＭＯＳトランジスタを用いたＭＯＳ型光電変換装置が用いられている。
ＭＯＳ型光電変換装置は、ＣＣＤに比べて、それぞれのＭＯＳトランジスタを駆動する配線、信号を読み出す配線の本数が増える。したがって、複数の配線層が層間絶縁膜を介して積層された多層配線構造が用いられる。このような配線の材料においては従来アルミニウムが多く用いられてきた。これに対して、更に配線ピッチを微細化するため、もしくは配線の膜厚を薄くして光電変換装置を低背化するために配線材料として銅を用いることが特許文献１に記載されている。
また光電変換装置は、半導体基板の欠陥が暗電流の発生源となり、信号を劣化させる原因となる場合があった。これに対して水素を半導体基板に供給することにより、基板表面のダングリングボンドを終端化させる技術（水素終端化技術）が提案されている。このような技術の１つとして特許文献２には、タングステンによるコンタクトプラグを形成した後、窒素と水素とを含む雰囲気での加熱処理もしくは水素雰囲気での加熱処理を行うことが開示されている。
特開２００３−２６４２８１号公報
特開２００３−２６４２７７号公報
半導体基板の結晶欠陥や界面準位を回復させるために水素終端させることは光電変換装置において重要であるが、水素の半導体基板への供給にはその温度が重要であり、一定の温度以上の熱処理を行なう必要がある。
しかし配線形成後の熱処理では、例えば４００℃以上の高温になると、配線抵抗の上昇や配線材料のストレスマイグレーションが発生する場合がある。特に、配線材料が銅になるとアルミニウムに比べて低温で上述した配線抵抗の上昇や配線材料のストレスマイグレーションが起こる場合がある。更に、熱処理の温度と処理時間によっては半導体基板の裏面側から表面側への銅の拡散が問題となる場合がある。これは、成膜する工程においてある一定量の銅が半導体基板裏面に付着することが原因と考えられる。
つまり配線材料として銅を用いた場合には、これまでよく用いられてきた配線材料がアルミニウムの場合の水素終端処理をそのまま用いることができない。配線の材料として銅を用いた場合の好適な終端化処理に関しては充分な検討がなされていなかった。
更に特許文献２では、コンタクト窓にタングステンを被着形成し、コンタクト窓外のタングステンを除去した状態で熱処理をしている。しかしながら、半導体基板の結晶欠陥や界面準位を回復させるための水素が十分に供給されず、結果として十分な暗電流の低減効果が得られない場合がある。つまり、水素雰囲気で熱処理を行なうだけでは、水素が供給されると同時に、半導体基板の上部へ水素が抜けてしまう。
本発明は上記課題に鑑み、配線材料に銅を用いた場合においても、好適な水素終端化処理を行なうことが可能な光電変換装置の製造方法を提供することを目的とする。
本発明は、半導体基板に光電変換素子と該光電変換素子から信号を読み出すトランジスタが配され、前記半導体基板上に多層配線構造が配された光電変換装置の製造方法であって、前記光電変換素子およびトランジスタ上に層間絶縁膜を形成する工程と、前記層間絶縁膜の、前記トランジスタの電極に対応する領域にホールを形成する工程と、前記ホールに導電体を埋め込む工程と、水素供給膜を形成する工程と、第一の温度で熱処理し前記水素供給膜から前記半導体基板へ水素を供給する工程と、配線材料に銅を用いて、前記多層配線構造を形成する工程と、前記多層配線構造を覆って保護膜を形成する工程と、を有し、前記多層配線構造を形成する工程及び前記保護膜を形成する工程は前記第１の温度よりも低い温度で行なうことを特徴とする。
本発明によれば、配線材料に銅を用いた場合においても、好適な水素終端化処理を行なうことが可能となる。
本発明は、水素終端化を行なう際に、ある一定以上の温度で熱処理を行なうことにより、暗電流低減効果が高いことを見出したことに基づいて成されたものである。しかしながら、この水素終端化に適した温度は、配線材料に銅を用いた場合には、配線の特性を劣化させるため好ましくない。したがって、水素終端化処理をする工程を、トランジスタの電極と配線との電気的接続を取るための導電体（プラグ）を形成した後であって、配線材料となる銅を成膜する前に上述したある一定以上の温度で水素終端化処理を行なうことを特徴としている。この時、水素終端化処理を行なった後においては、水素終端化処理を行なった温度よりも低温において全ての工程を行なう。これにより、配線材料に銅を用いた光電変換装置においても好適な水素終端化による暗電流低減を達成することが可能となる。
ここで水素終端化処理を行う温度は４００℃以上が望ましい。また水素終端化処理時の温度の上限は、トランジスタの電極、つまり、ソース、ドレインにシリサイドを形成する場合には、シリサイドが熱的影響を受けることによるコンタクト抵抗の変動が小さくなるように、シリサイド形成のための熱処理の温度以下が望ましい。具体的には８００℃以下が望ましい。
図１に本発明の光電変換装置の断面図の一例を示す。ここでは光電変換素子となるフォトダイオード及びフォトダイオードの電荷を転送する転送トランジスタを含んだ部分の断面図を示す。半導体基板上に多層配線構造が配された構成となっている。
１０は光電変換素子の一部を構成する第１導電型の半導体領域である。１１は１０とＰＮ接合を構成する第２導電型の半導体領域である。半導体領域１０、１１によりフォトダイオードが構成されている。半導体領域１０は信号電荷を蓄積する領域であり、信号電荷と同導電型である。信号電荷が電子の場合はＮ型、ホールの場合はＰ型となる。さらに半導体領域１０の表面に第２導電型の半導体領域１２を配し、表面の欠陥の影響を低減させる構造としてもよい。
１３は、隣接する素子間を電気的に分離するための素子分離領域である。１４は、第１導電型の半導体領域である。半導体領域１４は、半導体領域１０に蓄積された信号電荷が転送される領域であり、後述する増幅素子の入力部として機能している。電荷が転送された後、半導体領域１４の電位が浮遊状態で信号を読み出すためフローティングディフュージョンとよぶこともできる。
１５は、半導体領域１０から１４へ信号電荷を転送するための転送ゲートである。半導体領域１０、１４及び転送ゲート１５により、転送用ＭＯＳトランジスタを構成している。１６は半導体基板に配された半導体領域と上層の配線層との電気的接続、ＭＯＳトランジスタのゲート電極と上層の配線層との電気的接続を行なう導電性プラグである。１７は金属拡散抑制膜（バリアメタル）である。これは例えばＴｉＮで構成することができる。
１８は第１の層間絶縁膜である。上述した光電変換素子上、トランジスタ上に配されている。例として、ＢＰＳＧ、Ｐ−ＳｉＯ２（プラズマＣＶＤ法で形成されたシリコン酸化膜）を用いることができる。
１９は水素供給膜である。例として、水素を多量に含んだシリコン窒化膜を用いることができる。例えば、膜中の水素濃度は、１×１０２１ｃｍ−３以上である。このように多量の水素を含むシリコン窒化膜７は、例えば、枚葉式ＣＶＤ（化学気相成長）装置によって形成される。この際、プラズマＣＶＤ法で膜を形成することにより、所望の水素濃度の膜を得ることが容易となる。
２０は第２の層間絶縁膜である。Ｐ−ＳｉＯ２を用いることができる。２１は、配線層である。配線材料としては銅を用いている。２２は金属拡散抑制膜である。例として、ＴａＮ、ＴｉＮを用いることができる。
２３は金属拡散抑制膜である。また配線を埋め込む溝を形成する際に用いるエッチング工程におけるエッチングストップ膜として用いることもできる。例として、ＳｉＮ膜、ＳｉＣ膜などを用いることができる。以下，拡散抑制膜およびエッチングストップ膜として共用可能な膜を拡散抑制膜とする。最上層に設けられた層２３は、主に拡散抑制膜として機能する。
２４は保護膜である。例えば、ＳｉＮ膜を用いることができる。更に保護膜上には必要に応じて、カラーフィルタ、マイクロレンズを設けてもよい。これらは、多層配線構造を覆って配されている。
次に、図１０に光電変換装置の１画素の等価回路図を示す。
ＰＤが光電変換素子として機能するフォトダイオードである。Ｑ１がＰＤの電荷を転送する転送用ＭＯＳトランジスタである。ＦＤは増幅素子の入力部として機能する半導体領域（フローティングディフュージョン）である。図１の半導体領域１４がこれにあたる。Ｑ２がＦＤの電位をリセットするリセット用ＭＯＳトランジスタである。Ｑ３がＦＤの電荷に基づく信号を増幅する増幅回路の一部を構成する増幅用ＭＯＳトランジスタである。これは図示しない定電流源とともに増幅回路となるソースフォロワ回路の一部を構成している。Ｑ４は特定の画素の信号を選択して読み出すための選択用ＭＯＳトランジスタである。５０１はＱ２，Ｑ３のドレインに電源電圧を供給するための電源線である。５０２はＱ２を駆動するためのリセットゲート線、５０３はＱ４を駆動するための選択ゲート線である。５０４は各画素の信号が読み出される垂直信号線である。５０６はＱ１を駆動するための転送用ゲート線である。また他の例としては画素を選択する方式としてＱ４を設けずにＦＤの電位をＱ２により制御して画素を選択する構成にすることもできる。また複数の画素で特定の素子、たとえばＱ２，Ｑ３などを共有化することもできる。このような画素が一次元状もしくは二次元状に複数配されて光電変換装置が構成される。
次に図１に示した光電変換装置の製造工程を説明する。各図において図１と同一の構成には同一の符号を付す。
まず図２に示すように通常の方法により、半導体基板に光電変換素子、半導体領域、素子分離領域を形成し、シリコン酸化膜等の絶縁膜を形成した後、上述した各トランジスタのゲート電極を形成する。そして、層間絶縁膜１８を形成する。
その後、上層の配線と電気的な接続が必要な領域に対応して層間絶縁膜１８にコンタクトホールを形成する。コンタクトホールを形成した後に、必要に応じて、コンタクトホールに埋め込む導電体と半導体領域との電気抵抗を低減させるための不純物注入を行なう。不純物注入を行なった後に、６００〜１０００℃、好ましくは８００℃程度で熱処理を行い、注入した不純物を拡散させる。これは半導体の不純物濃度を高める不純物に限らず、コバルトを注入してシリサイドとすることも可能である。
次に図３に示すように、金属拡散抑制膜１７およびプラグ１６となる導電体を成膜して、コンタクトホールを導電体で埋め込む。その後、ＣＭＰ工程により、プラグ部以外の導電体を除去して平坦化を行ない、コンタクトプラグを形成する。導電体としては、Ｗなどを用いることができる。
その後、図４に示すように、水素供給膜１９を形成する。水素供給膜としては水素を多量に含んだシリコン窒化膜などを用いることが可能である。また、プラズマＣＶＤ法で膜を形成することにより、所望の水素濃度の膜を得ることが容易となる。またこのときの膜中水素濃度は１×１０２１ ｃｍ−３以上であればよい。
その後、４００℃≦Ｔ≦８００℃の温度条件(第１の温度)で熱処理を行なう。温度処理の際の雰囲気は、例えば窒素、水素雰囲気で行なう熱処理により、水素供給膜１９に含まれた水素が半導体基板に拡散し、ダングリングボンドの終端化を行い欠陥を低減させることが可能となる。そして、これにより光電変換装置における暗電流を低減させることが可能となる。
次に、図５に示すように、フォトダイオードに対応する領域に配された水素供給膜を、エッチングにより除去する。これは、水素供給膜とその上下に配された層間絶縁膜の屈折率が大きく異なり、水素供給膜と層間絶縁膜の界面で入射光が反射し、光電変換装置としての感度が低下するためである。しかし、水素供給膜と層間絶縁膜との屈折率の差がそれほど大きくない場合には、受光部上にそのまま残してもよい。
次に図６に示すように、水素供給膜が除去された領域を埋め込むように層間絶縁膜２０を成膜する。層間絶縁膜としてはシリコン酸化膜をプラズマＣＶＤ法で形成することができる。
次に図７に示すように、水素供給膜１９、層間絶縁膜２０に配線溝を形成する。そして銅の拡散を抑制する拡散抑制膜２２をＴａ、ＴａＮ等で形成した後、銅を埋め込み、配線を形成する。そしてＣＭＰ工程により配線部以外の銅を取り除き平坦化を行なう。
次に図８に示すように拡散抑制膜２３を成膜する。これは、エッチングストップ膜として機能させることも可能である。具体的には、シリコン窒化膜などをプラズマＣＶＤ法で形成する。ここでエッチングストップ膜は、水素供給膜１９に比べてエッチング速度がはやいほうがよい。ここでのエッチング速度は、層間絶縁膜をエッチングする際の条件においての速度である。発明者らの検討により、水素供給膜は多量の水素を含んでおり膜質が硬くなりやすく、この水素供給膜１９と拡散抑制膜(エッチングストップ膜)２３を同様のプロセス条件で形成すると、エッチングの条件が厳しくなることがわかった。それにより、エッチングを大きなエネルギー、長時間で行なう必要となり、高精度な制御が難しくなる。したがって、エッチングストップ膜（拡散抑制膜）は、水素供給膜に比べてエッチング速度がはやいほうがよい。
次にフォトダイオードに対応する領域に配された拡散抑制膜２３をエッチングにより除去する。そして、拡散抑制膜２３が除去された領域を埋め込むように層間絶縁膜２０を成膜する。更にその上層にハードマスク膜２５を成膜し、この上層のハードマスク膜２５を層間絶縁膜２０に形成する配線溝の幅でエッチングをする。ハードマスク膜２５は例えばＳｉＮ膜を用いることができる。
次に図９に示すようにレジストを塗布、露光し、層間絶縁膜２０をエッチングにより除去することでまずビアホールを形成する。更にレジストを除去後、ハードマスク膜２５をハードマスクとして層間絶縁膜２０に配線溝を形成する。そして銅の拡散を抑制する拡散抑制膜をＴａ、ＴａＮ等で形成した後、銅を埋め込む。そしてＣＭＰ工程により配線以外の銅，拡散抑制膜を取り除き、平坦化を行う。この際に同時にハードマスク層２５も除去される。
これら配線工程は、水素供給膜を形成し、水素供給を行なう際の温度に比べて低温で行なう。更に熱処理の時間も短くするのが好ましい。
次に図１に示すように拡散抑制膜２３を成膜し、フォトダイオードに対応する領域に配された拡散抑制膜をエッチングにより除去する。そして拡散抑制膜２３が除去された領域を埋め込むように層間絶縁膜２０を成膜する。
その後、保護膜２４を形成する。この際の温度は、水素供給膜を形成する温度及び半導体基板に水素を供給する温度よりも低い。つまり、水素供給膜の成膜条件に比べて低温で且つ、短時間で成膜を行った。これにより既に形成されている配線に過剰な熱履歴を与えることが無い。しかしながら配線工程前に既に水素供給を行なっているため、一定量のダングリングボンドが終端化されている。
更に保護膜２４上にレジストを塗布、露光してのフォトダイオードに対応する領域にレジストを残してエッチングすることでレンズを形成してもよい。これによって上方から入射する光を効率良くフォトダイオードに導入することが可能となる。
このように本発明においては、半導体基板に形成された半導体領域と配線層を電気的に接続するプラグを形成後であって、配線を形成する前に水素供給膜を形成し、熱処理を行なった後、配線を形成している。これにより、従来、水素供給工程において必要であった、長時間で高温の熱履歴を配線に与えることなく水素供給を行なうことが可能となった。したがって、銅のように比抵抗の小さい材料を配線に用いることと、半導体基板の欠陥を抑制することを両立することが可能となった。
１６ 導電性プラグ
１９ 水素供給膜
２１ 銅配線
２２ 金属拡散抑制膜
２３ 拡散抑制膜（エッチングストップ膜）
１９ 水素供給膜
２１ 銅配線
２２ 金属拡散抑制膜
２３ 拡散抑制膜（エッチングストップ膜）
本発明は、半導体基板に光電変換素子と該光電変換素子から信号を読み出すトランジスタとが配され、前記半導体基板上に多層配線構造が配された光電変換装置の製造方法であって、前記光電変換素子およびトランジスタ上に層間絶縁膜を形成する工程と、前記層間絶縁膜の、前記トランジスタの電極に対応する領域にホールを形成する工程と、前記ホールに導電体を埋め込む工程と、水素供給膜を形成する工程と、第１の温度で熱処理し前記水素供給膜から前記半導体基板へ水素を供給する工程と、前記水素供給工程の後に、配線材料に銅を用いて前記多層配線構造を形成する工程と、前記多層配線構造を覆って保護膜を形成する工程と、を有し、 前記多層配線構造を形成する工程及び前記保護膜を形成する工程は前記第１の温度よりも低い温度で行なうことを特徴とする。
２０は第２〜４の層間絶縁膜である。Ｐ−ＳｉＯ２を用いることができる。２１は、配線層である。配線材料としては銅を用いている。２２は金属拡散抑制膜である。例として、ＴａＮ、ＴｉＮを用いることができる。
本発明は、半導体基板に光電変換素子と該光電変換素子から信号を読み出すトランジスタとが配され、前記半導体基板上に多層配線構造が配された光電変換装置の製造方法であって、前記光電変換素子およびトランジスタ上に層間絶縁膜を形成する工程と、前記層間絶縁膜の、前記トランジスタの電極に対応する領域にホールを形成する工程と、前記ホールに導電体を埋め込む工程と、前記層間絶縁膜と屈折率が異なる水素供給膜を、前記層間絶縁膜上及び前記導電体上の全面に形成する工程と、第１の温度で熱処理し前記水素供給膜から前記半導体基板へ水素を供給する工程と、前記水素供給膜の、前記光電変換素子に対応する領域をエッチングにより除去する工程と、前記水素供給工程の後に、配線材料に銅を用いて前記多層配線構造を形成する工程と、前記多層配線構造を構成する層間絶縁膜と屈折率が異なり、前記配線材料である銅の拡散を抑制する拡散抑制膜を前記多層配線構造を構成する層間絶縁膜及び配線を覆って全面に形成する工程と、前記拡散抑制膜の前記光電変換素子に対応する領域をエッチングにより除去する工程と、前記多層配線構造を覆って保護膜を形成する工程と、をこの順に有し、前記多層配線構造を形成する工程及び前記保護膜を形成する工程は、前記第１の温度よりも低く且つ、前記配線材料である銅がストレスマイグレーションを起こさない温度で行ない、前記拡散抑制膜は、前記層間絶縁膜をエッチングする際のエッチングストップ膜として機能し且つ、前記水素供給膜に比べて、前記層間絶縁膜のエッチングに対するエッチング速度が速いことを特徴とする。
本発明は、半導体基板に光電変換素子と該光電変換素子から信号を読み出すトランジスタとが配され、前記半導体基板上に多層配線構造が配された光電変換装置の製造方法であって、前記光電変換素子およびトランジスタ上に第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜の、前記トランジスタの電極に対応する領域にホールを形成する工程と、前記ホールに導電体を埋め込む工程と、前記第１の層間絶縁膜と屈折率が異なる水素供給膜を、前記第１の層間絶縁膜上及び前記導電体上の全面に形成する工程と、第１の温度で熱処理し前記水素供給膜から前記半導体基板へ水素を供給する工程と、前記水素供給膜の、前記光電変換素子に対応する領域をエッチングにより除去する工程と、前記水素供給工程の後に、配線材料に銅を用いて前記多層配線構造を形成する工程と、を有し、前記多層配線構造を形成する工程は、前記水素供給膜のエッチングにより除去された領域を埋め込むように第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜にエッチングにより第１の配線溝を形成する工程と、前記第１の配線溝に銅を埋め込む工程と、前記第２の層間絶縁膜と屈折率が異なり、前記配線材料である銅の拡散を抑制する拡散抑制膜を前記第２の層間絶縁膜及び該第２の層間絶縁膜に配された配線を覆って全面に形成する工程と、前記拡散抑制膜の前記光電変換素子に対応する領域をエッチングにより除去する工程と、前記拡散抑制膜のエッチングにより除去された領域を埋め込むように第３の層間絶縁膜を形成する工程と、前記第３の層間絶縁膜にエッチングにより第２の配線溝を形成する工程と、前記第２の配線溝に銅を埋め込む工程と、をこの順に有し、更に、前記多層配線構造を形成する工程の後に、前記多層配線構造を覆って保護膜を形成する工程を有し、前記多層配線構造を形成する工程及び前記保護膜を形成する工程は、前記第１の温度よりも低く且つ、前記配線材料である銅がストレスマイグレーションを起こさない温度で行ない、前記拡散抑制膜は、前記第３の層間絶縁膜をエッチングする際のエッチングストップ膜として機能し且つ、前記水素供給膜に比べて、前記第３の層間絶縁膜のエッチング条件におけるエッチング速度が速いことを特徴とする。
Claims (4)
- 半導体基板に光電変換素子と該光電変換素子から信号を読み出すトランジスタとが配され、前記半導体基板上に多層配線構造が配された光電変換装置の製造方法であって、
前記光電変換素子およびトランジスタ上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の、前記トランジスタの電極に対応する領域にホールを形成する工程と、
前記ホールに導電体を埋め込む工程と、
水素供給膜を形成する工程と、
第１の温度で熱処理し前記水素供給膜から前記半導体基板へ水素を供給する工程と、
配線材料に銅を用いて前記多層配線構造を形成する工程と、
前記多層配線構造を覆って保護膜を形成する工程と、を有し、
前記多層配線構造を形成する工程及び前記保護膜を形成する工程は前記第１の温度よりも低い温度で行なうことを特徴とする光電変換装置の製造方法。 - 前記多層配線構造を形成する工程において、銅の拡散を抑制する拡散抑制膜を配線の上層に形成する工程を有することを特徴とする請求項１に記載の光電変換装置の製造方法。
- 前記拡散抑制膜は、前記層間絶縁膜をエッチングする際のエッチング条件において、前記水素供給膜に比べてエッチング速度がはやいことを特徴とする請求項２に記載の光電変換装置の製造方法。
- 前記水素供給膜は、前記多層配線構造の一部を構成する層間絶縁膜にホールもしくは配線溝を形成する際のエッチングストップ膜として機能することを特徴とする請求項１に記載の光電変換装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007044010A JP4137161B1 (ja) | 2007-02-23 | 2007-02-23 | 光電変換装置の製造方法 |
| US12/033,081 US7638352B2 (en) | 2007-02-23 | 2008-02-19 | Method of manufacturing photoelectric conversion device |
| KR1020080016381A KR100982823B1 (ko) | 2007-02-23 | 2008-02-22 | 광전 변환 장치의 제조 방법 |
| CN2008100808696A CN101252102B (zh) | 2007-02-23 | 2008-02-22 | 光电转换装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007044010A JP4137161B1 (ja) | 2007-02-23 | 2007-02-23 | 光電変換装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP4137161B1 JP4137161B1 (ja) | 2008-08-20 |
| JP2008210869A true JP2008210869A (ja) | 2008-09-11 |
Family
ID=39716385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007044010A Expired - Fee Related JP4137161B1 (ja) | 2007-02-23 | 2007-02-23 | 光電変換装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7638352B2 (ja) |
| JP (1) | JP4137161B1 (ja) |
| KR (1) | KR100982823B1 (ja) |
| CN (1) | CN101252102B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103262223A (zh) * | 2010-12-09 | 2013-08-21 | 德克萨斯仪器股份有限公司 | 集成电路的氢钝化 |
| JP2014120569A (ja) * | 2012-12-14 | 2014-06-30 | Canon Inc | 光電変換装置の製造方法 |
| JP2016092081A (ja) * | 2014-10-30 | 2016-05-23 | キヤノン株式会社 | 光電変換装置および光電変換装置の製造方法 |
| JP2016213305A (ja) * | 2015-05-07 | 2016-12-15 | キヤノン株式会社 | 光電変換装置の製造方法 |
| WO2024116264A1 (ja) * | 2022-11-29 | 2024-06-06 | 日清紡マイクロデバイス株式会社 | 半導体装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347511A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2010206174A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびその製造方法ならびにカメラ |
| JP2010206172A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 撮像装置およびカメラ |
| JP2010206173A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびカメラ |
| US8669644B2 (en) * | 2009-10-07 | 2014-03-11 | Texas Instruments Incorporated | Hydrogen passivation of integrated circuits |
| FR2990294A1 (fr) * | 2012-05-04 | 2013-11-08 | St Microelectronics Crolles 2 | Procede de fabrication d'une puce de circuit integre |
| FR3009433B1 (fr) * | 2013-08-01 | 2015-09-11 | St Microelectronics Crolles 2 | Capteur d'images a illumination face arriere a faible courant d'obscurite |
| JP6598436B2 (ja) * | 2014-08-08 | 2019-10-30 | キヤノン株式会社 | 光電変換装置、撮像システム、及び光電変換装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003264277A (ja) * | 2002-03-07 | 2003-09-19 | Fujitsu Ltd | Ｃｍｏｓイメージセンサおよびその製造方法 |
| JP4551603B2 (ja) | 2002-03-11 | 2010-09-29 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| JP2004179329A (ja) | 2002-11-26 | 2004-06-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4254430B2 (ja) * | 2003-08-07 | 2009-04-15 | ソニー株式会社 | 半導体装置の製造方法 |
| JP4618786B2 (ja) | 2005-01-28 | 2011-01-26 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| JP2007067066A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Corp | 半導体装置とその製造方法 |
| JP2008115460A (ja) * | 2006-10-12 | 2008-05-22 | Canon Inc | 半導体素子の形成方法及び光起電力素子の形成方法 |
-
2007
- 2007-02-23 JP JP2007044010A patent/JP4137161B1/ja not_active Expired - Fee Related
-
2008
- 2008-02-19 US US12/033,081 patent/US7638352B2/en not_active Expired - Fee Related
- 2008-02-22 CN CN2008100808696A patent/CN101252102B/zh not_active Expired - Fee Related
- 2008-02-22 KR KR1020080016381A patent/KR100982823B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103262223A (zh) * | 2010-12-09 | 2013-08-21 | 德克萨斯仪器股份有限公司 | 集成电路的氢钝化 |
| JP2014501045A (ja) * | 2010-12-09 | 2014-01-16 | 日本テキサス・インスツルメンツ株式会社 | 集積回路の水素パッシベーション |
| JP2014120569A (ja) * | 2012-12-14 | 2014-06-30 | Canon Inc | 光電変換装置の製造方法 |
| JP2016092081A (ja) * | 2014-10-30 | 2016-05-23 | キヤノン株式会社 | 光電変換装置および光電変換装置の製造方法 |
| US10937822B2 (en) | 2014-10-30 | 2021-03-02 | Canon Kabushiki Kaisha | Photoelectric conversion device and manufacturing method of the photoelectric conversion device |
| JP2016213305A (ja) * | 2015-05-07 | 2016-12-15 | キヤノン株式会社 | 光電変換装置の製造方法 |
| WO2024116264A1 (ja) * | 2022-11-29 | 2024-06-06 | 日清紡マイクロデバイス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101252102A (zh) | 2008-08-27 |
| US7638352B2 (en) | 2009-12-29 |
| US20080206983A1 (en) | 2008-08-28 |
| CN101252102B (zh) | 2011-03-23 |
| KR100982823B1 (ko) | 2010-09-16 |
| KR20080078609A (ko) | 2008-08-27 |
| JP4137161B1 (ja) | 2008-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4137161B1 (ja) | 光電変換装置の製造方法 | |
| US11011565B2 (en) | Solid-state image pickup apparatus and image pickup system | |
| US9893114B2 (en) | Method of producing image pick-up apparatus and image pick-up apparatus | |
| US8018015B2 (en) | Buried conductor for imagers | |
| TWI320230B (en) | Image device and cmos imager device, processor system and method of forming an imager pixel, a cmos imager pixel or an imager cell | |
| KR20150058229A (ko) | 반도체장치 및 전자기기 | |
| US9331121B2 (en) | Method of manufacturing photoelectric conversion apparatus including pixel well contact | |
| JP2008300446A (ja) | 固体撮像素子、固体撮像素子の製造方法及び撮像装置 | |
| US12068349B2 (en) | Method of manufacturing solid-state image sensor, solid-state image sensor, and camera | |
| JP2010157712A (ja) | イメージセンサ及びその製造方法 | |
| US20060073628A1 (en) | Solid-state imaging device and method of manufacturing the same | |
| KR100884903B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20100078111A (ko) | 이미지센서 및 그 제조방법 | |
| JP2006351759A (ja) | 固体撮像素子およびその製造方法 | |
| TW201005933A (en) | Image sensor and method for manufacturing the same | |
| JP2009176950A (ja) | 固体撮像素子及びその製造方法 | |
| KR101016505B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100880287B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR101016514B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20060077244A (ko) | 씨모스 이미지 센서 및 그의 제조 방법 | |
| KR20100072560A (ko) | 이미지센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080603 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |