KR20080078609A - 광전 변환 장치의 제조 방법 - Google Patents

광전 변환 장치의 제조 방법 Download PDF

Info

Publication number
KR20080078609A
KR20080078609A KR1020080016381A KR20080016381A KR20080078609A KR 20080078609 A KR20080078609 A KR 20080078609A KR 1020080016381 A KR1020080016381 A KR 1020080016381A KR 20080016381 A KR20080016381 A KR 20080016381A KR 20080078609 A KR20080078609 A KR 20080078609A
Authority
KR
South Korea
Prior art keywords
film
forming
photoelectric conversion
interlayer insulating
hydrogen
Prior art date
Application number
KR1020080016381A
Other languages
English (en)
Other versions
KR100982823B1 (ko
Inventor
다다시 사와야마
다께시 고지마
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20080078609A publication Critical patent/KR20080078609A/ko
Application granted granted Critical
Publication of KR100982823B1 publication Critical patent/KR100982823B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은, 반도체 기판 상에 다층 배선 구조가 배치된 광전 변환 장치의 제조 방법으로서, 트랜지스터의 전극에 대응하는 층간 절연막의 영역에 홀을 형성하는 공정과, 상기 홀에 도전체를 매립하는 공정과, 수소 공급막을 형성하는 공정과, 제1 온도에서 열처리를 행하여 상기 수소 공급막으로부터 상기 반도체 기판에 수소를 공급하는 공정과, 배선 재료로 Cu를 이용하여 상기 다층 배선 구조를 형성하는 공정과, 상기 다층 배선 구조를 덮는 보호막을 형성하는 공정을 포함하며, 상기 다층 배선 구조를 형성하는 공정과 상기 보호막을 형성하는 공정은, 상기 제1 온도보다 높지 않은 온도에서 행하는 광전 변환 장치의 제조 방법을 제공한다.
광전 변환 장치, 다층 배선 구조, 수소 공급막, 층간 절연막, 보호막

Description

광전 변환 장치의 제조 방법{METHOD OF MANUFACTURING PHOTOELECTRIC CONVERSION DEVICE}
본 발명은 광전 변환 장치의 제조 방법에 관한 것으로, 구체적으로는 배선에 Cu를 이용한 광전 변환 장치의 제조 방법에 관한 것이다.
광전 변환 장치는, 디지털 카메라용 센서로서 널리 이용되고 있다. 최근 이러한 광전 변환 장치로서, 화소 판독 회로에 복수의 MOS 트랜지스터를 이용한 MOS형 광전 변환 장치가 이용되고 있다.
MOS형 광전 변환 장치들은 각각 MOS 트랜지스터들을 구동하는 배선과 신호를 판독하는 배선을 필요로 한다. 이 때문에, CCD에 비해서 배선의 수가 증가한다. 따라서, 복수의 배선층이 층간 절연막을 통하여 적층된 다층 배선 구조가 이용된다. 이러한 배선의 재료로, 종래에는 알루미늄이 널리 이용되어 왔다. 이것에 대하여, 배선 피치를 미세화하기 위해서 혹은 배선의 막 두께를 얇게 하여 광전 변환 장치를 저배화하기 위해서 배선 재료로서 Cu를 이용하는 것이 일본 특허 출원 공개 제2003-264281호 공보에 기재되어 있다.
또한, 광전 변환 장치에서는, 반도체 기판의 결함이 암전류의 발생원이 되어 신호를 열화시키는 경우가 있었다. 이것에 대하여, 수소를 반도체 기판에 공급하여 기판 표면의 댕글링 본드를 종단화시키는 기술(수소 종단화 기술)이 제안되어 있다. 수소 종단화 기술의 하나로서, 일본 특허 출원 공개 제2003-264277호 공보에는, 텅스텐으로 이루어진 컨택트 플러그를 형성한 후, 질소와 수소를 포함하는 분위기나 수소 분위기에서 가열 처리를 행하는 것이 개시되어 있다.
반도체 기판의 결정 결함과 계면 준위를 회복시키기 위해서 광전 변환 장치를 수소 종단화시키는 것은 중요하다. 그러나, 수소를 반도체 기판에 공급하는 것에 있어서는 그 온도가 중요하다. 따라서, 일정한 온도 이상의 열처리를 행할 필요가 있다.
그러나, 배선 형성 후의 열처리에서는, 예를 들면 400℃ 이상의 고온인 경우, 배선 저항의 증가와 배선 재료의 스트레스 마이그레이션이 발생하는 경우가 있다. 특히, 배선 재료에 Cu를 이용하는 경우, 알루미늄의 경우보다 저온에서 전술한 배선 저항의 증가와 배선 재료의 스트레스 마이그레이션이 발생하는 경우가 있다. 또한, 열처리의 온도와 처리 시간에 따라서는, 반도체 기판의 이면으로부터 표면으로의 Cu의 확산이 문제가 되는 경우가 있다. 이것은 성막 공정 중에 어떤 일정량의 Cu가 반도체 기판의 이면에 부착되는 것이 원인인 것으로 생각된다.
즉, 배선 재료로서 Cu를 이용하는 경우에는, 지금까지 널리 이용해 온, 배선 재료가 알루미늄인 경우의 수소 종단화 처리를 그대로 이용할 수 없다. 배선 재료 로서 Cu를 이용하는 경우에 적합한 종단화 처리에 관해서는 충분한 검토가 이루어지지 않고 있었다.
게다가, 일본 특허 출원 공개 제2003-264277호 공보에서는, 컨택트 창에 텅스텐을 피착한 후, 컨택트 창 밖의 텅스텐을 제거한 상태에서 열처리를 행하고 있다. 그러나, 반도체 기판의 결정 결함과 계면 준위를 회복시키기 위한 수소가 충분히 공급되지 않고, 그 결과로서 충분한 암전류의 저감 효과를 얻을 수 없는 경우가 있다. 즉, 수소 분위기에서 열처리를 행하는 것만으로는, 수소가 공급됨과 동시에, 반도체 기판의 상부로 수소가 빠져나가 버린다.
본 발명은, 상기한 과제를 감안하여, 배선 재료에 Cu를 이용하는 경우에도 적합한 수소 종단화 처리를 행하는 것이 가능한 광전 변환 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은, 반도체 기판 상에, 광전 변환 소자와, 상기 광전 변환 소자로부터 신호를 판독하는 트랜지스터와, 다층 배선 구조가 배치된 광전 변환 장치의 제조 방법으로서, 상기 광전 변환 소자 및 상기 트랜지스터 상에 층간 절연막을 형성하는 공정과, 상기 트랜지스터의 전극에 대응하는 상기 층간 절연막의 영역에 홀을 형성하는 공정과, 상기 홀에 도전체를 매립하는 공정과, 수소 공급막을 형성하는 공정과, 제1 온도에서 열처리를 행하여 상기 수소 공급막으로부터 상기 반도체 기판에 수소를 공급하는 공정과, 배선 재료로 Cu를 이용하여 상기 다층 배선 구조를 형성하는 공정과, 상기 다층 배선 구조를 덮는 보호막을 형성하는 공정을 포함하 며, 상기 다층 배선 구조를 형성하는 공정과 상기 보호막을 형성하는 공정은, 상기 제1 온도보다 높지 않은 온도에서 행하는 광전 변환 장치의 제조 방법을 제공한다.
본 발명의 다른 특징 및 이점은 전 도면에 걸쳐 동일하거나 유사한 부분에는 같은 참조 번호를 붙인 첨부한 도면에 관한 다음의 설명에 의해 밝혀질 것이다.
본 발명의 그 밖의 특징은, 첨부한 도면을 참조한 다음의 예시적인 실시예들에 대한 설명에 의해 밝혀질 것이다.
본원 명세서에 포함되어 그 일부를 구성하는 첨부한 도면은 본 발명의 실시예들을 예시하며, 이하의 설명과 함께 본 발명의 원리에 대한 설명을 돕는다.
이하, 본 발명의 바람직한 실시예들을 첨부한 도면에 따라 상세히 설명한다.
본 발명은 수소 종단화를 행할 때에 어떤 일정한 온도 이상의 온도에서 열처리를 행하는 것이 암전류 저감 효과가 높다는 것을 발견한 것에 기초하여 이루어진 것이다. 그러나, 이 수소 종단화에 적합한 온도는, 배선 재료에 Cu를 이용한 경우에는, 배선의 특성을 열화시키기 때문에 바람직하지 못하다. 따라서, 본 발명은 트랜지스터의 전극과 배선 간의 전기적 접속을 취하기 위한 도전체(플러그)를 형성한 후, 배선 재료가 되는 Cu를 성막하기 전에, 전술한 어떤 일정한 온도 이상의 온도에서 수소 종단화 처리 공정을 행하는 것을 특징으로 한다. 이 때, 수소 종단화 처리를 행한 후에는, 수소 종단화 처리를 행한 온도 이하의 온도에서 모든 공정을 행한다. 이에 의해, 배선 재료에 Cu를 이용한 광전 변환 장치에 있어서도 적합한 수소 종단화에 의한 암전류 저감을 달성하는 것이 가능하게 된다.
여기서, 수소 종단화 처리를 행하는 온도는 400℃ 이상인 것이 바람직하다. 또한, 수소 종단화 처리 시의 온도의 상한은, 트랜지스터의 전극, 즉 소스 및 드레인에 실리사이드를 형성하는 경우에는, 실리사이드가 열적 영향을 받는 것에 의한 컨택트 저항의 변동이 작아지도록, 실리사이드 형성을 위한 열처리의 온도 이하인 것이 바람직하다. 구체적으로는 800℃ 이하인 것이 바람직하다.
도 1은 본 발명의 광전 변환 장치의 단면도의 일례를 나타낸다. 여기에서는, 광전 변환 소자가 되는 포토다이오드 및 포토다이오드의 전하를 전송하는 전송 트랜지스터를 포함한 부분의 단면도를 나타낸다. 적응 구조로서, 반도체 기판에는 다층 배선 구조가 배치된 구성으로 되어 있다.
참조 번호 10은 광전 변환 소자의 일부를 구성하는 제1 도전형의 반도체 영역을 나타낸다. 참조 번호 11은 반도체 영역(10)과 PN 접합을 구성하는 제2 도전형의 반도체 영역을 나타낸다. 반도체 영역(10, 11)은 포토다이오드를 구성한다. 반도체 영역(10)은 신호 전하를 축적하는 영역이며, 신호 전하의 극성과 동일한 극성을 갖는 도전형이다. 신호 전하가 전자(electron)인 경우에는 N형, 홀(hole)인 경우에는 P형이 된다. 또한, 반도체 영역(10)의 표면에 제2 도전형의 반도체 영역(12)을 배치하여, 표면의 결함의 영향을 저감시키는 구조로 할 수 있다.
참조 번호 13은 인접하는 소자들을 전기적으로 분리하기 위한 소자 분리 영역을 나타낸다. 참조 번호 14는 제1 도전형의 반도체 영역을 나타낸다. 반도체 영역(14)은 반도체 영역(10)에 축적된 신호 전하가 전송되는 영역이며, 후술하는 증폭 소자의 입력부로서 기능한다. 전하가 전송된 후, 반도체 영역(14)의 전위가 부유 상태에 있는 상태에서 신호를 판독하기 때문에, 플로팅 디퓨전(floating diffusion)이라고 부를 수도 있다.
참조 번호 15는 반도체 영역(10)으로부터 반도체 영역(14)에 신호 전하를 전송하기 위한 전송 게이트를 나타낸다. 반도체 영역(10, 14)과 전송 게이트(15)는 전송용 MOS 트랜지스터를 구성한다. 참조 번호 16은 반도체 기판에 배치된 반도체 영역을 상층의 배선층에 전기적으로 접속시키고, MOS 트랜지스터의 게이트 전극을 상층의 배선층에 전기적으로 접속시키는 도전성 플러그를 나타낸다. 참조 번호 17은 금속 확산 억제막(배리어 메탈)을 나타낸다. 이것에는 예를 들면 TiN을 이용할 수 있다.
참조 번호 18은 제1 층간 절연막을 나타낸다. 이 막은 전술한 광전 변환 소자 상 및 트랜지스터 상에 배치되어 있다. 일례로서, BPSG 및 P-SiO2(플라즈마 CVD법으로 형성된 실리콘 산화막)을 이용할 수 있다.
참조 번호 19는 수소 공급막을 나타낸다. 일례로서, 다량의 수소를 포함하는 실리콘 질화막을 이용할 수 있다. 예를 들면, 막 내의 수소 농도는 1×1021 cm-3 이상이다. 이와 같이 다량의 수소를 포함하는 실리콘 질화막(7)은 예를 들면 매엽식 CVD(화학 기상 성장) 장치에 의해 형성된다. 이 경우, 플라즈마 CVD법으로 막을 형성함으로써, 원하는 수소 농도의 막을 용이하게 얻을 수 있게 된다.
참조 번호 20은 제2 층간 절연막을 나타낸다. P-SiO2를 이용할 수 있다. 참조 번호 21은 배선층을 나타낸다. 배선 재료로는 Cu를 이용한다. 참조 번호 22 는 금속 확산 억제막을 나타낸다. 일례로서, TaN 및 TiN을 이용할 수 있다.
참조 번호 23은 금속 확산 억제막을 나타낸다. 또한, 이 막은 배선을 매립하는 홈을 형성할 때에 이용하는 에칭 공정에 있어서의 에칭 정지막으로서 이용할 수도 있다. 일례로서, SiN막, SiC막 등을 이용할 수 있다. 확산 억제막 및 에칭 정지막으로서 공용 가능한 막을 확산 억제막이라고 한다. 최상층에 설치된 층(23)은 주로 확산 억제막으로서 기능한다.
참조 번호 24는 보호막을 나타낸다. 예를 들면, SiN막을 이용할 수 있다. 또한, 보호막 상에는 필요에 따라, 컬러 필터 및 마이크로 렌즈를 설치할 수 있다. 이 컬러 필터 및 마이크로 렌즈는 다층 배선 구조를 덮도록 배치되어 있다.
다음으로, 도 10은 광전 변환 장치의 1 화소의 등가 회로도이다.
참조 부호 PD는 광전 변환 소자로서 기능하는 포토다이오드를 나타낸다. 참조 부호 Q1은 포토다이오드(PD)의 전하를 전송하는 전송용 MOS 트랜지스터를 나타낸다. 참조 부호 FD는 증폭 소자의 입력부로서 기능하는 반도체 영역(플로팅 디퓨전)을 나타낸다. 이 반도체 영역(FD)은 도 1의 반도체 영역(14)에 해당한다. 참조 부호 Q2는 반도체 영역(FD)의 전위를 리세트하는 리세트용 MOS 트랜지스터를 나타낸다. 참조 부호 Q3은 반도체 영역(FD)의 전하에 기초하는 신호를 증폭하는 증폭 회로의 일부를 구성하는 증폭용 MOS 트랜지스터를 나타낸다. 증폭용 MOS 트랜지스터(Q3)는 도시하지 않은 정전류원과 함께 증폭 회로가 되는 소스 팔로워 회로의 일부를 구성한다. 참조 부호 Q4는 특정한 화소의 신호를 선택하여 판독하기 위한 선택용 MOS 트랜지스터를 나타낸다. 참조 번호 501은 트랜지스터(Q2, Q3)의 드 레인에 전원 전압을 공급하기 위한 전원선을 나타낸다. 참조 번호 502는 트랜지스터(Q2)를 구동하기 위한 리세트 게이트선을 나타내고, 참조 번호 503은 트랜지스터(Q4)를 구동하기 위한 선택 게이트선을 나타낸다. 참조 번호 504는 각 화소의 신호가 판독되는 수직 신호선을 나타낸다. 참조 번호 506은 트랜지스터(Q1)를 구동하기 위한 전송 게이트선을 나타낸다. 또한, 다른 예로는, 화소를 선택하는 방식으로서, 트랜지스터(Q4)를 설치하지 않고 반도체 영역(FD)의 전위를 트랜지스터(Q2)에 의해 제어하여 화소를 선택하도록 할 수도 있다. 또한, 복수의 화소가 특정한 소자, 예를 들면 트랜지스터 Q2, Q3 등을 공유하도록 할 수 있다. 이러한 화소들은 일차원 형상 혹은 이차원 형상으로 배치 또는 배열되어 광전 변환 장치를 구성한다.
다음에, 도 1에 나타낸 광전 변환 장치의 제조 공정을 설명한다. 각 도면에 있어서, 동일 또는 유사한 부분에는 동일한 참조 부호를 붙인다.
우선, 도 2에 나타낸 바와 같이 통상의 방법에 의해, 반도체 기판에 광전 변환 소자, 반도체 영역 및 소자 분리 영역을 형성한다. 실리콘 산화막 등의 절연막을 형성한 후, 전술한 각 트랜지스터의 게이트 전극을 형성한다. 그리고, 층간 절연막(18)을 형성한다.
그 후, 상층의 배선과의 전기적인 접속이 필요한 영역에 대응하여 층간 절연막(18)에 컨택트 홀을 형성한다. 컨택트 홀을 형성한 후에, 컨택트 홀에 매립하는 도전체와 반도체 영역 간의 전기 저항을 저감시키기 위한 불순물 주입을 행한다. 불순물 주입을 행한 후에, 600∼1000℃, 바람직하게는 약 800℃로 열처리를 행하 여, 주입한 불순물을 확산시킨다. 이러한 구성은 반도체의 불순물 농도를 높이는 불순물에 한하지 않고, 코발트를 주입하여 실리사이드로 하는 것도 가능하다.
다음에, 도 3에 나타낸 바와 같이, 금속 확산 억제막(17) 및 플러그(16)가 되는 도전체를 형성하고, 컨택트 홀에 도전체를 매립한다. 그 후, CMP 공정에 의해, 플러그부 이외의 도전체를 제거하고 평탄화를 행하여, 컨택트 플러그를 형성한다. 도전체로서는, W 등을 이용할 수 있다.
그 후, 도 4에 도시한 바와 같이, 수소 공급막(19)을 형성한다. 수소 공급막으로서는 다량의 수소를 포함한 실리콘 질화막 등을 이용할 수 있다. 또한, 플라즈마 CVD법으로 막을 형성함으로써, 원하는 수소 농도의 막을 용이하게 얻을 있게 된다. 또한, 이 때의 막 내의 수소 농도는 1×1021 cm-3 이상일 수 있다.
그 후, 400℃≤T≤800℃의 온도 조건(제1 온도)에서 열처리를 행한다. 열처리 시의 분위기, 예를 들면 질소 및 수소 분위기에서의 열처리에 의해 수소 공급막(19)에 포함된 수소가 반도체 기판으로 확산하여, 댕글링 본드의 종단화를 행함으로써, 결함을 저감시킬 수 있다. 이에 따라, 광전 변환 장치에 있어서의 암전류를 저감시킬 수 있다.
다음으로, 도 5에 나타낸 바와 같이, 포토다이오드에 대응하는 영역에 배치된 수소 공급막을 에칭에 의해 제거한다. 그 이유는, 수소 공급막과 그 수소 공급막의 상하에 배치된 층간 절연막의 굴절률이 크게 상이하여, 수소 공급막과 층간 절연막의 계면에서 입사광이 반사함으로써, 광전 변환 장치로서의 감도가 저하되기 때문이다. 그러나, 수소 공급막과 층간 절연막 간의 굴절률의 차가 그 정도로 크지 않을 경우에는, 그 수소 공급막을 수광부 위에 그대로 남겨두어도 된다.
다음으로, 도 6에 나타낸 바와 같이, 수소 공급막이 제거된 영역을 매립하도록 층간 절연막(20)을 형성한다. 층간 절연막으로서는 실리콘 산화막을 플라즈마 CVD법에 의해 형성할 수 있다.
다음으로, 도 7에 나타낸 바와 같이, 수소 공급막(19)과 층간 절연막(20)에 배선 홈을 형성한다. 그리고 Cu의 확산을 억제하는 확산 억제막(22)을 Ta, TaN 등으로 형성한 후, 배선 홈에 Cu를 매립하여 배선을 형성한다. CMP 공정에 의해 배선부 이외의 Cu를 제거하여 평탄화를 행한다.
다음으로, 도 8에 나타낸 바와 같이, 확산 억제막(23)을 형성한다. 이 확산 억제막은 에칭 정지막으로서 기능할 수 있다. 구체적으로는, 실리콘 질화막 등을 플라즈마 CVD법에 의해 형성한다. 여기서, 에칭 정지막은 수소 공급막(19)보다 에칭 속도가 빠른 것이 좋다. 여기서, 에칭 속도는 층간 절연막을 에칭할 때의 조건에 있어서의 속도이다. 발명자들의 검토 결과, 수소 공급막은 다량의 수소를 포함하고 있어 막질이 딱딱해지기 쉽고, 이 수소 공급막(19)과 확산 억제막(에칭 정지막)(23)을 같은 처리 조건 하에서 형성하면, 에칭의 조건이 엄격해진다는 것을 알았다. 따라서, 에칭을 큰 에너지, 장시간 동안 행하는 것이 요구되어, 높은 정밀도의 제어가 어려워진다. 따라서, 에칭 정지막(확산 억제막)은 수소 공급막보다 에칭 속도가 빠른 것이 좋다.
다음으로, 포토다이오드에 대응하는 영역에 배치된 확산 억제막(23)을 에칭 에 의해 제거한다. 그리고, 확산 억제막(23)이 제거된 영역을 매립하도록 층간 절연막(20)을 형성한다. 또한, 그 상층에 하드 마스크막(25)을 형성하고, 이 상층의 하드 마스크막(25)을 층간 절연막(20)에 형성하는 배선 홈의 폭으로 에칭을 행한다. 하드 마스크막(25)으로는 예를 들면 SiN막을 이용할 수 있다.
다음으로, 레지스트를 도포 및 노광한다. 그 후, 층간 절연막(20)을 에칭하여 제거함으로써, 우선 비어 홀을 형성한다. 또한, 레지스트를 제거한 후, 하드 마스크막(25)을 하드 마스크로 하여 층간 절연막(20)에 배선 홈을 형성한다. 그리고, Cu의 확산을 억제하는 확산 억제막을 Ta, TaN 등으로 형성한다. 그 후, Cu를 매립한다. 그리고, CMP 공정에 의해, 배선 이외의 Cu와 확산 억제막을 제거하여 평탄화를 행한다. 이 때, 동시에 하드 마스크층(25)도 제거된다(도 9 참조).
이들 배선 공정은 수소 공급막을 형성하여 수소 공급을 행할 때의 온도보다 높지 않은 온도에서 행한다. 또한, 열처리의 시간도 짧게 하는 것이 바람직하다.
다음으로, 도 1에 나타낸 바와 같이, 확산 억제막(23)을 형성하고, 포토다이오드에 대응하는 영역에 배치된 확산 억제막을 에칭에 의해 제거한다. 그리고 확산 억제막(23)이 제거된 영역을 매립하도록 층간 절연막(20)을 형성한다.
그 후, 보호막(24)을 형성한다. 이 때의 온도는 수소 공급막을 형성하는 온도 및 수소를 공급하는 온도보다 높지 않다. 즉, 수소 공급막의 성막 조건의 온도보다 높지 않은 온도에서 단시간 동안 성막을 행한다. 이에 따라, 이미 형성되어 있는 배선에 과도한 열 이력을 부여할 일이 없다. 그러나, 배선 공정 전에 이미 수소 공급을 행하였기 때문에, 일정량의 댕글링 본드가 종단화되어 있다.
또한, 보호막(24) 위에 레지스트를 도포 및 노광한다. 그리고, 포토다이오드에 대응하는 영역을 레지스트를 남기고 에칭함으로써 렌즈를 형성할 수 있다. 이것에 의해, 위쪽으로부터 들어오는 입사광을 효율적으로 포토다이오드에 도입할 수 있다.
이와 같이, 본 발명에서는, 반도체 기판에 형성된 반도체 영역을 배선층에 전기적으로 접속시키는 플러그의 형성 후, 배선을 형성하기 전에 수소 공급막을 형성하고 열처리를 행한 후, 배선을 형성하고 있다. 이에 의해, 종래에 수소 공급 공정에서 필요한 장시간 동안의 고온에서의 열 이력을 배선에 부여하는 일없이 수소 공급을 행하는 것이 가능하게 된다. 따라서, Cu와 같이 비저항(resistivity)이 작은 재료를 배선에 이용하는 것과 반도체 기판의 결함을 억제하는 것을 모두 양립시킬 수 있다.
이상, 본 발명을 바람직한 실시예들을 참조하여 설명하였으나, 본 발명은 전술한 바람직한 실시예들로 한정되는 것은 아니다. 다음의 청구 범위의 범주는 모든 변형과 균등 구조 및 기능을 포함하도록 가장 넓게 해석되어야 한다.
도 1은 본 발명에 따른 광전 변환 장치의 단면 구조를 나타내는 도면.
도 2는 본 발명에 따른 광전 변환 장치의 제조 과정의 일 공정을 나타내는 도면.
도 3은 본 발명에 따른 광전 변환 장치의 제조 과정의 일 공정을 나타내는 도면.
도 4는 본 발명에 따른 광전 변환 장치의 제조 과정의 일 공정을 나타내는 도면.
도 5는 본 발명에 따른 광전 변환 장치의 제조 과정의 일 공정을 나타내는 도면.
도 6은 본 발명에 따른 광전 변환 장치의 제조 과정의 일 공정을 나타내는 도면.
도 7은 본 발명에 따른 광전 변환 장치의 제조 과정의 일 공정을 나타내는 도면.
도 8은 본 발명에 따른 광전 변환 장치의 제조 과정의 일 공정을 나타내는 도면.
도 9는 본 발명에 따른 광전 변환 장치의 제조 과정의 일 공정을 나타내는 도면.
도 10은 광전 변환 장치의 1 화소의 등가 회로도.
<도면의 주요 부분에 대한 부호의 설명>
10, 11, 12, 14 : 반도체 영역
13 : 소자 분리 영역
15 : 전송 게이트
16 : 도전성 플러그
17, 22, 23 : 금속 확산 억제막
18 : 제1 층간 절연막
19 : 수소 공급막
20 : 제2 층간 절연막
21 : 배선층
24 : 보호층

Claims (6)

  1. 반도체 기판 상에, 광전 변환 소자와, 상기 광전 변환 소자로부터 신호를 판독하는 트랜지스터와, 다층 배선 구조가 배치된 광전 변환 장치의 제조 방법으로서,
    상기 광전 변환 소자 및 상기 트랜지스터 상에 층간 절연막을 형성하는 공정과,
    상기 트랜지스터의 전극에 대응하는 상기 층간 절연막의 영역에 홀을 형성하는 공정과,
    상기 홀에 도전체를 매립하는 공정과,
    수소 공급막을 형성하는 공정과,
    제1 온도에서 열처리를 행하여 상기 수소 공급막으로부터 상기 반도체 기판에 수소를 공급하는 공정과,
    상기 열처리를 행하여 상기 수소를 공급하는 공정 후에, 배선 재료로 Cu를 이용하여 상기 다층 배선 구조를 형성하는 공정과,
    상기 다층 배선 구조를 덮는 보호막을 형성하는 공정
    을 포함하며,
    상기 다층 배선 구조를 형성하는 공정과 상기 보호막을 형성하는 공정은, 상기 제1 온도보다 높지 않은 온도에서 행하는 광전 변환 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 다층 배선 구조를 형성하는 공정은, Cu의 확산을 억제하는 확산 억제막을 배선 위에 형성하는 공정을 포함하는 광전 변환 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 확산 억제막은 상기 층간 절연막을 에칭할 때의 에칭 조건 하에서 상기 수소 공급막보다 에칭 속도가 빠른 광전 변환 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 다층 배선 구조를 형성하는 공정은, 상기 층간 절연막에 배선 홈을 형성하는 공정과, 상기 배선 홈에 배선 재료인 Cu를 매립하는 공정을 포함하는 광전 변환 장치의 제조 방법.
  5. 제2항에 있어서,
    상기 광전 변환 소자에 대응하는 상기 수소 공급막 및 상기 확산 억제막의 영역을 에칭하는 공정을 더 포함하는 광전 변환 장치의 제조 방법.
  6. 반도체 기판 상에, 광전 변환 소자와, 싱기 광전 변환 소자로부터 신호를 판독하는 트랜지스터와, 다층 배선 구조가 배치된 광전 변환 장치의 제조 방법으로서,
    상기 광전 변환 소자 및 상기 트랜지스터 상에 층간 절연막을 형성하는 공정과,
    상기 트랜지스터의 전극에 대응하는 상기 층간 절연막의 영역에 홀을 형성하는 공정과,
    상기 홀에 도전체를 매립하는 공정과,
    상기 층간 절연막과는 굴절률이 다른 수소 공급막을 상기 층간 절연막 및 상기 도전체의 전체 위에 형성하는 공정과,
    제1 온도에서 열처리하여 상기 수소 공급막으로부터 상기 반도체 기판에 수소를 공급하는 공정과,
    상기 광전 변환 소자에 대응하는 상기 수소 공급막의 영역을 에칭에 의해 제거하는 공정과,
    상기 열처리를 행하여 상기 수소를 공급하는 공정 후에, 배선 재료로 Cu를 이용하여 상기 다층 배선 구조를 형성하는 공정과,
    상기 다층 배선 구조를 형성하는 층간 절연막과는 굴절률이 다르고, 상기 배선 재료인 Cu의 확산을 억제하는 확산 억제막을, 상기 다층 배선 구조를 형성하는 층간 절연막 및 배선의 전체 위에 형성하는 공정과,
    상기 광전 변환 소자에 대응하는 상기 확산 억제막의 영역을 에칭에 의해 제거하는 공정과,
    상기 다층 배선 구조를 덮는 보호막을 형성하는 공정
    을 포함하며,
    상기 공정들은 상기한 순서로 행하고, 상기 다층 배선 구조를 형성하는 공정과 상기 보호막을 형성하는 공정은, 상기 배선 재료인 Cu가 일렉트로마이그레이션(electromigration)을 일으키지 않도록, 상기 제1 온도보다 높지 않은 온도에서 행하며,
    상기 확산 억제막은, 또한 상기 층간 절연막의 에칭 시에 에칭 정지막으로서 기능하고, 상기 층간 절연막의 에칭 시의 에칭 속도가 상기 수소 공급막의 에칭 속도보다 빠른 광전 변환 장치의 제조 방법.
KR1020080016381A 2007-02-23 2008-02-22 광전 변환 장치의 제조 방법 KR100982823B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007044010A JP4137161B1 (ja) 2007-02-23 2007-02-23 光電変換装置の製造方法
JPJP-P-2007-00044010 2007-02-23

Publications (2)

Publication Number Publication Date
KR20080078609A true KR20080078609A (ko) 2008-08-27
KR100982823B1 KR100982823B1 (ko) 2010-09-16

Family

ID=39716385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080016381A KR100982823B1 (ko) 2007-02-23 2008-02-22 광전 변환 장치의 제조 방법

Country Status (4)

Country Link
US (1) US7638352B2 (ko)
JP (1) JP4137161B1 (ko)
KR (1) KR100982823B1 (ko)
CN (1) CN101252102B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010206172A (ja) 2009-02-06 2010-09-16 Canon Inc 撮像装置およびカメラ
JP2010206174A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびその製造方法ならびにカメラ
JP2010206173A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびカメラ
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
CN103262223A (zh) * 2010-12-09 2013-08-21 德克萨斯仪器股份有限公司 集成电路的氢钝化
FR2990294A1 (fr) * 2012-05-04 2013-11-08 St Microelectronics Crolles 2 Procede de fabrication d'une puce de circuit integre
JP6164830B2 (ja) * 2012-12-14 2017-07-19 キヤノン株式会社 光電変換装置の製造方法
FR3009433B1 (fr) * 2013-08-01 2015-09-11 St Microelectronics Crolles 2 Capteur d'images a illumination face arriere a faible courant d'obscurite
JP6598436B2 (ja) * 2014-08-08 2019-10-30 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP6700655B2 (ja) * 2014-10-30 2020-05-27 キヤノン株式会社 光電変換装置および光電変換装置の製造方法
JP6598504B2 (ja) * 2015-05-07 2019-10-30 キヤノン株式会社 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264277A (ja) * 2002-03-07 2003-09-19 Fujitsu Ltd Ｃｍｏｓイメージセンサおよびその製造方法
JP4551603B2 (ja) 2002-03-11 2010-09-29 ソニー株式会社 固体撮像素子及びその製造方法
JP2004179329A (ja) 2002-11-26 2004-06-24 Fujitsu Ltd 半導体装置及びその製造方法
JP4254430B2 (ja) * 2003-08-07 2009-04-15 ソニー株式会社 半導体装置の製造方法
JP4618786B2 (ja) * 2005-01-28 2011-01-26 キヤノン株式会社 固体撮像装置の製造方法
JP2007067066A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 半導体装置とその製造方法
JP2008115460A (ja) * 2006-10-12 2008-05-22 Canon Inc 半導体素子の形成方法及び光起電力素子の形成方法

Also Published As

Publication number Publication date
CN101252102A (zh) 2008-08-27
CN101252102B (zh) 2011-03-23
JP4137161B1 (ja) 2008-08-20
KR100982823B1 (ko) 2010-09-16
JP2008210869A (ja) 2008-09-11
US7638352B2 (en) 2009-12-29
US20080206983A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
KR100982823B1 (ko) 광전 변환 장치의 제조 방법
US11689070B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US11011565B2 (en) Solid-state image pickup apparatus and image pickup system
US8354693B2 (en) Solid state imaging device and method for fabricating the same
US8853852B2 (en) Semiconductor apparatus and electronic equipment
TWI689065B (zh) 用於形成半導體影像感測器裝置及結構之方法
TWI320230B (en) Image device and cmos imager device, processor system and method of forming an imager pixel, a cmos imager pixel or an imager cell
KR20150058229A (ko) 반도체장치 및 전자기기
US9331121B2 (en) Method of manufacturing photoelectric conversion apparatus including pixel well contact
TW201106480A (en) Semiconductor imaging device with which semiconductor elements of pixel area and other areas has same characteristics
KR20120092021A (ko) 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
JP7076971B2 (ja) 撮像装置およびその製造方法ならびに機器
KR20100078112A (ko) 이미지센서 및 그 제조방법
US20060073628A1 (en) Solid-state imaging device and method of manufacturing the same
KR20100052617A (ko) 이미지 센서의 제조 방법
KR100922548B1 (ko) 씨모스 이미지 센서 및 제조 방법
JP2006351759A (ja) 固体撮像素子およびその製造方法
TW201322431A (zh) 固態攝像裝置及其製造方法
US20150270308A1 (en) Cmos image sensor and method of manufacturing the same
JP2009176950A (ja) 固体撮像素子及びその製造方法
KR101088204B1 (ko) 이미지 센서 및 그 제조 방법
KR100880287B1 (ko) 이미지 센서 및 그 제조방법
KR20060077063A (ko) 구리 공정을 이용한 씨모스이미지센서 및 그의 제조 방법
KR20060077244A (ko) 씨모스 이미지 센서 및 그의 제조 방법
KR20100077593A (ko) 이미지 센서의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130828

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160825

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee