TW201322431A - 固態攝像裝置及其製造方法 - Google Patents

固態攝像裝置及其製造方法 Download PDF

Info

Publication number
TW201322431A
TW201322431A TW101131174A TW101131174A TW201322431A TW 201322431 A TW201322431 A TW 201322431A TW 101131174 A TW101131174 A TW 101131174A TW 101131174 A TW101131174 A TW 101131174A TW 201322431 A TW201322431 A TW 201322431A
Authority
TW
Taiwan
Prior art keywords
layer
photodiode
solid
semiconductor substrate
semiconductor
Prior art date
Application number
TW101131174A
Other languages
English (en)
Inventor
Takeshi Yoshida
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201322431A publication Critical patent/TW201322431A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Abstract

提供可以將儲存於光二極體的電荷更正確讀出的固態攝像裝置及其製造方法。依據實施形態之固態攝像裝置,係具備:半導體基板;光二極體,係設於上述半導體基板內,具有第1導電型之半導體層;屏蔽層,係設於上述光二極體上,上部或全體係由第2導電型之半導體層構成;及傳送電晶體,係設於上述半導體基板,用於將儲存於上述光二極體的電荷傳送至浮置擴散層。上述屏蔽層之上面,係比上述半導體基板之上面高。

Description

固態攝像裝置及其製造方法 關連申請之參照
本發明主張2011年11月21日申請之JP2011-253710之優先權,本發明亦引用其全部內容。
本發明之實施形態矽關於固態攝像裝置及其製造方法。
近年來,行動電話之照相機元件之需求急增。另外,CMOS感測器隨著高畫質化、高性能化進展,特別是對於能滿足畫素(像素)數之增大要求的畫素之微細化要求更為強烈。伴隨著該高畫質化之要求,產生於畫素的暗時雜訊或稱為白傷的畫面上被辨識為白點的不良畫素之低減要求變高。此乃因為光二極體上之矽基板與層間絕緣膜之界面所形成的界面狀態,或者在矽基板與層間絕緣膜之界面被捕獲的金屬等之雜質導致暗電流或洩漏電流之產生,而使光二極體誤認為白色信號予以輸出的不良模式,該不良之產生會大大損及畫質。
為防止此情況,而採用使光二極體不電氣接觸矽基板與層間絕緣膜間之界面的方式,在矽基板之稍微深的區域將光二極體予以形成的手法。藉由該手法可減少暗時雜訊或白傷而大幅提升CMOS感測器之畫質。
使用該構造的光二極體,矽成為被填埋於矽之中的形式而被稱為埋入光二極體。藉由使用該構造可以減少暗時雜訊或白傷,但是光二極體之電荷儲存擴散層本身正如“埋入”之名稱而被形成於矽基板表面起更深之位置。
光二極體之電荷儲存擴散層,係擔當著傳送電晶體之擴散層電極之一方,而將儲存於光二極體的電荷傳送至浮置擴散層,因此當光二極體被形成於矽基板表面起較深位置時,係成為具有補償(offset)構造之電晶體構造,該補償構造之擴散層係自閘極絕緣膜界面起在垂直方向隔著距離被形成。因此,導致臨限值電壓之增大或ON電流之減少,導致電晶體特性之劣化。結果,儲存於光二極體之電荷儲存擴散層的電荷,即使將傳送電晶體設為ON之情況下亦難以輸出至浮置擴散層,導致光感測器之性能劣化。
本發明所欲解決的課題為提供可將儲存於光二極體的電荷正確讀出的固態攝像裝置及其製造方法。
實施形態之固態攝像裝置,其特徵為具備:半導體基板;光二極體,係設於上述半導體基板內,具有第1導電型之半導體層;屏蔽層,係設於上述光二極體上,上部或 全體係由第2導電型之半導體層構成;及傳送電晶體,係設於上述半導體基板,用於將儲存於上述光二極體的電荷傳送至浮置擴散層;上述屏蔽層之上面,係比上述半導體基板之上面為高。
另一實施形態之固態攝像裝置之製造方法,其特徵為具備:於半導體基板內形成具有第1導電型之半導體層的光二極體之工程;於上述光二極體上方之半導體基板上,形成磊晶層之工程;於上述磊晶層導入第2導電型之雜質,而於上述光二極體上形成上部或全體由第2導電型之半導體層構成的屏蔽層之工程;及上述半導體基板形成傳送電晶體之工程,該傳送電晶體係用於將儲存於上述光二極體的電荷傳送至浮置擴散層。
另一實施形態之固態攝像裝置之製造方法,其特徵為具備:於半導體基板內,形成具有第1導電型之第1半導體層的光二極體之工程;於上述半導體基板上形成傳送電晶體之閘極電極用之第2半導體層的工程,該傳送電晶體係用於將儲存於上述光二極體的電荷傳送至浮置擴散層者;於上述光二極體上方之半導體基板上,形成以和上述閘極電極同一材料構成的第3半導體層之工程;於上述第3半導體層導入第2導電型之雜質,而於上述光二極體上形成上部或全體由第2導電型之半導體層構成的屏蔽層之工程;及於上述半導體基板形成上述傳送電晶體之工程法。
依據上述構成的固態攝像裝置及其製造方法,能更正 確讀出儲存於光二極體的電荷。
[第1實施形態]
第1實施形態之固態攝像裝置,係由CMOS感測器構成。圖1,係表示第1實施形態之固態攝像裝置之斷面圖。
固態攝像裝置,係具備由複數個畫素構成的畫素陣列。各畫素,係具備:將射入之光轉換為電荷的光電轉換元件(光二極體)16,將儲存於光二極體16的電荷傳送至浮置擴散層29的傳送電晶體20,及以浮置擴散層29之電壓作為信號位準而輸出的放大電晶體21等。
於圖1,符號“X”係表示半導體基板(例如矽基板)11之上面之位置。於矽基板11內,設置使鄰接的光二極體16呈電氣分離的分離層14。分離層14係由P型半導體層構成。於矽基板11之表面區域,設置傳送電晶體20及放大電晶體21用之通道區域17。通道區域17係由P型半導體區域構成。對傳送電晶體20及放大電晶體21進行駆動時,傳送電晶體20及放大電晶體21之通道係形成於通道區域17。
於矽基板11內,係設有埋入型之光二極體16。亦即,光二極體16之上面係比矽基板11之上面X低。光二極體16係由N型半導體區域構成。於光二極體16上設有由P型半導體層構成的屏蔽層27。屏蔽層27,係具有保 護光二極體16之機能,特別是具有減低暗時雜訊或白傷(暗電流或洩漏電流引起的光二極體之誤動作而輸出白信號之不良模式)之機能。屏蔽層27之上面Y係比矽基板11之上面X高。
藉由具有該構造,可於光二極體16上具備屏蔽層27之同時,將光二極體16形成於接近矽基板11之上面的位置。光二極體16亦作為傳送電晶體20之汲極機能,因此,傳送電晶體20之閘極電極19與光二極體16之於垂直方向之距離可縮短。如此而可減低傳送電晶體20之臨限值電壓及ON電流,傳送電晶體20之電晶體特性可以提升。
(製造方法)
接著,參照圖面說明第1實施形態之固態攝像裝置之製造方法。圖2為第1實施形態之固態攝像裝置之製造工程之斷面圖。
首先,準備半導體基板11,準備例如於表面具有(100)面,比電阻為1Ω.cm左右之P型矽基板11。於該矽基板11內,形成3000Å左右之深度之元件分離絕緣層12。元件分離絕緣層12,例如係由STI(Shallow Trench Isolation)構成。矽基板11之表面區域之中為形成元件分離絕緣層12的區域,係成為形成半導體元件的元件區域。
接著,如圖3所示,例如對矽基板11之表面區域實 施氧化,於矽基板11之上面形成由矽氧化膜構成的保護膜13。接著,於矽基板11藉由離子注入法進行P型雜質(例如硼(B))之摻雜,於1000℃左右之高溫進行數分鐘退火。如此而使鄰接的光二極體呈電氣分離,而且形成由P型半導體層構成的分離層14。分離層14,係以可以包圍之後形成的光二極體全體的方式,而需要被形成於較光二極體更深之位置。因此,藉由多段階之加速電壓進行P型雜質之摻雜,另外以可以獲得P型雜質之充分的擴散距離的方式進行退火條件之調整而形成分離層14。
接著,使用微影法,於保護膜13上形成將光二極體之形成區域以外的部分予以覆蓋的阻劑層15。接著,以阻劑層15作為遮罩,藉由離子注入法於分離層14進行N型雜質(例如磷(P))之摻雜。將阻劑層15剝離後,實施N型雜質之活化用的退火。如此而於分離層14內形成由N型半導體區域構成的光二極體16。光二極體16,例如係以由矽基板11之上面起之深度成為0.1μm以下的方式被形成。
接著,如圖4所示,於矽基板11之畫素區域藉由離子注入法進行P型雜質(例如硼(B))之摻雜,於矽基板11之表面區域,形成之後所形成的MOSFET用之通道區域17。藉由控制通道區域17之雜質濃度,可以控制MOSFET之臨限值電壓。藉由該工程,於光二極體16之上部亦形成P型半導體區域(通道區域17)。其後,進行保護膜13之蝕刻。
接著,如圖5所示,形成閘極絕緣膜18,於閘極絕緣膜18上針對閘極電極材料,例如多結晶矽層19進行1500Å左右之沈積。接著,於多結晶矽層19藉由離子注入法進行N型雜質(例如磷(P))之摻雜而將多結晶矽層19設為N型導電層。接著,使用例如微影法及RIE(Reactive Ion Etching)法將導電層19及閘極絕緣膜18加工成為所要之形狀,而形成構成各畫素的MOSFET(包含傳送電晶體20及放大電晶體21等)之閘極電極19。傳送電晶體20,係將儲存於光二極體16的信號電荷傳送至浮置擴散層用的MOSFET。放大電晶體21,係對浮置擴散層之電壓進行放大,作為信號位準予以輸出用的MOSFET。
接著,如圖6所示,使用微影法於矽基板11上及閘極電極19上,形成將MOSFET之LDD(Lightly Doped Drain)區域之形成區域以外的部分予以覆蓋的阻劑層(未圖示)之後,於通道區域17藉由離子注入法進行N型雜質(例如磷(P))之摻雜。將阻劑層予以剝離後,進行N型雜質活化用的退火。如此而形成傳送電晶體20之源極用之LDD區域22,及放大電晶體21之源極及汲極用之LDD區域22。
接著,於裝置全面進行絕緣膜(例如矽窒化膜)之沈積,使用例如RIE法進行矽窒化膜之回蝕刻。如此而形成MOSFET之側壁23。
接著,如圖7所示,於裝置全面實施厚度5nm左右之 保護膜24(例如TEOS(Tetra-Ethyl-Ortho-Silicate)膜)之沈積,接著,於TEOS膜24上實施厚度30nm左右之保護膜25(例如矽窒化膜)之沈積。接著,使用微影法於矽窒化膜25上,形成使光二極體16之上方露出的阻劑層26。接著,以阻劑層26為遮罩使用例如RIE法進行矽窒化膜25之蝕刻。其後,將阻劑層26予以剝離。
接著,如圖8所示,以矽窒化膜25為遮罩使用例如稀釋氟酸進行TEOS膜24之濕蝕刻,使光二極體16上方之矽基板11之上面露出。
本實施形態中係於矽基板11上形成TEOS膜24。於使矽基板11之上面露出的工程中,係進行使用稀釋氟酸的濕蝕刻。因此,使光二極體16上方之矽基板11之上面露出時,矽基板11之上面不會暴露於RIE工程,因此可抑制矽基板11界面狀態(Interface state)或結晶缺陷之形成。又,可以取代保護膜24及25而形成阻劑層。此情況下,係使用微影法將阻劑層加工成為和保護膜24及25同一形狀。
接著,如圖9所示,對裝置全面實施僅於矽上成長磊晶層的選擇性磊晶成長法,於光二極體16上方之矽基板11上使厚度1200Å左右之矽層27進行磊晶成長。此情況下,矽基板11之結晶缺陷少,可形成結晶性良好的磊晶層。其後,使用例如高溫之磷酸(H2PO3)僅對矽窒化膜25進行濕蝕刻後,使用例如稀釋氟酸實施TEOS膜24之濕蝕刻。
接著,如圖10所示,使用微影法形成僅使矽層(磊晶層)27露出的阻劑層28。接著,以阻劑層28為遮罩而於磊晶層27藉由離子注入法進行P型雜質(例如硼(B))之摻雜。將阻劑層28予以剝離後,進行P型雜質活化用的退火。如此而於光二極體16上形成由P型半導體層構成的屏蔽層27。
又,於圖10,光二極體16上之屏蔽層27全體係由P型半導體層構成,但不限定於該構成。如圖11所示,藉由離子注入之條件,僅於磊晶層27之上部進行P型雜質之摻雜,而使屏蔽層27之上部由P型半導體層27A構成,使屏蔽層27之下部由矽層27B構成亦可。此情況下,於光二極體16與矽層27B之間係設置作為通道區域17被形成的P型半導體層。
接著,如圖12所示,使用微影法形成將屏蔽層27予以覆蓋的阻劑層(未圖示)之後,以阻劑層為遮罩於矽基板11藉由離子注入法進行高濃度之N型雜質(例如磷(P))之摻雜。其後,將阻劑層予以剝離後,進行N型雜質活化用的退火。如此而形成雜質濃度高於LDD區域22之N+型擴散區域29,作為MOSFET之源極區域及汲極區域。N+型擴散區域29係包含傳送電晶體20之源極區域、放大電晶體21之源極區域及汲極區域。
傳送電晶體20之源極區域29,係作為浮置擴散層之機能。儲存於光二極體16的信號電荷,係藉由傳送電晶體20被傳送至浮置擴散層。其後,浮置擴散層之電壓係 經由放大電晶體21而作為信號位準被輸出。
接著,使用微影法形成具有所要之形狀之阻劑層(未圖示)之後,以阻劑層作為遮罩而於屏蔽層27藉由離子注入法進行高濃度之P型雜質(例如硼(B))之摻雜。如此而於屏蔽層27之表面區域,形成和屏蔽層27呈歐姆性而且具有良好接觸(Ohmic contact)的P+型擴散區域30。P+型擴散區域30,係形成於例如鄰接的畫素之光二極體間之境界部。接著,將阻劑層予以剝離後,進行雜質活化用的退火。如此而完成固態攝像裝置之底層。
接著,如圖13所示,於裝置全面實施第1層間絕緣層31(例如TEOS膜)之沈積,藉由CMP(Chemical Mechanical Polishing)法實施層間絕緣層31之平坦化。接著,使用例如微影法及RIE法形成使P+型擴散區域30及MOSFET之電極(閘極,源極,汲極)露出的接觸孔。接著,於接觸孔內使用例如濺鍍法,形成例如鈦(Ti)/窒化鈦(TiN)之2層構成的阻障膜32。接著,使用例如CVD(Chemical Vapor Deposition)法於接觸孔內進行導電體33(例如鎢(W))之填埋,使用CMP法除去上層之多餘的W及Ti/TiN。如此而形成電連接於P+型擴散區域30及MOSFET之電極的接觸栓塞33。
接著,如圖1所示,於裝置全面實施第2層間絕緣層34(例如TEOS膜)之沈積,使用CMP法實施層間絕緣層34之平坦化。接著,使用例如鑲嵌法形成電連接於接觸栓塞33的配線層35(例如銅(Cu)配線)。接著,將銅 (Cu)之擴散抑制用的保護膜36(例如矽窒化膜)全面沈積於裝置全面。如此則,完成第1實施形態之固態攝像裝置(具體為固態攝像裝置之畫素陣列)。
(效果)
於如上述說明的第1實施形態,固態攝像裝置(CMOS感測器),係具有設於矽基板11內,具有N型半導體層之光二極體16,設於光二極體16上,上部或全體係由P型半導體層構成的屏蔽層27,及設於矽基板11,用於將儲存於光二極體16的電荷傳送至浮置擴散層的傳送電晶體20。屏蔽層27之上面Y係較矽基板11之上面X為高。
因此依據第1實施形態,埋入型之光二極體16可以形成於接近矽基板11之上面。如此則傳送電晶體20之閘極電極19,與亦作為傳送電晶體20之單側擴散層機能的光二極體16之於垂直方向之距離可以被縮短。結果,可降低傳送電晶體20之臨限值電壓,可增大ON電流。另外,更能正確讀出儲存於光二極體16的電荷。
另外,光二極體16內可抑制界面狀態或結晶缺陷之形成。如此而可減低光二極體16之雜訊。結果,CMOS感測器之畫質可以提升。
另外,於形成屏蔽層27之工程,雜質擴散部分之距離可以藉由增厚磊晶層之膜厚而加以確保。因此,屏蔽層27及光二極體16之雜質濃度可以提高,裝置設計對於雜 質濃度之自由度可以增加。如此而使屏蔽層27之雜質濃度提高,則可以增加屏蔽性,降低界面狀態引起之雜訊或白傷,增加光二極體16之雜質濃度則可以增加光二極體16儲存的電荷量。結果,光照射時之電氣信號量可以增加,可提供高性能的CMOS感測器。
又,於本實施形態雖說明矽基板為P型,光二極體16之載子儲存層為N型,但半導體之導電型為反轉的畫素構造亦可獲得同樣效果。
另外,本實施形態中,半導體基板與形成屏蔽層的磊晶層均由矽(Si)形成,但其為鍺(Ge)或GaAs等其他半導體材料亦可獲得同樣效果。另外,半導體基板與磊晶層為不同的半導體材料,例如於矽基板上形成SiGe層的異質接合之形成條件下,基板與沈積膜之格子常數未出現破綻的組合,而且屏蔽層以包圍形成有界面狀態的基板界面部之形態予以形成時,即可無問題而獲得和上述同等效果。
[第2實施形態]
於第2實施形態,作為構成屏蔽層的半導體層,係使用和構成MOSFET之閘極電極的半導體層同一之半導體材料。和閘極電極用之半導體層之形成工程同時將屏蔽層用之半導體層予以形成。
圖14為第2實施形態之固態攝像裝置之斷面圖。和第1實施形態同樣,於矽基板11內設置埋入型之光二極 體16。亦即,光二極體16之上面低於矽基板11之上面X。於光二極體16上設置屏蔽層27。屏蔽層27之上面Y係高於矽基板11之上面X。另外,構成屏蔽層27的半導體層,係使用和構成MOSFET(包含傳送電晶體20及放大電晶體21)之閘極電極19的半導體層同一半導體材料。
接著,參照圖面說明第2實施形態之固態攝像裝置之製造方法。至第1實施形態之圖4為止之製造工程,於第2實施形態亦為同一工程。
接著,如圖15所示,蝕刻保護膜13後,形成閘極絕緣膜18。接著,使用微影法形成將屏蔽層27之形成區域以外部分予以覆蓋的阻劑層(未圖示)之後,以阻劑層為遮罩使用例如稀釋氟酸進行閘極絕緣膜18之濕蝕刻。如此而使屏蔽層27之形成區域之矽基板11之上面露出。其後,將阻劑予以剝離。
接著,如圖16所示,使用例如CVD法於裝置全面沈積1500Å左右的作為MOSFET之閘極電極材料之多結晶矽層19。接著,如圖17所示,使用微影法形成將屏蔽層27之形成區域予以覆蓋的阻劑層40。接著,以阻劑層40為遮罩於多結晶矽層19藉由離子注入法進行N型雜質(例如磷(P))之摻雜,而將多結晶矽層19之一部分設為N型導電層。其後,將阻劑層40予以剝離。
接著,如圖18所示,使用微影法於多結晶矽層19上,形成將構成各畫素的MOSFET之閘極電極之形成區 域,及屏蔽層27之形成區域予以覆蓋的阻劑層(未圖示),以阻劑層為遮罩使用例如RIE法進行多結晶矽層19之圖案化。如此而形成構成各畫素的MOSFET(包含傳送電晶體20及放大電晶體21等)之閘極電極19之同時,形成成為屏蔽層的多結晶矽層27。
接著,如圖19所示,使用微影法形成將MOSFET之LDD區域之形成區域以外予以覆蓋的阻劑層(未圖示)之後,於通道區域17藉由離子注入法進行N型雜質(例如磷(P))之摻雜。將阻劑層予以剝離後,進行N型雜質活化用的退火。如此而形成傳送電晶體20之源極用之LDD區域22,及放大電晶體21之源極及汲極用之LDD區域22。
接著,於裝置全面進行絕緣膜(例如TEOS膜)之沈積,使用例如RIE法進行TEOS膜之回蝕刻。如此而形成MOSFET之側壁23。另外,於傳送電晶體20之閘極電極19與多結晶矽層27之間係被填埋側壁23。
接著,如圖20所示,使用微影法形成僅使多結晶矽層27露出的阻劑層41。接著,以阻劑層41為遮罩而於多結晶矽層27藉由離子注入法進行P型雜質(例如硼(B))之摻雜。將阻劑層41予以剝離後,進行P型雜質活化用的退火。如此而於光二極體16上形成由P型半導體層構成的屏蔽層27。
又,於圖20,光二極體16上之屏蔽層27全體係由P型半導體層構成,但不限定於該構成。如圖21所示,依 據離子注入之條件,僅於多結晶矽層27之上部進行P型雜質之摻雜,而使屏蔽層27之上部由P型半導體層27A構成,使屏蔽層27之下部由多結晶矽層27B構成亦可。此情況下,於光二極體16與多結晶矽層27B之間係設置作為通道區域17被形成的P型半導體層。
接著,如圖22所示,使用微影法形成將屏蔽層27予以覆蓋的阻劑層(未圖示)之後,以阻劑層為遮罩而於矽基板11藉由離子注入法進行高濃度之N型雜質(例如磷(P))之摻雜。其後,將阻劑層予以剝離。如此而形成比起LDD區域22為高雜質濃度之N+型擴散區域29,作為使MOSFET之源極區域及汲極區域。N+型擴散區域29係包含傳送電晶體20之源極區域,放大電晶體21之源極區域及汲極區域。
接著,使用微影法形成具有所要之形狀之阻劑層(未圖示)之後,以阻劑層作為遮罩而於屏蔽層27藉由離子注入法進行高濃度之P型雜質(例如硼(B))之摻雜。如此而於屏蔽層27之表面區域,形成和屏蔽層27呈歐姆性而且良好接觸的P+型擴散區域30。P+型擴散區域30,係形成於例如鄰接的畫素之光二極體間之境界部。接著,接著,將阻劑層予以剝離後,進行雜質活化用的退火。如此而使固態攝像裝置之底層完成。
接著,如圖14所示,形成第1層間絕緣層31,阻障膜32,接觸栓塞33,第2層間絕緣層34,配線層35,及保護膜36。彼等之製造工程係和第1實施形態同一。如此 而完成第2實施形態之固態攝像裝置(具體為固態攝像裝置之畫素陣列)。
(效果)
依據如上述說明的第2實施形態,屏蔽層27之上面係高於矽基板11之上面,因此可將埋入型之光二極體16形成於接近矽基板11之上面。如此而可縮短傳送電晶體20之閘極電極19與光二極體16之於垂直方向之距離。結果,可降低傳送電晶體20之臨限值電壓,可增大ON電流。其他效果亦和第1實施形態同一。
另外,利用MOSFET之閘極電極之形成工程,可以形成屏蔽層27。如此而可以抑制屏蔽層27之形成用之製造工程數,可抑制製造成本變高。又,屏蔽層27用之矽層,亦可以和閘極電極以不同工程形成。
以上說明本發明幾個實施形態,但是彼等實施形態僅為例示,並非用來限定本發明之範圍。彼等新穎實施形態可以其他各種形態來實施,在不脫離發明要旨之範圍內可做各種省略、取代或變更。彼等實施形態或其變形,亦包含於發明之範圍或要旨之同時,亦包含於申請專利範圍記載之發明以及其之均等範疇內。
11‧‧‧半導體基板
16‧‧‧光二極體
14‧‧‧分離層
20‧‧‧傳送電晶體
21‧‧‧放大電晶體
17‧‧‧通道區域
27‧‧‧屏蔽層
19‧‧‧閘極電極
12‧‧‧元件分離絕緣層
13‧‧‧保護膜
15‧‧‧阻劑層
18‧‧‧閘極絕緣膜
22‧‧‧LDD區域
23‧‧‧側壁
29‧‧‧N+型擴散區域
30‧‧‧P+型擴散區域
31‧‧‧第1層間絕緣層
32‧‧‧阻障膜
33‧‧‧接觸栓塞
34‧‧‧層間絕緣層
35‧‧‧配線層
36‧‧‧保護膜
X‧‧‧半導體基板之上面之位置
圖1係表示第1實施形態之固態攝像裝置之斷面圖。
圖2係表示第1實施形態之固態攝像裝置之製造工程 之斷面圖。
圖3係表示接續圖2的固態攝像裝置之製造工程之斷面圖。
圖4係表示接續圖3的固態攝像裝置之製造工程之斷面圖。
圖5係表示接續圖4的固態攝像裝置之製造工程之斷面圖。
圖6係表示接續圖5的固態攝像裝置之製造工程之斷面圖。
圖7係表示接續圖6的固態攝像裝置之製造工程之斷面圖。
圖8係表示接續圖7的固態攝像裝置之製造工程之斷面圖。
圖9係表示接續圖8的固態攝像裝置之製造工程之斷面圖。
圖10係表示接續圖9的固態攝像裝置之製造工程之斷面圖。
圖11係表示屏蔽層之另一構成例之斷面圖。
圖12係表示接續圖10的固態攝像裝置之製造工程之斷面圖。
圖13係表示接續圖12的固態攝像裝置之製造工程之斷面圖。
圖14係表示第2實施形態之固態攝像裝置之斷面圖。
圖15係表示第2實施形態之固態攝像裝置之製造工程之斷面圖。
圖16係表示接續圖15的固態攝像裝置之製造工程之斷面圖。
圖17係表示接續圖16的固態攝像裝置之製造工程之斷面圖。
圖18係表示接續圖17的固態攝像裝置之製造工程之斷面圖。
圖19係表示接續圖18的固態攝像裝置之製造工程之斷面圖。
圖20係表示接續圖19的固態攝像裝置之製造工程之斷面圖。
圖21係表示屏蔽層之另一構成例之斷面圖。
圖22係表示接續圖20的固態攝像裝置之製造工程之斷面圖。
11‧‧‧半導體基板
16‧‧‧光二極體
14‧‧‧分離層
20‧‧‧傳送電晶體
21‧‧‧放大電晶體
17‧‧‧通道區域
27‧‧‧屏蔽層
19‧‧‧閘極電極
12‧‧‧元件分離絕緣層
18‧‧‧閘極絕緣膜
22‧‧‧LDD區域
23‧‧‧側壁
29‧‧‧N+型擴散區域
30‧‧‧P+型擴散區域
31‧‧‧第1層間絕緣層
32‧‧‧阻障膜
33‧‧‧接觸栓塞
34‧‧‧層間絕緣層
35‧‧‧配線層
36‧‧‧保護膜
X‧‧‧半導體基板之上面之位置
Y‧‧‧上面

Claims (16)

  1. 一種固態攝像裝置,其特徵為:具備:半導體基板;光二極體,係設於上述半導體基板內,具有第1導電型之半導體層;屏蔽層,係設於上述光二極體上,上部或全體係由第2導電型之半導體層構成;及傳送電晶體,係設於上述半導體基板,用於將儲存於上述光二極體的電荷傳送至浮置擴散層;上述屏蔽層之上面,係比上述半導體基板之上面為高。
  2. 如申請專利範圍第1項之固態攝像裝置,其中,上述屏蔽層,係由磊晶層構成。
  3. 如申請專利範圍第1項之固態攝像裝置,其中,上述屏蔽層,係和上述傳送電晶體之閘極電極以同一材料構成。
  4. 如申請專利範圍第1項之固態攝像裝置,其中,上述光二極體之上面,係比上述半導體基板之上面低。
  5. 一種固態攝像裝置之製造方法,其特徵為具備:於半導體基板內形成具有第1導電型之半導體層的光二極體之工程;於上述光二極體上方之半導體基板上,形成磊晶層之 工程;於上述磊晶層導入第2導電型之雜質,而於上述光二極體上形成上部或全體由第2導電型之半導體層構成的屏蔽層之工程;及上述半導體基板形成傳送電晶體之工程,該傳送電晶體係用於將儲存於上述光二極體的電荷傳送至浮置擴散層。
  6. 如申請專利範圍第5項之固態攝像裝置之製造方法,其中,上述屏蔽層之上面,係比上述半導體基板之上面高。
  7. 如申請專利範圍第5項之固態攝像裝置之製造方法,其中,上述光二極體之上面,係比上述半導體基板之上面低。
  8. 如申請專利範圍第5項之固態攝像裝置之製造方法,其中,上述磊晶層,係藉由僅在上述半導體基板呈露出的區域進行半導體層之成長的選擇性成長而予以形成。
  9. 如申請專利範圍第5項之固態攝像裝置之製造方法,其中,另外具備:在上述半導體基板之中之形成有上述磊晶層之區域以外,形成未成長有磊晶層之保護膜的工程。
  10. 一種固態攝像裝置之製造方法,其特徵為具備:於半導體基板內,形成具有第1導電型之第1半導體 層的光二極體之工程;於上述半導體基板上形成傳送電晶體之閘極電極用之第2半導體層的工程,該傳送電晶體係用於將儲存於上述光二極體的電荷傳送至浮置擴散層者;於上述光二極體上方之半導體基板上,形成以和上述閘極電極同一材料構成的第3半導體層之工程;於上述第3半導體層導入第2導電型之雜質,而於上述光二極體上形成上部或全體由第2導電型之半導體層構成的屏蔽層之工程;及於上述半導體基板形成上述傳送電晶體之工程。
  11. 如申請專利範圍第10項之固態攝像裝置之製造方法,其中,上述屏蔽層之上面,係比上述半導體基板之上面高。
  12. 如申請專利範圍第10項之固態攝像裝置之製造方法,其中,上述光二極體之上面,係比上述半導體基板之上面低。
  13. 如申請專利範圍第10項之固態攝像裝置之製造方法,其中,上述第2及第3半導體層,係同時形成。
  14. 如申請專利範圍第10項之固態攝像裝置之製造方法,其中,上述第2及第3半導體層,係藉由CVD法形成。
  15. 如申請專利範圍第10項之固態攝像裝置之製造方 法,其中,上述第2及第3半導體層,係由多結晶矽構成。
  16. 如申請專利範圍第10項之固態攝像裝置之製造方法,其中,另外具備:於上述第3半導體層導入第2導電型之雜質之工程之前,形成將上述半導體基板之中之上述第3半導體層以外之區域予以覆蓋的阻劑之工程。
TW101131174A 2011-11-21 2012-08-28 固態攝像裝置及其製造方法 TW201322431A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011253710A JP2013110250A (ja) 2011-11-21 2011-11-21 固体撮像装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW201322431A true TW201322431A (zh) 2013-06-01

Family

ID=48497233

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131174A TW201322431A (zh) 2011-11-21 2012-08-28 固態攝像裝置及其製造方法

Country Status (4)

Country Link
US (1) US20130234214A1 (zh)
JP (1) JP2013110250A (zh)
CN (1) CN103137634A (zh)
TW (1) TW201322431A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910341A (zh) * 2017-11-09 2018-04-13 上海华力微电子有限公司 一种改善cis器件白色像素污点的方法
KR102153945B1 (ko) * 2018-12-14 2020-09-09 한국과학기술원 이차원 반도체 소재를 이용한 전자소자
KR20220068497A (ko) * 2020-11-19 2022-05-26 에스케이하이닉스 주식회사 이미지 센싱 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3782297B2 (ja) * 2000-03-28 2006-06-07 株式会社東芝 固体撮像装置及びその製造方法
KR100672701B1 (ko) * 2004-12-29 2007-01-22 동부일렉트로닉스 주식회사 씨모스(cmos) 이미지 센서 및 그의 제조 방법
KR100694470B1 (ko) * 2005-07-11 2007-03-12 매그나칩 반도체 유한회사 이미지 센서 제조 방법
JP2007324304A (ja) * 2006-05-31 2007-12-13 Fujifilm Corp 固体撮像素子及び撮像装置
JP5157259B2 (ja) * 2007-05-29 2013-03-06 ソニー株式会社 固体撮像素子及び撮像装置
JP2011249461A (ja) * 2010-05-25 2011-12-08 Toshiba Corp 固体撮像装置

Also Published As

Publication number Publication date
US20130234214A1 (en) 2013-09-12
CN103137634A (zh) 2013-06-05
JP2013110250A (ja) 2013-06-06

Similar Documents

Publication Publication Date Title
US9466630B2 (en) Solid-state imaging device and method of manufacturing the same
KR100855407B1 (ko) 이미지 센서 및 그 제조방법
KR100748342B1 (ko) 씨모스 이미지 센서의 제조방법
JP3899236B2 (ja) イメージセンサの製造方法
JP4990859B2 (ja) イメージセンサ及びその製造方法
US20100163941A1 (en) Image sensor and method for manufacturing the same
US7378695B2 (en) Solid-state image pickup device and manufacturing method thereof
CN108630713B (zh) 半导体结构及其形成方法
JP2009065161A (ja) イメージセンサ及びその製造方法
US11069728B2 (en) Low noise vertical gate device structure
KR20120033027A (ko) 이미지 센서 및 이의 형성 방법
JP2005191262A (ja) 固体撮像素子
JP2009065160A (ja) イメージセンサ及びその製造方法
KR20100078112A (ko) 이미지센서 및 그 제조방법
TW201322431A (zh) 固態攝像裝置及其製造方法
JP6877872B2 (ja) 光電変換装置およびその製造方法
KR100882979B1 (ko) 이미지센서 및 그 제조방법
US20100164046A1 (en) Image sensor and method for manufacturing the same
KR100884903B1 (ko) 이미지 센서 및 그 제조방법
US20070065969A1 (en) CMOS image sensor and methods of manufacturing the same
KR101002104B1 (ko) 이미지센서 및 그 제조방법
KR101163817B1 (ko) 이미지 센서 및 그 제조 방법
KR100882980B1 (ko) 이미지 센서 및 그 제조방법
KR101033362B1 (ko) 이미지센서 및 그 제조방법
JP2007019540A (ja) イメージセンサ