JP2006518106A - 互いに重ねて堆積させた金属層の積層体中に形成されたゲート電極を含むｍｏｓトランジスタを備える半導体デバイスの製造方法 - Google Patents

互いに重ねて堆積させた金属層の積層体中に形成されたゲート電極を含むｍｏｓトランジスタを備える半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2006518106A
JP2006518106A JP2006502522A JP2006502522A JP2006518106A JP 2006518106 A JP2006518106 A JP 2006518106A JP 2006502522 A JP2006502522 A JP 2006502522A JP 2006502522 A JP2006502522 A JP 2006502522A JP 2006518106 A JP2006518106 A JP 2006518106A
Authority
JP
Japan
Prior art keywords
layer
metal
nitrogen
metal layer
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006502522A
Other languages
English (en)
Inventor
ロバート、ランダー
ジェイコブ、シー．フッカー
ロベルトゥス、アー．エム．ヴォルタース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Koninklijke Philips NV
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC, Koninklijke Philips Electronics NV filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2006518106A publication Critical patent/JP2006518106A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Abstract

互いに重ねて堆積させたいくつかの金属層（８,９,１３；８,１２,１３）として形成したゲート電極（１５,１６）を有するＭＯＳトランジスタを備える半導体デバイスの製造方法。この方法では、シリコン本体（１）に、ゲート誘電体層（７）を備えるシリコン活性領域（４,５）およびこれらの領域を互いに絶縁するフィールド分離領域（６）を形成する。次いで、第１の金属層（８）を堆積させ、活性領域（４）の一部の位置でその層中に局所的に窒素を導入する。次いで、第１の金属層上に第２の金属層（１３）を堆積させ、その後それらの金属層中にゲート電極をエッチングする。第１の金属層中に窒素を導入する前に、第１の金属層上に窒素透過性の第３の金属補助層（９）を堆積させる。したがって、その下にあるゲート電極に損傷を与える危険なく、第１の金属層を窒化することができる。金属の仕事関数を実質的に変えることが可能であるとともに、ＮＭＯＳおよびＰＭＯＳを備える半導体デバイスが実現される。

Description

本発明は、互いに重ねて堆積させた金属層の積層体中に形成されたゲート電極を含むＭＯＳトランジスタを備える半導体デバイスの製造方法に関し、この方法では、シリコンの複数の活性領域およびこれらの領域を互いに絶縁するフィールド分離領域が接するシリコン本体表面上の、それらの活性領域の位置にゲート誘電体層を形成し、その後、第１の金属層を堆積させ、複数の活性領域の一部分の位置に窒素を導入し、その後、第１の金属層上に第２の金属層を堆積させ、続いて、重なり合った金属層の積層体中にゲート電極をエッチングする。
本明細書で用いる用語「金属」は、導電性の金属化合物、例えば金属ケイ化物や金属窒化物などをも意味するものと理解されたい。したがって、その中に窒素を局所的に導入し、それによって局所的に完全に金属窒化物に変換できる第１の金属層は、やはり「金属」層といえる。
ゲート誘電体層上に形成した第１の金属層中に、活性領域の一部分の位置で窒素を導入すると、その結果、第１の金属はそこでは異なる仕事関数を有することになる。したがって、その第１の金属層中にゲート電極を形成し、その中に窒素を導入したＭＯＳトランジスタは、その第１の金属層中にゲート電極を形成し、その中に窒素を導入していないＭＯＳトランジスタとは異なる閾値電圧を示す。したがって、異なる閾値電圧を示すＭＯＳトランジスタを備える半導体デバイスを製造することが可能である。次いで、活性領域の、第１の金属層中に窒素が導入された部分と、その他の活性領域とを、対応した形でｐ型またはｎ型にドープする。チタンなどのいくつかの金属では、窒素の導入によって仕事関数が著しく増大することがあり、その結果、絶対値で表して等しい閾値電圧を有するＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを製造することができる。活性領域の、第１の金属層に窒素が導入された部分を、例えばｎ型にドープし、その他の活性領域をｐ型にドープする。
第２の金属層を比較的厚めに設けることにより、２つの層に形成されるゲート電極は、比較的低い電気抵抗を示すことになる。すなわち、ゲート電極内で、第１の金属層は、第２の金属層によって「分路（shunt）」される。
米国特許公開第2001/0015463号は、冒頭の段落で述べたタイプの方法を記載している。この方法では、厚さ約１００ナノメートルのチタン層を第１の金属層として堆積させる。仕事関数を変えるために、この層に窒素イオンを局所的に注入する。厚さ約２００ナノメートルのタングステン層を第２の材料層として堆積させる。このタングステン層上に、窒化シリコン製のエッチング・マスクを形成し、次いで、その重なり合ったタングステン層と窒化チタン層の積層体中にゲート電極をエッチングする。
ゲート電極用の金属としてチタンを使用する場合、仕事関数の最大の変化、この場合ではその増大は、窒素を導入してチタン層を完全に窒化チタン層に変換させる場合に得られる。こうするには、非常に大量の窒素を注入する必要がある。すなわち、厚さ１００ナノメートルのチタン層では、窒素原子を５．１０１７／ｃｍ２より多く注入しなければならない。実際には、これには費用がかかるだけでなく時間も非常にかかる工程段階が必要になる。チタン層を完全に窒化チタン層に変換するのにより少ない窒素ですむように、より薄い層を使用すると、イオン注入の間に、その下にあるゲート誘電体が損傷を受ける恐れがあるので、これは実施不可能である。
本発明の目的は、前記欠点を回避することである。
この目的を達成するために、本発明の方法は、第１の金属層中に窒素を局所的に導入する前に、この層上に窒素透過性金属の第３の補助層を形成することを特徴とする。これにより、第１の金属層を厚さ１０ナノメートル未満で極く薄く付着させることができ、その結果、例えば、チタン層を完全に窒化チタン層に変換するのに、上述の周知の方法の場合よりも遥かに少ない、すなわち１０分の１の窒素ですむようになる。イオン注入によって第１の金属層中に窒素を導入する場合、イオン注入を実施するのに用いられるエネルギーは、実際上すべての窒素イオンが補助層中に導入されるようなものであり、そのため、その層の下にあるゲート誘電体は損傷を受けることがない。補助層中に導入された窒素イオンは、イオン注入後、慣行通り実施する熱処理の間に、その下にある第１の金属層中に拡散する。
第１の金属層中に窒素が導入された後、補助層は除去してよい。しかし、第１の金属層中に窒素を局所的に導入した後、補助層上に第２の金属層を堆積させると、より簡単な手順が得られる。この場合では、３つの金属層の積層体中にゲート電極をエッチングする際に、第２の金属層をエッチングする間、有利なことに補助層をエッチング阻止層として使用することができる。比較的厚い、例えば厚さ２００ナノメートルの第２の金属層をエッチングする間、それよりも遥かに薄い、例えば厚さ約１０ナノメートルの第１の金属層とその下にあるゲート誘電体層は、補助層によって保護される。
補助層上の第１の導電型の活性領域の位置に設けた、過剰量の窒素を含む固体物質層からの拡散によって第１の金属層中に窒素を導入する場合、第１の金属層とその下にあるゲート誘電体層が損傷を受ける危険は極めて少なくなる。第１の金属層中を窒素が導入した後、補助層をエッチング阻止層として用いて、上記固体窒素源を除去することができる。
補助層上に過剰量の窒素を含む固体物質層としてＴｉＮｘ層（ｘ＞１）を設けると、第１の金属層をほぼ完全に金属窒化物に変換することができる。その後行う熱処理の間に、窒素が原子の形で補助層を通って第１の金属層中に拡散し、その結果、第１の金属との化学反応が効率よく行われる。
ゲート誘電体層上に堆積させる層の第１の金属として、多数の金属、例えばタンタル、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、および金属ケイ化物などが使用できる。補助層にもやはり、多数の金属が使用できる。しかし、好ましくは第１の金属層としてタンタル層またはモリブデン層を堆積させる。それらの仕事関数は窒素なしではそれぞれ４．１５ｅＶおよび４．５ｅＶ、窒化後はそれぞれ５．４ｅＶおよび５．３ｅＶとなる。補助層としては、好ましくはコバルト層またはニッケル層を使用する。それらの金属は、適切に窒素を透過するとともに、上記補助層上に堆積させたタングステン層をフッ素含有プラズマ中でエッチングする際に優れたエッチング阻止層となる。このようにして仕事関数を大幅に変えることができる。コバルトおよびニッケルは窒素を通し易く、これは固体窒素源を使用する際には特に重要である。一方、これらの層はまた、第２の金属層をエッチングによってパターン形成する際に、エッチング阻止層として非常に適している。第２の金属もまた、多数の適当な金属から選択することができ、取分けタングステンなどが非常に適している。
本発明のこれらおよびその他の態様は、以下で説明する１つまたは複数の実施形態から明らかであり、それらを参照すると理解されよう。
図１〜６は、互いに重ねて堆積させた金属層の積層体中に形成されたゲート電極を含むＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを備える半導体デバイスを製造する際のいくつかの段階を示す概略断面図である。図１に示すように、この場合では、慣行通りエピタキシャル成長させたｎ型上部層２と、第１の導電型、この例ではｎ型の活性領域４、および第２の導電型、この例ではｐ型の活性領域５が接する表面３とを有するシリコン本体１を基部として用いる。ｎ型活性領域４は、エピタキシャル成長させた層２の一部をなし、層２中にイオン注入することによってｐ型活性領域が形成される。活性領域４および５は、フィールド分離領域６によって互いに絶縁され、この分離領域６もまた、表面３に接している。活性領域４の位置にＰＭＯＳトランジスタを形成し、活性領域５の位置にＮＭＯＳトランジスタを形成する。
本発明の方法を適切に使用して、異なる閾値電圧を有する同じタイプ（ＮまたはＰ）のＭＯＳトランジスタを備える半導体デバイスも製造できることに留意されたい。この場合、活性領域の一部の位置で第１の金属層中に窒素を導入し、それによって前記位置のトランジスタに、他の活性領域に形成されるトランジスタとは異なる閾値電圧をもたせる。この場合は、すべての活性領域は、同様にｐ型またはｎ型にドープする。
また、図１に示すように、ｐ型活性領域４およびｎ型活性領域５の位置に厚さ約５ナノメートルのゲート誘電体層７を形成する。これは、表面３に接するシリコンを熱酸化することによって達成できるが、適切な材料の層を堆積させて達成することもできる。層を堆積させる場合、酸化シリコンだけでなく、例えば、酸窒化シリコンまたは酸化アルミニウムもゲート誘電体として使用することができる。
図２に示すように、第１の金属層８、この例では、厚さ約１０ナノメートルのタンタル層またはモリブデン層を図１に示す構造上に堆積させる。活性領域の一部の位置、この例ではｎ型活性領域４の位置で、窒素をこの層中に導入する。その結果、第１の金属の前記位置でより高い仕事関数が得られる。したがって、第１の金属８のｎ型活性領域４の位置における仕事関数は、第１の金属８のｐ型活性領域５の位置における仕事関数よりも遥かに高くなるので、形成されるＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの閾値電圧は、絶対値で表して等しくなる。
本発明の方法の第１の例示的な実施形態では、イオン注入によって第１の金属層８中に窒素を導入する。まず、第１の金属層８上に、補助層９、この例では厚さ約１０ナノメートルのコバルト層またはニッケル層を堆積させる。続いて、図３に示すように、補助層９上に通常のフォトレジスト・マスク１０を設ける。このマスクで第１の金属層のｐ型活性領域５の位置を覆い、前記層のｎ型領域４の位置は露出したままにしておく。フォトレジスト・マスク１０を形成した後、図３に矢印１１で概略的に示すように、第１の金属層８中に窒素イオンを導入する。イオン注入後、フォトレジスト・マスク１０を除去する。ｎ型活性領域４の位置で、第１の金属層８は好ましくは第１の金属の窒化物層１２に変換される。このようにして、第１の金属の仕事関数を可能な限り増大させることができる。
この場合は、第１の金属層８の厚さはほんの１０ナノメートルである。そのため、比較的少量の窒素を用いて層８を完全に金属窒化物層１２に変換することができる。このために必要な窒素イオンのドーズ量は、約５．１０１６／ｃｍ２である。実際上すべての窒素イオンが補助層９中に導入される程度のエネルギー、この場合は０．５ｋｅＶでイオン注入を実施することができるので、第１の金属層８の下に位置するゲート誘電体７が損傷を受けることはない。補助層９に導入された窒素イオンは、注入工程の後で実施する熱処理の間に、その下にある第１の金属層中に拡散する。この例では、シリコン本体１を約８００℃の温度で約３０秒間加熱する。
第１の金属層８を局所的に金属窒化物層１２に変換させた後、厚さ約２００ナノメートルの第２の金属層１３、この場合はタングステン層を堆積させる。この層上に、厚さ約１００ナノメートルの窒化シリコン層１４をさらに堆積させる。図６に示すように、このようにして形成した層８,９,１３,１４の積層体中にＮＭＯＳトランジスタ用のゲート電極１５を形成し、このようにして形成した層１２,９,１３,１４の積層体中にＰＭＯＳトランジスタ用のゲート電極１６を形成する。ＣＦ４およびＣＨＦ３を含む混合ガス中で形成されたフッ素含有プラズマ中で窒化シリコン層１４およびタングステン層１３をエッチングし、その後、硫酸および過酸化物を含むエッチング浴中でウェット・エッチングによってコバルトまたはニッケルの補助層を除去し、次いで上記フッ素含有プラズマ中で第１の金属層８,１２をエッチングする。さらに、慣行通り、ゲート電極に絶縁スペーサ１７を設ける。第２の金属層１３を比較的厚く設けた結果、形成されたゲート電極１５,１６は、比較的低い電気抵抗を示すことになる。すなわち、ゲート電極内で、第２の金属層１３によって第１の金属層８,１２が「分路」されることになる。
この場合は、第１の金属層８中に窒素を導入した後、補助層９は除去しない。複数層の積層体中にゲート電極１５,１６をエッチングする際、第２の金属層のエッチング工程でこの補助層をエッチング阻止層として用いる。第１の金属層８、第１の金属の窒化物層１２、およびその下にあるゲート誘電体層７は、補助層９によって保護される。
図７および８に、第１の金属層８中に窒素を導入する別の方法を概略的に示す。図７に示すように、補助層９上のｎ型活性領域４の位置に、過剰量の窒素を含む固体物質層１８を設ける。好ましくは、過剰量の窒素を含む固体物質層１８としてＴｉＮｘ層（ｘ＞１）を設ける。これは例えば、アルゴンおよび過剰量の窒素を含む混合ガス中で形成されたプラズマによってチタンのターゲットをスパッタする、通常のスパッタリング装置で実施できる。窒素を層１８から補助層９を通して拡散させることによって、窒素を第１の金属層８中に導入する。この目的で、シリコン本体１を約７００℃の温度で約３０秒間加熱する。この工程で、窒素が原子の形で補助層９を通って第１の金属層１２中に拡散し、その結果、化学反応が非常に効率よく行われるようになる。
第１の金属層８中に窒素を導入してこの層を金属窒化物層１２に変換した後、固体窒素源１７をアンモニアおよび過酸化物を含むエッチング浴中でエッチング除去する。この工程で、コバルトまたはニッケルの補助層９をエッチング阻止層として用いる。このトランジスタの製造はさらに、図５および６に示すように進められる。
ゲート誘電体層７上に堆積させる層８の第１の金属として、多数の金属、タンタル、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、ならびに金属ケイ化物などが使用できる。補助層９についてもやはり、多数の金属が使用できる。しかし、好ましくは、上記の例で示したように、タンタル層またはモリブデン層を第１の金属層８として堆積させ、その上にコバルト層またはニッケル層を補助層９として堆積させる。このようにして、仕事関数を実質的に変えることができる。コバルトおよびニッケルは窒素を通し易く、これは固体窒素源１７を使用する際に特に重要である。一方、これらの層はまた、第２の金属層をエッチングによってパターン形成する際に、エッチング阻止層として非常に適している。第２の金属もまた、多数の適した金属、取分け上記の例で使用したタングステン等から選択することができる。
本発明による方法の第１の実施形態によって半導体デバイスを製造する際の一段階を示す概略断面図である。 本発明による方法の第１の実施形態によって半導体デバイスを製造する際の一段階を示す概略断面図である。 本発明による方法の第１の実施形態によって半導体デバイスを製造する際の一段階を示す概略断面図である。 本発明による方法の第１の実施形態によって半導体デバイスを製造する際の一段階を示す概略断面図である。 本発明による方法の第１の実施形態によって半導体デバイスを製造する際の一段階を示す概略断面図である。 本発明による方法の第１の実施形態によって半導体デバイスを製造する際の一段階を示す概略断面図である。 本発明による方法の第２の実施形態によって半導体デバイスを製造する際の一段階を示す概略断面図である。 本発明による方法の第２の実施形態によって半導体デバイスを製造する際の一段階を示す概略断面図である。

Claims (5)

  1. 互いに重ねて堆積させた金属層の積層体として形成したゲート電極を含むＭＯＳトランジスタを備える半導体デバイスの製造方法において、シリコンの複数の活性領域および前記活性領域を互いに絶縁するフィールド分離領域が接するシリコン本体表面上の前記複数の活性領域の位置にゲート誘電体層を形成し、その後、第１の金属層を堆積させ、前記複数の活性領域の一部分の位置に窒素を導入し、その後、前記第１の金属層上に第２の金属層を堆積させ、続いて、重なり合った金属層の積層体中に前記ゲート電極をエッチングする方法であって、前記第１の金属層中に窒素を局所的に導入する前に、この層上に窒素透過性金属の第３の補助層を形成することを特徴とする方法。
  2. 前記第１の金属層中に窒素を局所的に導入した後、前記補助層上に前記第２の金属層を堆積させることを特徴とする、請求項１に記載の方法。
  3. 前記補助層上に局所的に設けられた過剰量の窒素を含む固体物質からの拡散によって、前記第１の金属層中に前記窒素を導入することを特徴とする、請求項１または２に記載の方法。
  4. 前記補助層上に過剰量の窒素を含む固体物質層としてＴｉＮｘ層（ｘ＞１）を局所的に設け、その後、熱処理を実施して、窒素を前記補助層を通して前記第１の金属層中に拡散させることを特徴とする、請求項３に記載の方法。
  5. タンタル層またはモリブデン層を前記第１の金属層として堆積させ、その上にコバルト層またはニッケル層を前記補助層として堆積させることを特徴とする、前記請求項のいずれかに記載の方法。
JP2006502522A 2003-02-03 2004-01-15 互いに重ねて堆積させた金属層の積層体中に形成されたゲート電極を含むｍｏｓトランジスタを備える半導体デバイスの製造方法 Pending JP2006518106A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03100216 2003-02-03
PCT/IB2004/050027 WO2004070833A1 (en) 2003-02-03 2004-01-15 Method of manufacturing a semiconductor device with mos transistors comprising gate electrodes formed in a packet of metal layers deposited upon one another

Publications (1)

Publication Number Publication Date
JP2006518106A true JP2006518106A (ja) 2006-08-03

Family

ID=32842800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006502522A Pending JP2006518106A (ja) 2003-02-03 2004-01-15 互いに重ねて堆積させた金属層の積層体中に形成されたゲート電極を含むｍｏｓトランジスタを備える半導体デバイスの製造方法

Country Status (7)

Country Link
US (1) US7326631B2 (ja)
EP (1) EP1593154B1 (ja)
JP (1) JP2006518106A (ja)
KR (1) KR20050094474A (ja)
AT (1) ATE517431T1 (ja)
TW (1) TW200503172A (ja)
WO (1) WO2004070833A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007504671A (ja) * 2003-09-04 2007-03-01 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ｈｉｇｈ−ｋゲート誘電体と関連の構造を有するＣＭＯＳゲートを形成するための、異なる仕事関数を有する金属を統合する方法
JP2008091501A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 半導体集積回路装置及びその製造方法
WO2012086102A1 (ja) * 2010-12-24 2012-06-28 パナソニック株式会社 半導体装置及びその製造方法
JP2016219818A (ja) * 2010-12-28 2016-12-22 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7291527B2 (en) 2005-09-07 2007-11-06 Texas Instruments Incorporated Work function control of metals
JP2007157739A (ja) * 2005-11-30 2007-06-21 Fujitsu Ltd Ｃｍｏｓ半導体素子とその製造方法
WO2007069299A1 (ja) * 2005-12-13 2007-06-21 Fujitsu Limited 半導体装置の製造方法
JP4828982B2 (ja) * 2006-03-28 2011-11-30 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100775965B1 (ko) 2006-08-17 2007-11-15 삼성전자주식회사 모스 트랜지스터 및 그 제조 방법
US8034678B2 (en) * 2008-01-17 2011-10-11 Kabushiki Kaisha Toshiba Complementary metal oxide semiconductor device fabrication method
JP2011517082A (ja) * 2008-04-02 2011-05-26 エヌエックスピー ビー ヴィ 半導体デバイスの製造方法および半導体デバイス
JP5769160B2 (ja) * 2008-10-30 2015-08-26 国立大学法人東北大学 コンタクト形成方法、半導体装置の製造方法、および半導体装置
CN103854982B (zh) * 2012-11-30 2016-09-28 中国科学院微电子研究所 半导体器件的制造方法
KR102262887B1 (ko) 2014-07-21 2021-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9831301B1 (en) * 2016-09-19 2017-11-28 International Business Machines Corporation Metal resistor structures with nitrogen content

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213035A (ja) * 1985-07-11 1987-01-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2000031296A (ja) * 1998-06-30 2000-01-28 Motorola Inc Ｃｍｏｓ半導体素子およびその形成方法
JP2001203276A (ja) * 2000-01-21 2001-07-27 Nec Corp 半導体装置およびその製造方法
JP2001217323A (ja) * 1999-12-16 2001-08-10 Texas Instr Inc <Ti> Ｃｍｏｓデバイス二重金属ゲート構造作製方法
JP2002050756A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 電極構造体の形成方法及び半導体装置の製造方法
JP2002198441A (ja) * 2000-11-16 2002-07-12 Hynix Semiconductor Inc 半導体素子のデュアル金属ゲート形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3003285A1 (de) * 1980-01-30 1981-08-06 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen niederohmiger, einkristalliner metall- oder legierungsschichten auf substraten
US5668040A (en) * 1995-03-20 1997-09-16 Lg Semicon Co., Ltd. Method for forming a semiconductor device electrode which also serves as a diffusion barrier
US6162713A (en) * 1999-06-17 2000-12-19 United Microelectronics Corp. Method for fabricating semiconductor structures having metal silicides
US6509254B1 (en) * 2000-01-20 2003-01-21 Matsushita Electric Industrial Co., Ltd. Method of forming electrode structure and method of fabricating semiconductor device
US6451690B1 (en) * 2000-03-13 2002-09-17 Matsushita Electronics Corporation Method of forming electrode structure and method of fabricating semiconductor device
US6794234B2 (en) * 2002-01-30 2004-09-21 The Regents Of The University Of California Dual work function CMOS gate technology based on metal interdiffusion
US6872613B1 (en) * 2003-09-04 2005-03-29 Advanced Micro Devices, Inc. Method for integrating metals having different work functions to form CMOS gates having a high-k gate dielectric and related structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213035A (ja) * 1985-07-11 1987-01-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2000031296A (ja) * 1998-06-30 2000-01-28 Motorola Inc Ｃｍｏｓ半導体素子およびその形成方法
JP2001217323A (ja) * 1999-12-16 2001-08-10 Texas Instr Inc <Ti> Ｃｍｏｓデバイス二重金属ゲート構造作製方法
JP2001203276A (ja) * 2000-01-21 2001-07-27 Nec Corp 半導体装置およびその製造方法
JP2002050756A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 電極構造体の形成方法及び半導体装置の製造方法
JP2002198441A (ja) * 2000-11-16 2002-07-12 Hynix Semiconductor Inc 半導体素子のデュアル金属ゲート形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007504671A (ja) * 2003-09-04 2007-03-01 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ｈｉｇｈ−ｋゲート誘電体と関連の構造を有するＣＭＯＳゲートを形成するための、異なる仕事関数を有する金属を統合する方法
JP2008091501A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 半導体集積回路装置及びその製造方法
WO2012086102A1 (ja) * 2010-12-24 2012-06-28 パナソニック株式会社 半導体装置及びその製造方法
JP2016219818A (ja) * 2010-12-28 2016-12-22 株式会社半導体エネルギー研究所 半導体装置
US10714625B2 (en) 2010-12-28 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11430896B2 (en) 2010-12-28 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20060134848A1 (en) 2006-06-22
EP1593154B1 (en) 2011-07-20
TW200503172A (en) 2005-01-16
WO2004070833A8 (en) 2005-08-25
EP1593154A1 (en) 2005-11-09
US7326631B2 (en) 2008-02-05
ATE517431T1 (de) 2011-08-15
WO2004070833A1 (en) 2004-08-19
KR20050094474A (ko) 2005-09-27

Similar Documents

Publication Publication Date Title
JP3906020B2 (ja) 半導体装置及びその製造方法
US7042033B2 (en) ULSI MOS with high dielectric constant gate insulator
JP2005123625A (ja) シリサイド化された電極を有する半導体装置の製造方法
JP2006518106A (ja) 互いに重ねて堆積させた金属層の積層体中に形成されたゲート電極を含むｍｏｓトランジスタを備える半導体デバイスの製造方法
JP2007123364A (ja) 半導体装置およびその製造方法
JP2007250734A (ja) シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法
KR20030044394A (ko) 듀얼 게이트절연막을 구비한 반도체소자의 제조 방법
US6835622B2 (en) Gate electrode doping method for forming semiconductor integrated circuit microelectronic fabrication with varying effective gate dielectric layer thicknesses
JP2006237425A (ja) 半導体装置の製造方法
JP3770250B2 (ja) 半導体装置の製造方法
US7811892B2 (en) Multi-step annealing process
US7709911B2 (en) Semiconductor device having silicide transistors and non-silicide transistors formed on the same substrate and method for fabricating the same
KR100460069B1 (ko) 반도체소자의 게이트전극 형성방법
JP5177980B2 (ja) 半導体装置およびその製造方法
US7186631B2 (en) Method for manufacturing a semiconductor device
KR100806136B1 (ko) 금속 게이트전극을 구비한 반도체소자의 제조 방법
JPH11186548A (ja) 半導体装置及びその製造方法
KR20030050595A (ko) 듀얼 게이트산화막을 구비한 반도체장치의 제조 방법
US7537995B2 (en) Method for fabricating a dual poly gate in semiconductor device
KR20030050680A (ko) 듀얼 게이트산화막을 구비한 반도체장치의 제조 방법
JP2005222977A (ja) 半導体装置の製造方法
JP2007294945A (ja) 半導体装置の製造方法
KR20060010949A (ko) 반도체 소자 제조방법
JP2010165823A (ja) 半導体装置とその製造方法
JPH10112544A (ja) Ｍｉｓトランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070115

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628