JPH01244665A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH01244665A JPH01244665A JP7237588A JP7237588A JPH01244665A JP H01244665 A JPH01244665 A JP H01244665A JP 7237588 A JP7237588 A JP 7237588A JP 7237588 A JP7237588 A JP 7237588A JP H01244665 A JPH01244665 A JP H01244665A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- type silicon
- film
- hydrogen atom
- atom concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 80
- 239000010703 silicon Substances 0.000 claims abstract description 80
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 80
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 84
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011521 glass Substances 0.000 abstract description 3
- 239000001257 hydrogen Substances 0.000 abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- 239000007789 gas Substances 0.000 abstract description 2
- 229910000077 silane Inorganic materials 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- 238000000407 epitaxy Methods 0.000 abstract 1
- 229910052698 phosphorus Inorganic materials 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 14
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば液晶表示装置等に用いられる薄膜ト
ランジスタに関するものである。
ランジスタに関するものである。
第2図は例えばテレビジョン学会技術報告書(Vol、
10. NO,46,P13# 1987)に記載され
た従来の薄膜トランジスタを示す断面図であり、図にお
いて、11)は絶縁基板としてガラス、(2)はゲート
電極としてクロム、+31Uゲート絶縁膜としてシリコ
ン窒化膜、(4)はl型シリコン膜、(5)はリンをド
ープしたn型シリコン膜である。また、(6)はソース
電極であり、下層膜としてクロム、上層膜としてアルミ
ニウムが用いられ、(7)はドレイン電極であり、下層
膜としてクロム、上層膜としてアルミニウムが用いられ
ている。
10. NO,46,P13# 1987)に記載され
た従来の薄膜トランジスタを示す断面図であり、図にお
いて、11)は絶縁基板としてガラス、(2)はゲート
電極としてクロム、+31Uゲート絶縁膜としてシリコ
ン窒化膜、(4)はl型シリコン膜、(5)はリンをド
ープしたn型シリコン膜である。また、(6)はソース
電極であり、下層膜としてクロム、上層膜としてアルミ
ニウムが用いられ、(7)はドレイン電極であり、下層
膜としてクロム、上層膜としてアルミニウムが用いられ
ている。
この薄膜トランジスタの製造は、まず、絶縁基板fil
上にゲート電極(2)を所望のパターンに形成する。次
いで、ゲート絶縁膜f31 、 を型のシリコン膜(4
)およびn型のシリコン膜(6)を連続的に形成し、n
型のシリコン膜(5)および1型のシリコン膜+4!’
e所望のパターンにエツチングする。この後、ソース電
極(6)およびドレイン電極(7)を形成し、所望のレ
ジストパターンを形成した後、ソース電極(6)および
ドレイン電極(7)をエツチングし、引き続いて同一パ
ターンでn型シリコン膜(51’iエツチングする。
上にゲート電極(2)を所望のパターンに形成する。次
いで、ゲート絶縁膜f31 、 を型のシリコン膜(4
)およびn型のシリコン膜(6)を連続的に形成し、n
型のシリコン膜(5)および1型のシリコン膜+4!’
e所望のパターンにエツチングする。この後、ソース電
極(6)およびドレイン電極(7)を形成し、所望のレ
ジストパターンを形成した後、ソース電極(6)および
ドレイン電極(7)をエツチングし、引き続いて同一パ
ターンでn型シリコン膜(51’iエツチングする。
この薄膜トランジスタの製造には、ソース電甑(6)お
よびドレイン電極(7)をマスクの一部としてn型のシ
リコン膜(6)をエツチングする工程を包含している。
よびドレイン電極(7)をマスクの一部としてn型のシ
リコン膜(6)をエツチングする工程を包含している。
このとき下地の1型シリコン膜(4)をエツチングせず
にn型シリコン膜(6)のみをエツチングすることが必
要であり、i型のシリコン膜(4)がすべてエツチング
されてしまった場合には薄膜トランジスタは正常に作動
しない。このため、1型シリコン膜(4)とn型シリコ
ン膜(6)のエツチング速度の差が小さい場合には、第
2図に示すようにi型シリコン膜(4)をn型シリコン
膜(6)より十分厚く、例えば3000A以上形成する
ことが必要である。
にn型シリコン膜(6)のみをエツチングすることが必
要であり、i型のシリコン膜(4)がすべてエツチング
されてしまった場合には薄膜トランジスタは正常に作動
しない。このため、1型シリコン膜(4)とn型シリコ
ン膜(6)のエツチング速度の差が小さい場合には、第
2図に示すようにi型シリコン膜(4)をn型シリコン
膜(6)より十分厚く、例えば3000A以上形成する
ことが必要である。
従来の薄膜トランジスタは以上のように構成されており
、通常り型シリコン膜中の不純物ドーピング量は数−以
下と小さいので、i型シリコン膜に対するfin型シリ
コン膜エツチング速度比を大きくとることが非常に困難
である。このため、i型のシリコン膜を極めて薄くする
ことが困難であり、光電流の発生を防ぐため、遮光膜が
必要となり、工程数が多くなるなどの問題点があった。
、通常り型シリコン膜中の不純物ドーピング量は数−以
下と小さいので、i型シリコン膜に対するfin型シリ
コン膜エツチング速度比を大きくとることが非常に困難
である。このため、i型のシリコン膜を極めて薄くする
ことが困難であり、光電流の発生を防ぐため、遮光膜が
必要となり、工程数が多くなるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、極めて薄いn型シリコン膜を存する薄膜トラ
ンジスタを得ることを目的とする。
たもので、極めて薄いn型シリコン膜を存する薄膜トラ
ンジスタを得ることを目的とする。
この発明に係る薄膜トランジスタは、n型のシリコン膜
中の水素原子濃度をi型のシリコン膜中の水素濃度より
高くしたものである。
中の水素原子濃度をi型のシリコン膜中の水素濃度より
高くしたものである。
この発明におけるシリコン膜中の水素原子濃度はシリコ
ン膜のエツチング速度に影響をおよぼし、上記のような
手段によって1型のシリコン膜に対するn型のシリコン
膜のエツチング速度比を大きくとることができ、極めて
薄いi型のシリコン膜を有する薄膜トランジスタが得ら
れる。
ン膜のエツチング速度に影響をおよぼし、上記のような
手段によって1型のシリコン膜に対するn型のシリコン
膜のエツチング速度比を大きくとることができ、極めて
薄いi型のシリコン膜を有する薄膜トランジスタが得ら
れる。
以下、この発明の一実施例を図について説明する。′@
1図はこの発明の一実施例を示す断面図である。まず、
ガラス等の絶縁基板fil上にアルミニウム、クロムな
どのゲート電極(2)全所望のパターンに形成した後、
シリコン窒化膜、シリコン酸化膜などゲート絶縁g F
31 i形成する。この上にシランガスを含むプラズマ
化学気相法により膜厚200〜500Aのノンドープの
i型のシリコン膜+4)′t−形成する。n型シリコン
膜中の水素原子濃度の制御は基板の処理温度によって行
なわれ、例えばi型シリコン膜(4)形成中に基板を高
温(例えば300℃以上)に保持することによって1型
のシリコン膜(4)の低水素化をはかることができる。
1図はこの発明の一実施例を示す断面図である。まず、
ガラス等の絶縁基板fil上にアルミニウム、クロムな
どのゲート電極(2)全所望のパターンに形成した後、
シリコン窒化膜、シリコン酸化膜などゲート絶縁g F
31 i形成する。この上にシランガスを含むプラズマ
化学気相法により膜厚200〜500Aのノンドープの
i型のシリコン膜+4)′t−形成する。n型シリコン
膜中の水素原子濃度の制御は基板の処理温度によって行
なわれ、例えばi型シリコン膜(4)形成中に基板を高
温(例えば300℃以上)に保持することによって1型
のシリコン膜(4)の低水素化をはかることができる。
この後、膜厚10〜200Aのリンをドープしたn型の
シリコン膜(5)を上記ノンドープの1型のシリコン膜
(4)と同様の方法で形成する。このときn型のシリコ
ン膜(5)中の水素原子濃度をi型のシリコン膜(4)
中のそれよりも高くするため(例えば2倍以上)、n型
のシリコン膜(+1)の形成時の基板温度を低温(例え
ば200℃以下)にし、形成後加熱処理は行なわない。
シリコン膜(5)を上記ノンドープの1型のシリコン膜
(4)と同様の方法で形成する。このときn型のシリコ
ン膜(5)中の水素原子濃度をi型のシリコン膜(4)
中のそれよりも高くするため(例えば2倍以上)、n型
のシリコン膜(+1)の形成時の基板温度を低温(例え
ば200℃以下)にし、形成後加熱処理は行なわない。
この後、n型のシリコン膜(5)および1型のシリコン
膜(4)を所望のパターンにエツチングし、アルミニウ
ム。
膜(4)を所望のパターンにエツチングし、アルミニウ
ム。
クロム等のソース電極ff1lおよびドレイン電極(7
)を形成し、所望のレジストパターンを形成した後、ソ
ース電極(6)およびドレイン電極(7)ヲエッチング
し、引き続いて同一パターンでn型シリコン膜(6)を
エツチングする。
)を形成し、所望のレジストパターンを形成した後、ソ
ース電極(6)およびドレイン電極(7)ヲエッチング
し、引き続いて同一パターンでn型シリコン膜(6)を
エツチングする。
上記のように構成された薄膜トランジスタにおいては、
ソース電極およびドレイン電極をマスクの一部としてn
型のシリコン膜をエツチングするときtaシリコン膜に
対するn型シリコン膜のエツチング速度地金十分に大き
くとることが必要である。シリコン膜のエツチングを例
えば弗化水素酸を含むエツチング液などを用いたウェッ
トエツチング法で行なう場合と、フッ素原子あるいは塩
素原子を含むドライエツチング法で行なう場合のいずれ
の場合に3いても、シリコン膜中の水素原子濃度とシリ
コン膜のエツチング速度の間に相関関係を得ることがで
き、シリコン膜中の水素原子濃度が高いほど、シリコン
膜のエツチング速1it−1大きくなる傾向がある。こ
のことを利用し、n型シリコン膜中の水素原子#に度を
高くし、1型シリコン膜中の水素原子濃度を低くしたこ
とにより、i型シリコン膜に対するn型シリコン膜のエ
ツチング速度比を十分に大きくとることができ、極めて
薄いi型のシリコン膜ヲ有する薄膜トランジスタを容易
に得ることができる。
ソース電極およびドレイン電極をマスクの一部としてn
型のシリコン膜をエツチングするときtaシリコン膜に
対するn型シリコン膜のエツチング速度地金十分に大き
くとることが必要である。シリコン膜のエツチングを例
えば弗化水素酸を含むエツチング液などを用いたウェッ
トエツチング法で行なう場合と、フッ素原子あるいは塩
素原子を含むドライエツチング法で行なう場合のいずれ
の場合に3いても、シリコン膜中の水素原子濃度とシリ
コン膜のエツチング速度の間に相関関係を得ることがで
き、シリコン膜中の水素原子濃度が高いほど、シリコン
膜のエツチング速1it−1大きくなる傾向がある。こ
のことを利用し、n型シリコン膜中の水素原子#に度を
高くし、1型シリコン膜中の水素原子濃度を低くしたこ
とにより、i型シリコン膜に対するn型シリコン膜のエ
ツチング速度比を十分に大きくとることができ、極めて
薄いi型のシリコン膜ヲ有する薄膜トランジスタを容易
に得ることができる。
なお、上記実施例では、n型シリコン膜の形成時の基板
温度in型シリコン膜のそれよりも高くしたことによっ
てl型シリコン膜中の水素原子濃度をn型シリコン膜中
のそれよりも低くしたものについて説明したが、1型シ
リコン膜を低温で形成し念後、基板を加熱する方法によ
って1型シリコン膜の低水素化をはかることもできる。
温度in型シリコン膜のそれよりも高くしたことによっ
てl型シリコン膜中の水素原子濃度をn型シリコン膜中
のそれよりも低くしたものについて説明したが、1型シ
リコン膜を低温で形成し念後、基板を加熱する方法によ
って1型シリコン膜の低水素化をはかることもできる。
加熱手段としては、通常のヒーターを用いてもよく、ラ
ンプあるいはレーザー光を用いてもよい。
ンプあるいはレーザー光を用いてもよい。
以上のように、この発明によれば、n型のシリコン膜中
の水素原子濃度を1型のシリコン膜中の水素原子濃度よ
り高くしたので、n型シリコン膜に対するn型シリコン
膜のエツチング速度比を大きくとることができ、1型シ
リコン膜を極めて薄くすることが可能となり、遮光膜の
いらない薄膜トランジスタが再現性よく得られる効果が
ある。
の水素原子濃度を1型のシリコン膜中の水素原子濃度よ
り高くしたので、n型シリコン膜に対するn型シリコン
膜のエツチング速度比を大きくとることができ、1型シ
リコン膜を極めて薄くすることが可能となり、遮光膜の
いらない薄膜トランジスタが再現性よく得られる効果が
ある。
第1図はこの発明の一実施例による薄膜トランジスタを
示す断面図、及び第2図は従来の薄膜トランジスタを示
す断面図である。 図において、(l)は絶縁基板、(2)はゲート電極、
(3)はゲート絶縁膜、(4)はn型のシリコン膜、(
5)はn型のシリコン膜、(6)はソース電極、(7)
はドレイン電極である。 なお、図中、同一符号は同−又は相当部分を示す。
示す断面図、及び第2図は従来の薄膜トランジスタを示
す断面図である。 図において、(l)は絶縁基板、(2)はゲート電極、
(3)はゲート絶縁膜、(4)はn型のシリコン膜、(
5)はn型のシリコン膜、(6)はソース電極、(7)
はドレイン電極である。 なお、図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 少なくとも、絶縁基板上に形成されたゲート電極と、
ゲート絶縁膜とi型のシリコン膜とn型のシリコン膜と
ソース電極およびドレイン電極からなる薄膜トランジス
タにおいて、上記n型のシリコン膜中の水素原子濃度を
上記i型のシリコン膜中の水素原子濃度の2倍以上とし
たことを特徴とする薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7237588A JPH01244665A (ja) | 1988-03-26 | 1988-03-26 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7237588A JPH01244665A (ja) | 1988-03-26 | 1988-03-26 | 薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01244665A true JPH01244665A (ja) | 1989-09-29 |
Family
ID=13487489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7237588A Pending JPH01244665A (ja) | 1988-03-26 | 1988-03-26 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01244665A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100786498B1 (ko) * | 2005-09-27 | 2007-12-17 | 삼성에스디아이 주식회사 | 투명박막 트랜지스터 및 그 제조방법 |
-
1988
- 1988-03-26 JP JP7237588A patent/JPH01244665A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100786498B1 (ko) * | 2005-09-27 | 2007-12-17 | 삼성에스디아이 주식회사 | 투명박막 트랜지스터 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0828523B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH08153699A (ja) | 薄膜半導体装置の作製方法 | |
JPS62205664A (ja) | 薄膜トランジスタの製造方法 | |
JPH04218928A (ja) | 薄膜半導体装置とその製造方法及びシリコン薄膜堆積法 | |
JPH01244665A (ja) | 薄膜トランジスタ | |
JPH0918006A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
JPS61248564A (ja) | 薄膜トランジスタの製造方法 | |
JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
JPS5842254A (ja) | 半導体装置の製造方法 | |
US6130120A (en) | Method and structure for crystallizing a film | |
JPS63169767A (ja) | 薄膜トランジスタの製造方法 | |
JP2924425B2 (ja) | 液晶表示装置の製造方法 | |
JPH08204204A (ja) | 薄膜トランジスタの製造方法 | |
JP3130661B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
KR0139741B1 (ko) | 박막트랜지스터 제조방법 | |
KR100214069B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
JPH0951103A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
KR100265824B1 (ko) | 엘디디 구조의 트랜지스터 제조방법 | |
JPH0653503A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH05110088A (ja) | 薄膜トランジスタ回路の製造方法 | |
KR100223327B1 (ko) | 반도체 소자의 제조방법 | |
JPS5861671A (ja) | 半導体装置の製造方法 | |
JPS592191B2 (ja) | 半導体装置用電極の製造方法 |