KR20050116702A - 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치 - Google Patents

박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치 Download PDF

Info

Publication number
KR20050116702A
KR20050116702A KR1020040041852A KR20040041852A KR20050116702A KR 20050116702 A KR20050116702 A KR 20050116702A KR 1020040041852 A KR1020040041852 A KR 1020040041852A KR 20040041852 A KR20040041852 A KR 20040041852A KR 20050116702 A KR20050116702 A KR 20050116702A
Authority
KR
South Korea
Prior art keywords
layer
derivatives
source
electrode
organic semiconductor
Prior art date
Application number
KR1020040041852A
Other languages
English (en)
Other versions
KR100592277B1 (ko
Inventor
구재본
양남철
서민철
이상민
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040041852A priority Critical patent/KR100592277B1/ko
Publication of KR20050116702A publication Critical patent/KR20050116702A/ko
Application granted granted Critical
Publication of KR100592277B1 publication Critical patent/KR100592277B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 기판; 상기 기판 상부에 형성된 게이트 전극; 상기 게이트 전극 상부에 형성되는 게이트 절연층; 상기 게이트 전극과 절연되도록 상기 게이트 절연층 상부에 형성되는 소스/드레인 전극; 및 상기 소스/드레인 전극과는 접하고, 상기 게이트 전극과는 절연되는 유기 반도체층;을 포함하고,
상기 게이트 절연층과 상기 소스/드레인 전극 사이에는 접합층이 개재되되, 상기 접합층의 일함수는 상기 소스/드레인 전극의 일함수보다 작으며, 상기 접합층의 적어도 상기 유기 반도체 층과 접하는 부분은 산화 처리된 산화부인 것을 특징으로 하는 박막 트랜지스터, 이를 제조하는 방법 및 이를 구비하는 평판 디스플레이 장치를 제공한다.

Description

박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는 평판 디스플레이 장치{A thin film transistor, a method for manufacturing the same, and a flat panel display device having the same }
본 발명은 박막 트랜지스터 및 이를 구비하는 평판 디스플레이 장치에 관한 것으로, 보다 상세하게는, 소스/드레인 전극과 하부 적층부 간의 접합성을 증대시킴과 동시에, 소스/드레인 전극간 전기적 소통을 원활하게 하는 구조의 박막 트랜지스터 및 이를 구비하는 평판 디스플레이 장치에 관한 것이다.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 디스플레이 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이와 같은 통상적인 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드래인 영역의 사이에 형성된 채널 영역을 갖는 반도체층과, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
한편, TFT에 대한 수요는 디스플레이 장치 뿐만 아니라 다양한 분야에서 요구되고 있다. 예를 들어, 근래에는 스마트 카드(smart card), 전자 종이(e-paper), 롤-업 디스플레이(roll-up display) 등 다양한 분야에 사용되고 있는데, 이들에 구비되는 박형의 전자 소자들에 요구되는 공통적인 특징은 가요성(flexibility)이라는 점에서 박막 트랜지스터를 형성하는 기판은 플라스틱 기판과 같이 가요성을 구비하는 기판일 것이 요구되고 있다.
그런데, 종래 기술과 같은 무기 재료의 반도체 층을 형성하는 경우 300℃ 이상의 고온 공정이 수반되어, 열에 취약한 플라스틱 기판을 사용할 수 없다.
이에 설계 사양을 만족시킴과 동시에 저온 공정이 가능하게 하는 저온 폴리 실리콘 제조 공정이 개발되고 있으나, 아직 충분한 제조 요건을 만족시키지는 못하였다.
이를 해결하기 위해, 최근에 유기 반도체가 대두되고 있다. 유기 반도체는 저온 공정에서 형성할 수 있어 저가격형 박막 트랜지스터를 실현할 수 있는 장점을 갖는다.
일본특허공개공보 제 2003-282883호에는, 게이트 전극을 덮는 게이트 절연층의 일면 상에 유기 반도체 층이 형성되고, 유기 반도체 층의 일면 상에 소스/드레인 전극이 형성된 바텀-컨택(bottom-contact) 구조의 유기 반도체 트랜지스터가 개시되어 있다.
일본특허공개공보 제 2003-092410호에는, 채널 영역의 대응 위치에 게이트 전극을 구비하는 박막 트랜지스터로, 채널 영역이 래디칼을 갖는 유기 화합물로 구성된 탑-컨택(top-contact0 구조의 유기 박막 트랜지스터가 개시되어 있다.
이러한 종래 기술에 따른 유기 박막 트랜지스터에서, 소스/드레인 전극과 유기 반도체 층 간의 전기적 접촉을 원활하게 하기 위하여 소스/드레인 전극으로는 금(Au)와 같은 귀금속(noble metal)이 주로 사용되는데, 이러한 금(Au)과 같은 귀금속은 하부에 배치되는 적층막, 특히 SiNx 또는 SiO2 등과 같은 재료로 형성되는 절연층과의 접합성이 상당히 저하된다는 단점을 갖는다.
한편, 대한민국특허공개공보 제 2003-3067호에는, 백금(Pt) 전극 하부에 배치되는 SiO2의 절연층과의 접합성을 개선하기 위하여 Ti 등으로 구성되는 접합 개선층을 구비하는 무기 박막 트랜지스터가 개시되어 있다.
따라서, 유기 반도체 층을 구비하는 박막 트랜지스터의 단점을 보완하는 방안으로, 접합 개선층을 구비하는 유기 박막 트랜지스터가 도 1a에 도시되어 있다. 기판(11)의 일면 상에 게이트 전극(12), 게이트 절연층(13)이 형성되고, 게이트 절연층(13)의 일면 상부에는 소스/드레인 전극(15a,b) 및 유기 반도체 층(16)이 형성되되, 소스/드레인 전극(15a,b)과 게이트 절연층(13) 사이에는 Ti 등과 같은 재료로 이루어지는 접합 개선층(14)이 배치된다.
유기 박막 트랜지스터의 작동은 게이트 전극(12) 및 소스/드레인 전극(15a,b)에 인가되는 전기적 신호에 의하여 이루어지는데, 도 1b에는 유기 박막 트랜지스터 작동의 일예로서, 도1a의 도면 부호 "A"로 지시된 부분에 대한 개략적인 부분 확대도가 도시되어 있다.
유기 반도체 활성층(16)이 p형 반도체이고, 게이트 전극(12)에 음의 전압이 인가되고, 소스/드레인(15a,b)에 전압이 인가된 상태라면, 게이트 절연층(13)에 접한 유기 반도체 층(16)의 하부에는 전하 캐리어가 많이 모이는 축적층(16a)이 형성된다. 하지만, 접합 개선층(14)을 구성하는 재료인 Ti 등과 유기 반도체 층(16)간에는 상당한 일함수 차이가 발생하여 원활한 전기적 소통이 이루어지기 어렵다. 따라서, 이와 같이 유기 반도체 층(16)으로 게이트 절연층(13)의 인접부에 축적층이 형성되는 경우, 소스 전극(15a)으로부터 전달된 전기적 신호가 유기 반도체 층(16)의 채널 영역을 거쳐 드레인 전극(15b)으로 전달되지 못하거나 및/또는 미약하게 전달된다.
이와 같은 박막 트랜지스터가 평판 디스플레이 장치의 화소를 선택하는 박막 트랜지스로 사용되거나 화소를 구동하는 박막 트랜지스터로 사용되는 경우, 원하는 화소가 선택되지 않거나 또는 선택된 화소에 원하는 전기적 신호가 인가되지 못함으로써 화면 품질을 저하시킬 수도 있다.
본 발명은, 상기한 문제점을 해소시키고, 소스/드레인 전극 간의 전기적 소통을 원활하게 하는 구조의 박막 트랜지스터, 이를 제조하는 방법 및 이를 구비하는 평판 디스플레이 장치를 제공함을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일면에 따르면,
기판;
상기 기판 상부에 형성된 게이트 전극;
상기 게이트 전극 상부에 형성되는 게이트 절연층;
상기 게이트 전극과 절연되도록 상기 게이트 절연층 상부에 형성되는 소스/드레인 전극; 및
상기 소스/드레인 전극과는 접하고, 상기 게이트 전극과는 절연되는 유기 반도체층;을 포함하고,
상기 게이트 절연층과 상기 소스/드레인 전극 사이에는 접합층이 개재되되, 상기 접합층의 일함수는 상기 소스/드레인 전극의 일함수보다 작으며, 상기 접합층의 적어도 상기 유기 반도체 층과 접하는 부분은 산화 처리된 산화부인 것을 특징으로 하는 박막 트랜지스터를 제공한다.
본 발명의 다른 일면에 따르면, 상기 소스/드레인 전극은 금(Au), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 로듐(Rh), 루테늄(Ru), 이리듐(Ir), 오스뮴(Os) 중의 하나 이상을 구비하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 접합층은 티타늄(Ti), 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo) 중 하나 이상을 구비하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 유기 반도체 층은, 펜타센(pentacene), 테트라센(tetracene), 아트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기한 박막 트랜지스터를 구비하고, 하나 이상의 화소를 구비하는 평판 디스플레이 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 화소는 제 1 전극층, 제 2 전극층 및 이들 사이에 개재되는 유기 전계 발광부를 포함하는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 기판 상부에 형성된 게이트 전극; 상기 게이트 전극 상부에 형성되는 게이트 절연층을 제공하는 단계;
상기 게이트 절연층 일면 상에 접합층을 형성하는 단계;
상기 접합층의 일면 상에 소스/드레인 전극을 형성하는 단계;
상기 소스/드레인 전극과 접하는 유기 반도체 층을 형성하는 단계를 포함하고,
상기 유기 반도체 층 형성 단계 전, 상기 접합층의 적어도 상기 유기 반도체 층과 접하는 부분을 산화 처리시키는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 산화 처리 단계는 상기 소스/드레인 전극 형성 단계 후 상기 유기 반도체 층 형성 단계 전에 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법을 제공한다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상세히 설명한다 .
도 2a 내지 도 2f에는 본 발명의 일실시예에 따른 박막 트랜지스터의 제조 과정이 도시되어 있다.
기판(110) 일면 상에는 게이트 전극(120); 게이트 전극(120)과 차후에 형성될 소스/드레인 전극(140, 도 2b 참조)을 절연시키기 위한 게이트 절연층(130)이 형성된다. 기판(110)은 글래스 재일 수도 있고, 예를 들어 폴리에틸렌 테리프탈레이트(polyethylene terephthalate:PET), 폴리에틸렌 타프탈레이트(polyethylene naphthalate:PEN), 폴리에테르 술폰(polyether sulfone:PES), 폴리에테르 이미드(polyether imide), 폴리페닐렌 설파이드(polyphenylene sulfide:PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate:CAP) 등과 같은 플라스틱 재일 수도 있다.
기판(110)의 일면 상에는 게이트 전극(120)이 형성되는데, 경우에 따라서는 게이트 전극(120)과 기판(110)의 사이에 버퍼층(미도시)이 개재될 수도 있다. 게이트 전극(120)으로는 MoW, Al, Cr, Al/Cr 등과 같은 도전성 금속이나, 도전성 폴리아닐린(polyaniline), 도전성 폴리 피롤(poly pirrole), 도전성 폴리티오펜(polythiopjene), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene:PEDOT)과 폴리스티렌 술폰산(PSS) 등 다양한 도전성 폴리머가 사용될 수도 있는데, 기판(110)과의 밀착성, 게이트 전극(120) 상부에 형성되는 박막들의 평탄성, 패턴화를 위한 가공성, 및 후속 공정시 사용되는 화학 물질에 대한 내성 등을 고려하여 적절한 물질이 선택되어야 한다.
게이트 전극(120)과 차후 형성되는 소스/드레인 전극(140)을 절연시키기 위한 게이트 절연층(130)은, 예를 들어 화학 기상 증착 이나 스퍼터링 과정에 의한 SiO2, SiNx, Al2O3, Ta2O5, BZT, PZT 등과 같은 무기 절연층으로 구성될 수도 있고, 스핀 코팅이나 열 증착 과정에 의한 BCB, 폴리이미드(polyimide), 파릴렌(parylene) 등과 같은 유기 절연층으로 구성될 수도 있으며, 경우에 따라서는 복수의 층으로 형성될 수도 있는 등 다양한 구성이 가능한데, 절연 특성과 함께 유전율이 우수하고 기판과 열팽창률이 같거나 비슷한 재료로 선택되는 것이 바람직하다.
도 2a 및 도 2b에 도시된 바와 같이, 접합층(140, 도 2c 참조)을 형성하기 위하여, 게이트 절연층(130)의 일면 상에는 접합층을 구성하는 물질층(140')이 형성되고, 적절한 패턴화 공정을 통하여 접합층(140)이 형성된다.
접합층(140)은 차후에 형성되는 소스/드레인 전극(150)과 하부에 배치된 게이트 절연층(130)과의 접합성을 증대시키기 위한 것으로, 티타늄(Ti), 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo) 중의 하나 이상을 구비할 수도 있다. 즉, 접합층(140)은 상기한 재료 중 어느 하나의 단일 재료로 형성될 수도 있고, TiN, TiO2와 같은 산화물 또는 질화물로 구성될 수도 있으며, TiAlN과 같이 둘 이상의 재료를 구비할 수도 있는 등 다양한 구성이 가능하다.
접합층(140)이 형성된 후, 도 2c 및 도 2d에 도시된 바와 같이, 접합층(140)을 포함한 일면 상에는 소스/드레인 전극 재료층(150')이 형성된 후, 적절한 패턴화 공정을 통하여 소스/드레인 전극(150)이 형성된다. 소스/드레인 전극(150)을 구성하는 재료로는 차후 형성될 유기 반도체 층(160, 도 2f 참조)과의 전하 캐리어의 원활한 이동이 가능하도록 일함수가 접합층(140)의 일함수보다 큰 물질, 예를 들어 금(Au), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 로듐(Rh), 루테늄(Ru), 이리듐(Ir), 오스뮴(Os) 중의 하나 이상을 구비하는 것이 바람직하다.
소스/드레인 전극(150)이 형성된 후, 접합층(140) 중 소스/드레인 전극(150)과 접하지 않은 부분으로 접합층(140)의 노출 부분, 즉 접합층(140)의 단부(140"a, 도 2d 참조)는 산화 처리되어 TiO2, CrO2, Al2O3 등과 같은 재료의 산화부(140a)가 형성된다. 즉, 접합층(140)의 일면 상에 형성된 소스/드레인 전극(150)은 일함수가 큰 금속, 예를 들어, 금(Au), 백금(Pt) 등과 같은 귀금속(noble metal)이 사용되기 때문에, 산화 처리 과정에서 소스/드레인 전극(150)의 표면에서는 산화 과정이 거의 발생하지 않고 접합층 단부(140"a)만이 산화되어, 접합층(140)의 산화부(140a)가 생성된다.
산화부(140a) 형성 과정, 즉 접합층 단부(140"a)의 산화 처리 과정은, 도 2e에 도시된 바와 같이, O2 분위기 하의 로(爐:furnace)에서 이루어지는 열 산화 과정일 수도 있고, 예를 들어 O2 또는 O3 플라즈마에 의한 플라스마 산화 처리일 수도 있는 등 다양한 방법에 의하여 실시될 수 있는데, 기판 및 절연층의 재료 등과 같은 설계 사양에 따라 적절한 방법이 선택될 수 있다.
또한, 산화부(140a) 형성 단계는, 도 2a 내지 도 2e의 순서에 국한되지는 않고, 접합층(140) 형성 후 소스/드레인 전극(150)이 형성되기 전에 바로 실시될 수도 있는 등 다양한 구성을 취할 수도 있으나, 소스/드레인 전극(150)과 접합층(140) 사이에 형성될 수도 있는 산화막으로 인하여 이들 간의 전기적 소통이 저해되지 않도록 접합층(140) 및 소스/드레인 전극(150)이 형성된 후에 산화 처리 단계를 실시하는 것이 바람직하다.
접합층(140)에 산화부(140a)가 형성된 후에는 도 2f에 도시된 바와 같이 접합층(140)을 포함한 일면 상에 유기 반도체 층(160)이 형성되는데, 유기 반도체 층(160)은 소스/드레인 영역(160a,b)과 이들을 연결하는 채널 영역(160c)으로 구성된다. 또한, 유기 반도체 층(160)은 펜타센(pentacene), 테트라센(tetracene), 아트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 중 적어도 어느 하나를 포함할 수 있다.
한편, 본 발명에 따른 박막 트랜지스터는 산화 처리 단계의 정도, 즉 산화부의 생성 정도에 따라 다양한 작동 구성을 취할 수 있다. 도 3a 및 도 3b는 도 2f의 도면 부호 "B"를 확대 도시한 것으로, 게이트 전극(120)의 일면 상에는 게이트 절연층(130)이 형성되고, 게이트 절연층(130)의 일면 상에는 접합층(140)과 소스/드레인 전극(150)이 형성되어 있는데, 접합층(140)의 일면 상에 형성된 소스/드레인 전극(150)의 일단은 유기 반도체 층(160)과 접한다. 유기 반도체 층(160)과 접하는 접합층(140)의 일단은 산화부(140a)로 구성된다.
산화부(140a)는 산화 처리 과정시 접합층(140) 단부(140"a, 도 2d 참조)의 산화에 의하여 형성되는데, 예를 들어, TiO2, Al2O3, CrO2와 같은 물질로 구성되는 산화부(140a,b)의 산화족 농도는 연속적으로 변화하며, 유기 반도체 층(160)과의 경계면으로부터 접합층(140)을 향한 방향으로의 산화부 두께 조절도 가능하다. 이러한 산화부(140a,b)의 산화족 농도 내지 두께를 적절하게 조정함으로써 다양한 작동 구성을 취할 수 있다.
일예로서, 도 3a에 도시된 바와 같이, 소스/드레인 전극(150) 간의 전기적 소통은 접합층(140) 및 유기 반도체 층(160)의 채널 영역을 통하여 이루어질 수도 있다. 이는 산화부(140a)가 적절한 산화족 농도 및/또는 두께를 가져 접합층(140)과 유기 반도체 층(160) 간의 일함수 차이를 연속적으로 변화시킴으로써 가능하다.
즉, 게이트 전극(120)에 적절한 전압이 인가되어 게이트 절연층(130)과 접하는 유기 반도체 층(160)에 전하 캐리어가 많이 모이는 축적층(161a)이 형성되는데, 소스 전극(150a)을 통하여 인입된 전기적 신호는, 적절한 산화족 농도 및/또는 두께(La)를 가지는 산화부(140a)를 거쳐, 유기 반도체 층(160) 채널 영역의 축적층(161a)에 모인 전하 캐리어를 통하여 드레인 전극(150b)으로 전달됨으로써, 소스/드레인 전극(150a,b)간의 전기적 소통이 이루어지게 된다.
다른 일예로서, 도 3b에 도시된 바와 같이, 소스/드레인 전극(150a,b) 간의 전기적 소통은 접합층(140)을 거치지 않고 유기 반도체 층(160)의 채널 영역을 통하여 직접 이루어질 수도 있다.
즉, 산화부(140b)가 큰 산화족 농도 및/또는 두께(유기 반도체 층과의 경계면으로부터 접합층(140)을 향한 방향으로의 두께; Lb)를 가지는 경우, 산화부(140b)는 절연층의 거동을 보이게 되어, 게이트 전극(120)에 전압이 인가되어 전하 캐리어가 유도되는 경우, 유기 반도체 층(160)의 채널 영역의 축적층(161b)은 게이트 절연층(130)과 접한 일면 및 산화부(140b)와 접합 일면 상에 형성됨으로써, 유기 반도체 층(160)의 채널 영역(160c)은 U자형 채널, 즉 U자형 축적층(161b)을 구비하게 된다. 따라서, 이 경우, 소스/드레인 전극(150a,b) 간의 전기적 소통은 이들 사이의 U자형 축적층(161b)을 통하여 직접 이루어질 수도 있다.
따라서, 유기 반도체 층(160)과 접하는 접합층(140)의 단부에 산화부(140a,b)가 구비되는 경우, 산화부(140a,b)의 산화족 농도 및/또는 두께에 무관하게 소스/드레인 전극(150a,b) 간의 원활한 전기적 소통을 이룰 수 있다.
또 한편, 상기와 같은 구조의 박막 트랜지스터는 액정 디스플레이 장치 및/또는 유기 전계 발광 디스플레이 장치와 같은 평판 디스플레이 장치에 구비될 수도 있다.
도 4는, 상기한 박막 트랜지스터를 구비하는 일예로서의 유기 전계 발광 디스플레이 장치로서, 유기 전계 발광 디스플레이 장치의 하나의 부화소를 도시한 것으로, 이러한 각 부화소에는 자발광 소자로서 유기 전계 발광 소자를 구비하고 있고, 박막 트랜지스터 및 커패시터가 적어도 하나 이상 구비되어 있다.
이러한 유기 전계 발광 디스플레이 장치는 유기 전계 발광 소자의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.
이러한 적(R), 녹(G), 청(B)색의 각 부화소는 자발광 소자인 유기 전계 발광 소자와 전술한 박막 트랜지스터를 구비하는데, 여기서 박막 트랜지스터는 상기한 일예들에 한정되지 않고, 적어도 유기 반도체 층과 접하는 단부가 산화부로 구성되는 접합층을 구비하는 범위에서 다양한 구성을 취할 수도 있다.
도 4에 도시된 바와 같이, 기판(210)의 일면 상에 게이트 전극(220)이 형성되는데, 이들 사이에 버퍼층(211)이 개재될 수도 있다. 기판(210)은 글라스 재일 수도 있고, 가요성이 요구되는 경우 플라스틱 재일 수도 있는 경우 다양한 구성을 취할 수도 있다. 게이트 전극(220)의 상부에는 게이트 절연층(230)이 형성되도 게이트 전극(220)을 덮는다. 게이트 절연층(230)의 일면 상부에는 소스/드레인 전극(250)이 형성되는데, 게이트 절연층(230)과 소스/드레인 전극(250)의 사이에는 접합층(240)이 개재된다. 소스/드레인 전극(250)을 포함한 일면 상에는 유기 반도체 층(260)이 형성되는데, 접합층(240)의 유기 반도체 층(260)과 접하는 부분은, 전술한 실시예들에 설명된 바와 같은 산화부(240a)로 구성된다.
상기 유기 반도체층(260)은 소스/드레인 영역(260a,b)와 채널 영역(260c)을 구비한다.
유기 반도체 층(260)의 일면 상에는, 하부 적층된 부분은 보호 및/또는 평탄화시키기 위한 보호층(270)이 형성되는데, 보호층(270)은 유기물 및/또는 무기물로 형성될 수도 있고, 단일층으로 형성되거나 복수의 층으로 이루어질 수도 있는 등 다양한 구성을 취할 수도 있다.
보호층(270)의 상부에는 유기 전계 발광 소자(300)가 구비되는데, 유기 전계 발광 소자(300)는 제 1 전극층(310), 유기 전계 발광부(330), 및 제 2 전극층(340)을 구비한다. 보호층(270)의 일면 상에는 제 1 전극층(310)이 형성되는데, 제 1 전극층(310)은 보호층(270) 및 유기 반도체 층(260)의 드레인 영역(270b)에 형성된 비아홀(271)을 통하여 하부에 적층된 박막 트랜지스터의 드레인 전극(250b)과 전기적으로 소통되는데, 비아홀(271)은 각각의 층에 대하여 개별적으로 형성될 수도 있고, 경우에 따라서는 동시에 형성될 수도 있다.
제 1 전극층(310)이 배치된 후에는 화소 개구부(321)를 정의하기 위한 화소 정의층(320)이 형성되는데, 화소 개구부(321)는 제 1 전극층(310)이 노출되도록 화소 정의층(320)이 전면 형성된 후 적절한 패터닝을 통하여 형성될 수도 있다. 화소 개구부(321)가 형성된 후, 화소 개구부(321)로 제 1 전극층(310)의 일면 상에는 적어도 발광층을 포함하는 유기 전계 발광부(330)이 형성되고, 그 상부에 제 2 전극층(340)이 형성되는데, 이에 국한되지 않고 다양한 구성을 취할 수도 있다. 또한, 제 1 전극층(310)이 애노드 전극으로, 그리고 제 2 전극층(340)이 캐소드 전극으로 작동할 수도 있고, 서로 반대의 극성을 구비할 수도 있다.
제 1 전극층(310)은 다양한 구성이 가능하다. 예를 들어, 제 1 전극층(310)이 애노드 전극으로 작동하고 배면 발광형인 경우, 제 1 전극층(310)은 ITO, IZO, ZnO 또는 In2O3 등과 같은 투명 도전성 물질로 이루어진 투명 전극일 수도 있고, 전면 발광형인 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물을 포함하는 반사 전극과, 그 위에 형성되는 투명 전극으로 구성될 수도 있으며, 제 1 전극층(310)은 단일층, 이중층에 한정되지 않고 , 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.
유기 전계 발광부(330)로는 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. 상기와 같은 유기 전계 발광부를 구성하는 유기막들은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
제 2 전극층(340)도, 제 1 전극층(310)의 경우에 마찬가지로 전극층의 극성 및 발광 유형에 따라 다양한 구성이 가능하다. 즉, 제 2 전극층(340)이 캐소드 전극으로 작동하고 발광 유형이 배면 발광형인 경우, 제 2 전극층(340)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물과 같이 일함수가 작고 반사 기능을 구비하는 재료로 하나 이상의 층으로 구성될 수도 있고, 전면 발광형인 경우, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물로 유기 전계 발광부(330)의 일면 상에 일함수를 맞추기 위한 전극을 형성한 후, 그 위에 ITO, IZO, ZnO, In2O3 등의 투명 전극을 형성할 수도 있는 등 다양한 구성을 취할 수도 있다.
상기한 실시예들은 본 발명을 설명하기 위한 일예들로서, 본 발명이 이에 한정되지는 않고, 본 발명에 따른 박막 트랜지스터가 적어도 유기 반도체 층과 접하는 부분이 산화부로 구성되는 접합층을 구비하는 범위에서 다양한 변형이 가능하다. 즉, 박막 트랜지스터의 유기 반도체 층이 n형으로 구성되는 경우 소스/드레인 전극과의 일함수 차이를 감소시키기 위하여 자기 조립체를 더 구비하는 구성을 취할 수도 있고, 상기한 박막 트랜지스터는 유기 전계 발광 디스플레이 장치이외에도 액정 디스플레이 장치에도 적용 가능하며, 평판 디스플레이 장치 이외에도 화상이 구현되지 않는 드라이버 회로에도 장착 가능한 등, 다양한 변형예를 고려할 수 있다.
상기한 바와 같은 본 발명에 따르면, 다음과 같은 효과를 구비할 수 있다.
첫째, 소스/드레인 전극과 게이트 절연층 사이에 접합층을 개재시키고, 유기 반도체 층과 접하는 접합층에 산화부를 구비함으로써, 소스/드레인 전극과 게이트 절연층 간의 접합성을 확보함과 동시에, 유기 반도체 층을 통한 소스/드레인 전극간 전기적 소통이 원활하게 이루어질 수 있는 박막 트랜지스터를 제공할 수 있다.
둘째, 본 발명에 따른 평판 디스플레이 장치는 상기한 박막 트랜지스터를 구비함으로써, 드라이버 등과 같은 회로부에서 원활한 신호 처리가 가능하고, 화소(부화소)로 전달되는 전기적 신호를 적절하게 전달 가능하여, 디스플레이 장치의 휘도 저하를 방지함으로써 우수한 화면 품질을 구비함과 동시에 소비 전력을 저감시키는 평판 디스플레이 장치를 제공할 수도 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
도 1a는 종래 기술에 따른 유기 박막 트랜지스터의 개략적인 단면도,
도 1b는 도 1a의 도면 부호 "A"에 대한, 작동시 상태를 도시하는 개략적인 단면도,
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 박막 트랜지스터를 제조하는 과정을 도시하는 선도,
도 3a 및 도 3b는, 도 2f의 도면 부호 "B"에 대한 부분 확대도로, 산화족 농도 및/또는 두께에 따른 작동 구성을 도시하는 선도,
도 4는 본 발명의 다른 일실시예에 따른 박막 트랜지스터를 구비하는 유기 전계 발광 디스플레이 장치의 개략적인 부분 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
110, 210...기판 120, 220...게이트 전극
130, 230...게이트 절연층 140, 240...접합층
140a,b, 240a...산화부 150a,b, 250a,b...소스/드레인 전극
160, 260...유기 반도체층 160a,b, 260a,b...소스/드레인 영역
160c, 260c...채널 영역 161...축적층
270...보호층 271...비아홀
300...유기 전계 발광 소자 310...제 1 전극층
320...화소 정의층 321...화소 개구부
330...유기 전계 발광부 340...제 2 전극층

Claims (8)

  1. 기판;
    상기 기판 상부에 형성된 게이트 전극;
    상기 게이트 전극 상부에 형성되는 게이트 절연층;
    상기 게이트 전극과 절연되도록 상기 게이트 절연층 상부에 형성되는 소스/드레인 전극; 및
    상기 소스/드레인 전극과는 접하고, 상기 게이트 전극과는 절연되는 유기 반도체층;을 포함하고,
    상기 게이트 절연층과 상기 소스/드레인 전극 사이에는 접합층이 개재되되, 상기 접합층의 일함수는 상기 소스/드레인 전극의 일함수보다 작으며, 상기 접합층의 적어도 상기 유기 반도체 층과 접하는 부분은 산화 처리된 산화부인 것을 특징으로 하는 박막 트랜지스터.
  2. 제 1 항에 있어서,
    상기 소스/드레인 전극은 금(Au), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 로듐(Rh), 루테늄(Ru), 이리듐(Ir), 오스뮴(Os) 중의 하나 이상을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  3. 제 1항에 있어서,
    상기 접합층은 티타늄(Ti), 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo) 중 하나 이상을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  4. 제 1항에 있어서,
    상기 유기 반도체 층은, 펜타센(pentacene), 테트라센(tetracene), 아트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터.
  5. 제 1항 내지 제 4항 중의 어느 한 항에 따른 박막 트랜지스터를 구비하며, 하나 이상의 화소를 구비하는 평판 디스플레이 장치.
  6. 제 5항에 있어서,
    상기 화소는 제 1 전극층, 제 2 전극층 및 이들 사이에 개재되는 유기 전계 발광부를 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
  7. 기판 상부에 형성된 게이트 전극; 상기 게이트 전극 상부에 형성되는 게이트 절연층을 제공하는 단계;
    상기 게이트 절연층 일면 상에 접합층을 형성하는 단계;
    상기 접합층의 일면 상에 소스/드레인 전극을 형성하는 단계;
    상기 소스/드레인 전극과 접하는 유기 반도체 층을 형성하는 단계를 포함하고,
    상기 유기 반도체 층 형성 단계 전, 상기 접합층의 적어도 상기 유기 반도체 층과 접하는 부분을 산화 처리시키는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  8. 제 7항에 있어서,
    상기 산화 처리 단계는 상기 소스/드레인 전극 형성 단계 후 상기 유기 반도체 층 형성 단계 전에 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
KR1020040041852A 2004-06-08 2004-06-08 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치 KR100592277B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040041852A KR100592277B1 (ko) 2004-06-08 2004-06-08 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040041852A KR100592277B1 (ko) 2004-06-08 2004-06-08 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20050116702A true KR20050116702A (ko) 2005-12-13
KR100592277B1 KR100592277B1 (ko) 2006-06-21

Family

ID=37290284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040041852A KR100592277B1 (ko) 2004-06-08 2004-06-08 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100592277B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113972138A (zh) * 2021-10-09 2022-01-25 Tcl华星光电技术有限公司 一种薄膜晶体管的制作方法及薄膜晶体管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113972138A (zh) * 2021-10-09 2022-01-25 Tcl华星光电技术有限公司 一种薄膜晶体管的制作方法及薄膜晶体管
CN113972138B (zh) * 2021-10-09 2023-11-28 Tcl华星光电技术有限公司 一种薄膜晶体管的制作方法及薄膜晶体管

Also Published As

Publication number Publication date
KR100592277B1 (ko) 2006-06-21

Similar Documents

Publication Publication Date Title
KR100603349B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100683766B1 (ko) 평판표시장치 및 그의 제조방법
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
US7719496B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
US8222631B2 (en) Organic thin film transistor and flat display device having the same
KR100768199B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
KR100626082B1 (ko) 평판표시장치
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR100670407B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100730157B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100592277B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100696489B1 (ko) 박막 트랜지스터, 이를 제조하는 방법 및 이를 구비하는평판 디스플레이 장치
KR100670354B1 (ko) 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100647603B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100683713B1 (ko) 유기 박막 트랜지스터 및 이를 구비하는 평판 디스플레이장치
KR100626065B1 (ko) 박막 트랜지스터 및 평판표시장치
KR101137382B1 (ko) 평판 디스플레이 장치
KR100670370B1 (ko) 유기 발광 디스플레이 장치
KR100730189B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100708736B1 (ko) 유기 발광 디스플레이 장치
KR100670378B1 (ko) 유기 발광 디스플레이 장치
KR100647629B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR20060062618A (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 상기 유기 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee