KR20050110726A - 박막 트랜지스터 및 이를 구비한 평판표시장치 - Google Patents

박막 트랜지스터 및 이를 구비한 평판표시장치 Download PDF

Info

Publication number
KR20050110726A
KR20050110726A KR1020040035070A KR20040035070A KR20050110726A KR 20050110726 A KR20050110726 A KR 20050110726A KR 1020040035070 A KR1020040035070 A KR 1020040035070A KR 20040035070 A KR20040035070 A KR 20040035070A KR 20050110726 A KR20050110726 A KR 20050110726A
Authority
KR
South Korea
Prior art keywords
derivatives
metal pattern
semiconductor layer
source
organic semiconductor
Prior art date
Application number
KR1020040035070A
Other languages
English (en)
Other versions
KR100592270B1 (ko
Inventor
이헌정
구재본
양남철
이상민
서민철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040035070A priority Critical patent/KR100592270B1/ko
Publication of KR20050110726A publication Critical patent/KR20050110726A/ko
Application granted granted Critical
Publication of KR100592270B1 publication Critical patent/KR100592270B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

본 발명은 반도체층에 간단하게 패터닝 효과를 얻기 위한 것으로, 게이트 전극과, 상기 게이트 전극과 절연된 소스 및 드레인 전극과, 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 유기 반도체층과, 상기 유기 반도체층의 적어도 채널 영역의 주위에 위치한 것으로, 상기 유기 반도체층과 접하도록 구비된 금속 패턴을 포함하는 것을 특징으로 하는 박막 트랜지스터 및 이를 구비한 평판 표시장치에 관한 것이다.

Description

박막 트랜지스터 및 이를 구비한 평판표시장치{TFT and Flat panel display therewith}
본 발명은 박막 트랜지스터 및 이를 구비한 평판표시장치에 관한 것으로서, 보다 상세하게는, 간단하게 반도체층의 패터닝 효과를 얻을 수 있는 박막 트랜지스터 및 이를 구비한 평판 표시장치에 관한 것이다.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 표시장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이러한 TFT는 반도체층은 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드래인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
그런데, 상기 소스/드레인 전극은 통상 전하의 흐름이 원활하게 이뤄지도록 일함수가 낮은 금속으로 이뤄지는 데, 이러한 금속은 반도체층과 접촉할 때에 접촉저항이 발생하여 소자의 특성을 저하시키고, 나아가 소비전력의 증가를 야기시킨다.
금속과 반도체 간의 접촉 저항을 낮추기 위해 다양한 방법들이 사용되고 있다. 비정질 실리콘을 반도체층으로 사용하는 경우에는 비정질 실리콘과 금속재 소스/드레인 전극과의 사이에 n+ 실리콘층을 두어 전자 또는 홀의 이동을 원활히 하며, 폴리 실리콘을 반도체층으로 사용하는 경우에는 이 폴리 실리콘에 금속과의 접촉저항 개선을 위해 도핑을 한다.
그런데, 상기와 같은 방법은 300℃ 이상의 고온에서 사용해야 하기 때문에 만일 기판을 열에 취약한 플라스틱 기판으로 할 경우에는 사용할 수 없는 문제가 있다.
한편, 최근의 평판 디스플레이 장치는 박형화와 아울러 플렉서블(flexible)한 특성이 요구되고 있다.
이러한 플렉서블한 특성을 위해 디스플레이 장치의 기판을 종래의 글라스재 기판과 달리 플라스틱 기판을 사용하려는 시도가 많이 이뤄지고 있는 데, 이렇게 플라스틱 기판을 사용할 경우에는 전술한 바와 같이, 고온 공정을 사용하지 않고, 저온 공정을 사용해야 한다. 따라서, 종래의 폴리 실리콘계 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.
이를 해결하기 위해, 최근에 유기 반도체가 대두되고 있다. 유기 반도체는 저온 공정에서 형성할 수 있어 저가격형 박막 트랜지스터를 실현할 수 있는 장점을 갖는다.
그런데, 상기 유기 반도체는 종래의 패터닝 방법인 포토 리소그래피 방법에 의해 패터닝을 할 수 없는 한계를 갖는다. 즉, 액티브 채널을 위해 패터닝이 필요한 데, 이를 위해 종래와 같은 습식 또는 건식 에칭 공정이 혼입된 방법을 사용하게 되면, 유기 반도체에 손상을 가하게 되어 사용할 수 없는 것이다.
따라서, 반도체층에 대한 새로운 패터닝 방법이 요구되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 반도체층에 간단하게 패터닝 효과를 얻을 수 있는 박막 트랜지스터 및 이를 구비한 평판 표시장치를 제공하는 데, 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명은,
게이트 전극;
상기 게이트 전극과 절연된 소스 및 드레인 전극;
상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 유기 반도체층; 및
상기 유기 반도체층의 적어도 채널 영역의 주위에 위치한 것으로, 상기 유기 반도체층과 접하도록 구비된 금속 패턴;을 포함하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
상기 금속 패턴은 상기 유기 반도체층의 하부에 위치할 수 있다.
상기 게이트 전극을 덮도록 절연막이 구비되고, 상기 소스 및 드레인 전극과, 상기 금속 패턴과, 상기 유기 반도체층은 상기 절연막 상에 형성될 수 있다.
상기 금속 패턴은 상기 절연막보다 표면 거칠기가 더 큰 것일 수 있다.
상기 소스 및 드레인 전극은 상기 절연막보다 표면 거칠기가 더 큰 것일 수 있다.
상기 유기 반도체층은 상기 금속 패턴과 접하는 영역의 결정 크기가 상기 금속 패턴과 접하지 않는 영역의 결정 크기보다 작을 수 있다.
상기 유기 반도체층은 상기 소스 및 드레인 전극과 접하는 영역의 결정 크기가 상기 소스 및 드레인 전극과 접하지 않는 영역의 결정 크기보다 작을 수 있다.
상기 금속 패턴은 상기 소스 및 드레인 전극 중 적어도 하나와 연결될 수 있다.
상기 금속 패턴은 상기 유기 반도체층이 채널 영역에 인접한 배선과 연결될 수 있다.
상기 금속 패턴은 상기 게이트 전극의 배선을 따라 형성될 수 있다.
상기 금속 패턴은 상기 게이트 전극의 배선과 전기적으로 연결될 수 있다.
상기 금속 패턴은 상기 소스 및 드레인 전극과 절연될 수 있다.
상기 금속 패턴은 상기 소스 및 드레인 전극과 동일한 층에 형성될 수 있다.
상기 금속 패턴은 상기 소스 및 드레인 전극과 동일한 물질로 형성될 수 있다.
상기 유기 반도체층은, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 중 적어도 어느 하나를 포함할 수 있다.
본 발명은 또한 전술한 목적을 달성하기 위하여, 상기와 같은 박막 트랜지스터를 구비한 것을 특징으로 하는 평판 표시장치를 제공한다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예에 대하여 보다 상세히 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 TFT들을 도시한 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ에 대한 단면도이며, 도 3은 도 1의 Ⅱ-Ⅱ에 대한 단면도이다.
먼저, 도 2에서 볼 수 있듯이, 본 발명에 따른 TFT는 기판(11) 상에 구비된다. 상기 기판(11)은 글라스재의 기판 또는 플라스틱재의 기판이 사용될 수 있다.
상기 기판(11) 상에는 소정 패턴의 게이트 전극(12)이 형성되고, 이 게이트 전극(12)을 덮도록 게이트 절연막(13)이 형성된다. 그리고, 게이트 절연막(13)의 상부에는 소스/드레인 전극(14)이 각각 형성된다. 이 소스/드레인 전극(14)은 도 1에서 볼 수 있듯이, 일정부분 게이트 전극(12)과 중첩되도록 할 수 있으나, 반드시 이에 한정되는 것은 아니다. 상기 소스/드레인 전극(14)의 상부로는 유기 유기 반도체층(15)이 전면 형성된다. 도면부호 12a는 게이트 전극(12)에 게이트 신호를 부여하는 게이트 배선이고, 14a는 소스/드레인 전극(14) 중 어느 하나에 연결된 배선이다.
상기 유기 반도체층(15)은 소스/드레인 영역(15b)과, 이 소스/드레인 영역(15b)을 연결하는 채널 영역(15a)을 구비한다. 상기 유기 반도체층(15)은 n형 또는 p형 유기반도체가 사용될 수 있고, 소스/드레인 영역(15b)에만 n형 또는 p형 불순물이 도핑될 수 있다.
상기 유기 반도체층(15)을 형성하는 유기반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 등이 사용될 수 있다.
이러한 유기 반도체층(15)은 그 하부에 접하는 물질의 형태(morphology)에 따라 그 결정 크기가 달라진다. 도 4는 SiO2의 절연막 위에서 성장한 펜타센 유기층의 결정과, 금(Au) 위에서 성장한 펜타센 유기층의 결정의 크기를 비교한 것이다. 도 4에서 볼 수 있듯이, 절연막 위에서 성장한 유기층의 결정이 금과 같은 금속 위에서 성장한 유기층의 결정보다 크게 된다. 이는 절연막이 금속보다 표면 거칠기가 작기 때문으로, 즉, 표면 거칠기가 큰 막 위에 형성된 유기층의 결정이 표면 거칠기가 작은 막 위에 형성된 유기층의 결정보다 작게 되는 것이다. 이와 같은 사실은 Advanced Materials. 2002, 14, No.2, January 16 Christos et al.에도 개시된 바 있다.
본 발명은 이러한 유기 반도체층(15)의 성질을 이용하여, 유기 반도체층(15)에 별도의 패터닝 공정을 하지 않고도 인접한 박막 트랜지스터와 구별되는 패터닝 효과를 얻을 수 있도록 하였다.
즉, 도 1에서 볼 수 있듯이, 어떤 특정 회로를 구성하도록 박막 트랜지스터가 복수개 형성될 때에, 유기 반도체층(15)의 채널 영역(15a) 주위에 금속 패턴(16)을 형성하였다.
상기 금속 패턴(16)은 TFT(10)의 채널 영역(15a)이 인접한 TFT와 크로스 토크를 일으키는 것을 방지하기 위한 것으로, 유기 반도체층(15)의 하부에 형성해, 이 금속 패턴(16) 상부에 형성되는 유기 반도체층(15)의 결정이 절연막 위에 형성되는 유기 반도체층(15)의 결정보다 크게 되도록 하는 것이다.
도 1 내지 도 3에서 볼 수 있듯이, TFT(10)의 채널 영역(15a) 주위에는 유기 반도체층(15)의 직하에 소스/드레인 전극(14)과, 금속 패턴(16)이 형성되어 있다. 따라서, 유기 반도체층(15) 중 이들 소스/드레인 전극(14)과, 금속 패턴(16) 위에 형성되는 부분은 그 결정 크기가 게이트 절연막(13) 위에 형성되는 유기 반도체층(15)의 결정 크기보다 작게 된다.
즉, 유기 반도체층(15)에 있어서, 소스/드레인 전극(14)에 접하는 부분의 결정, 소스/드레인 전극(14)의 배선(14a)에 접하는 부분의 결정, 및 금속 패턴(16)에 접하는 부분의 결정은 타 부분의 결정보다 작게 형성된다.
유기 반도체층(15)에 있어, 결정크기가 작을 경우에는 결정질의 그레인 바운더리(Grain boundary)가 커져 트랩 사이트(trap site)가 증가하면서 저항이 커지게 되는 데, 위와 같이 채널 영역(15a)의 주위 부분이 결정 크기가 작아짐에 따라 이 부분이 장벽을 형성하게 되는 것이다. 따라서, 인접한 TFT와의 패터닝 효과를 얻을 수 있게 되는 것이다.
한편, 채널 영역(15a)의 경우에는 도 2에서 볼 수 있듯이, 게이트 절연막(13)에 접하여 형성되므로, 결정 크기가 크게 되고, 이에 따라 모빌리티가 큰 특성을 얻을 수 있다.
도 1 내지 도 3에서 볼 수 있듯이, 금속 패턴(16)은 게이트 배선(12a)을 따라 형성되어 있는 데, 이는 소스/드레인 전극(14)의 형성과 동시에 형성될 수 있다. 이러한 소스/드레인 전극(14), 금속 패턴(16)으로는 Au, Pt 등이 사용될 수 있는 데, 반드시 이에 한정되는 것은 아니다.
또한, 상기 금속 패턴(16)은 게이트 배선(12a)에 전기적으로 연결되어 게이트 배선(12a)의 배선 저항을 저감시킬 수 있다.
그리고, 도면으로 도시하지는 않았지만, 상기 금속 패턴(16)은 게이트 배선(12a)과 전기적으로 절연시키고, 소스/드레인 전극(14)의 배선(14a) 또는 기타 배선과 연결시킨 구조로 형성될 수 있다.
도 1 내지 도 3에서 볼 수 있는 본 발명의 일 실시예에 있어, 채널 영역(15a)에 패터닝 효과를 부여하는 구조로는 금속 패턴(16)과, 소스/드레인 전극(14)과, 각종 배선이 된다. 따라서, 아무 용도로도 사용되지 않는 금속 패턴을 더미 패턴으로 형성하는 대신, 하나의 TFT의 주위의 배선 설계를 인접한 TFT와의 사이에 배치시켜 이 배선 구조가 금속 패턴(16)이 되도록 할 수도 있다.
도 5는 본 발명의 다른 일 실시예를 도시한 것으로, 금속 패턴(16)을 채널 영역(15a)의 주위에 보다 많이 형성하여 인접한 TFT 또는 소자와의 크로스 토크를 방지하는 효과를 더욱 증대시킨 것이다.
이러한 금속 패턴(16)은 도 6 및 도 7에서 볼 수 있듯이, TFT(10)와 이에 인접한 TFT(10')의 사이에 형성되어 그 상부의 유기 반도체층(15)의 부분의 결정 크기를 작게 하여 저항 성분으로 작용하게 함으로써 유기 반도체층(15)의 패터닝 효과를 올릴 수 있는 것이다.
이 때, 상기 금속 패턴(16)은 도 6에서 볼 수 있듯이, 게이트 절연막(13) 상부에 형성할 수도 있고, 도 7에서 볼 수 있듯이, 별도의 보호막(17) 상부에 형성할 수도 있다. 도 7에서의 보호막(17)은 소스/드레인 전극(14)(14')을 덮도록 형성된 것으로, 소정의 개구부(17a)(17a')가 형성되어 이 부분에서 채널 영역(15a)(15a')이 구비되도록 할 수 있다. 이 때, 유기 반도체층(15)은 보호막(17) 상부에 형성된다.
이처럼, 상기 패터닝 효과는 금속 패턴(16) 또는 기타 소스/드레인 전극(14)이나 배선들과 같은 금속막과, 상기 게이트 절연막(13) 또는 보호막(17)의 표면 거칠기 차이를 이용한 것으로, 따라서, 상기 게이트 절연막(13) 또는 보호막(17)은 금속 패턴(16) 또는 기타 소스/드레인 전극(14)이나 배선들과 같은 금속막보다 표면 거칠기가 작은 물질을 사용해야 한다.
이러한 물질로는, 무기물로서 SiO2, SiNx, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등이 가능하며, 유기물로서 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 가능하다. 또한, 무기-유기 적층막도 가능하다.
또한, 상기 게이트 절연막(13) 또는 보호막(17)의 유기 반도체층(15)과 인접한 최상부에는 OTS, HMDS 등의 SAM 처리가 가능하며, 불소계고분자나 일반 범용고분자 초박막의 코팅 처리가 가능하다.
본 발명의 박막 트랜지스터는 이상 설명한 바와 같은 적층 구조를 갖는 형태 뿐 아니라, 다양한 적층 구조를 갖도록 형성될 수도 있다.
상기와 같은 구조의 박막 트랜지스터는 LCD 또는 유기 전계 발광 표시장치와 같은 평판 표시장치에 구비될 수 있다.
도 8은 그 중 한 예인 유기 전계 발광 표시장치에 상기 TFT를 적용한 것을 나타낸 것이다.
도 8은 유기 전계 발광 표시장치의 하나의 부화소를 도시한 것으로, 이러한 각 부화소에는 자발광 소자로서 유기 전계 발광 소자(이하, "EL소자"라 함)를 구비하고 있고, 박막 트랜지스터가 적어도 하나 이상 구비되어 있다. 그리고, 도면으로 나타내지는 않았지만 별도의 커패시터가 더 구비되어 있다.
이러한 유기 전계 발광 표시장치는 EL소자(OLED)의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.
이러한 적(R), 녹(G), 청(B)색의 각 부화소는 도 8에서 볼 수 있는 바와 같은 TFT 구조와 자발광 소자인 EL소자(OLED)를 갖는다. 그리고, 박막 트랜지스터를 구비하는 데, 이 박막 트랜지스터는 전술한 실시예들에 따른 박막 트랜지스터가 될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 다양한 구조의 박막 트랜지스터를 구비할 수 있다.
도 8에서 볼 수 있듯이, 절연기판(21)상에 전술한 박막 트랜지스터(20)가 구비된다.
도 8에 도시된 바와 같이 상기 박막 트랜지스터(20)는 기판(21) 상에 소정 패턴의 게이트 전극(22)이 형성되고, 이 게이트 전극(22)을 덮도록 게이트 절연막(23)이 형성된다. 그리고, 게이트 절연막(23)의 상부에는 소스/드레인 전극(24)이 각각 형성된다. 이 때, 도면에 도시하지는 않았지만, 전술한 바와 같이, 금속 패턴을 이 게이트 절연막(23) 상부에 소스/드레인 전극(24)의 형성과 동시에 형성할 수 있다. 이 금속 패턴의 다양한 실시예는 전술한 바와 같으므로 상세한 설명은 생략한다.
상기 소스/드레인 전극(24)의 상부 및 금속 패턴(미도시)의 상부로는 유기 반도체층(25)이 덮이게 된다.
상기 유기 반도체층(25)은 소스/드레인 영역(25b)과, 이 소스/드레인 영역(25b)을 연결하는 채널 영역(25a)을 구비한다.
유기 반도체층(25)이 형성된 후에는 상기 박막 트랜지스터(20)를 덮도록 패시베이션막(27)이 형성되는 데, 이 패시베이션 막(27)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다.
상기 패시베이션막(27)의 상부에는 EL 소자(30)의 한 전극인 화소전극(31)이 형성되고, 그 상부로 화소정의막(28)이 형성되며, 이 화소정의막(28)에 소정의 개구부(28a)를 형성한 후, EL 소자(30)의 유기 발광막(32)을 형성한다.
상기 EL 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터(20)의 소스/드레인 전극(24) 중 어느 한 전극에 연결된 화소 전극(31)과, 전체 화소를 덮도록 구비된 대향 전극(33), 및 이들 화소 전극(31)과 대향 전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 유기 전계 발광 표시장치의 구조가 그대로 적용될 수 있음은 물론이다.
상기 유기 EL 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터(20)의 소스/드레인 전극(24) 중 어느 하나에 연결된 화소 전극(31)과, 전체 화소들을 덮도록 구비된 대향 전극(33), 및 이들 화소 전극(31)과 대향 전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다. 상기 화소 전극(31)과 대향 전극(33)은 상기 유기 발광막(32)에 의해 서로 절연되어 있으며, 유기 발광막(32)에 서로 다른 극성의 전압을 가해 유기 발광막(32)에서 발광이 이뤄지도록 한다.
상기 유기 발광막(32)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
상기 화소 전극(31)은 애노우드 전극의 기능을 하고, 상기 대향 전극(33)은 캐소오드 전극의 기능을 하는 데, 물론, 이들 화소 전극(31)과 대향 전극(33)의 극성은 반대로 되어도 무방하다.
액정표시장치의 경우, 이와는 달리, 상기 화소전극(31)을 덮는 하부배향막(미도시)을 형성함으로써, 액정표시장치의 하부기판의 제조를 완성한다.
이렇게 본 발명에 따른 박막 트랜지스터는 도 8에서와 같이 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시)에도 탑재 가능하다.
그리고, 유기 전계 발광 표시장치는, 기판(21)으로서 플렉서블한 플라스틱 기판을 사용하기에 적합하다.
상기한 바와 같은 본 발명에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 반도체층에 별도의 패터닝 공정 없이, 결정 크기의 차이에 의해 인접한 박막 트랜지스터와 구별되는 패터닝 효과를 얻을 수 있게 되어, 복잡한 패터닝 공정을 생략할 수 있다.
둘째, 건식 또는 습식 에칭 공정이 배제되어, 액티브 채널의 특성 저하를 최소화할 수 있다.
셋째, 액티브 채널(Active channel)을 제외한 부위의 반도체층 전체를 식각할 필요가 없게 되어, 공정시간 단축과 효율성을 향상시킬 수 있다. 그리고, 패터닝 공정에 수반하는 습식공정이 배제되므로, 공정 단순화 및 효율성을 향상시킬 수 있다.
넷째, 채널 영역을 인접한 박막 트랜지스터와 구별시킴으로써, 누설 전류를 낮출 수 있다.
다섯째, 채널 영역의 결정 크기를 크게 하여, 모빌리티 특성을 좋게 할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터의 구조를 도시한 평면도,
도 2는 도 1의 Ⅰ-Ⅰ에 대한 단면도,
도 3은 도 1의 Ⅱ-Ⅱ에 대한 단면도,
도 4는 SiO2막 위에서 성장한 펜타센 유기층의 결정과, 금(Au) 위에서 성장한 펜타센 유기층의 결정의 크기를 비교한 사진,
도 5는 본 발명의 바람직한 다른 일 실시예에 따른 박막 트랜지스터의 구조를 도시한 평면도,
도 6 및 도 7은 본 발명의 바람직한 또 다른 실시예들에 따른 박막 트랜지스터의 구조를 도시한 단면도,
도 8은 도 1에 따른 박막 트랜지스터를 유기 전계 발광 표시장치에 적용한 경우의 단면도.

Claims (16)

  1. 게이트 전극;
    상기 게이트 전극과 절연된 소스 및 드레인 전극;
    상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 유기 반도체층; 및
    상기 유기 반도체층의 적어도 채널 영역의 주위에 위치한 것으로, 상기 유기 반도체층과 접하도록 구비된 금속 패턴;을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 금속 패턴은 상기 유기 반도체층의 하부에 위치한 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항에 있어서,
    상기 게이트 전극을 덮도록 절연막이 구비되고, 상기 소스 및 드레인 전극과, 상기 금속 패턴과, 상기 유기 반도체층은 상기 절연막 상에 형성된 것을 특징으로 하는 박막 트랜시스터.
  4. 제3항에 있어서,
    상기 금속 패턴은 상기 절연막보다 표면 거칠기가 더 큰 것을 특징으로 하는 박막 트랜시스터.
  5. 제3항에 있어서,
    상기 소스 및 드레인 전극은 상기 절연막보다 표면 거칠기가 더 큰 것을 특징으로 하는 박막 트랜시스터.
  6. 제1항에 있어서,
    상기 유기 반도체층은 상기 금속 패턴과 접하는 영역의 결정 크기가 상기 금속 패턴과 접하지 않는 영역의 결정 크기보다 작은 것을 특징으로 하는 박막 트랜시스터.
  7. 제1항에 있어서,
    상기 유기 반도체층은 상기 소스 및 드레인 전극과 접하는 영역의 결정 크기가 상기 소스 및 드레인 전극과 접하지 않는 영역의 결정 크기보다 작은 것을 특징으로 하는 박막 트랜시스터.
  8. 제1항에 있어서,
    상기 금속 패턴은 상기 소스 및 드레인 전극 중 적어도 하나와 연결된 것을 특징으로 하는 박막 트랜시스터.
  9. 제1항에 있어서,
    상기 금속 패턴은 상기 유기 반도체층이 채널 영역에 인접한 배선과 연결된 것을 특징으로 하는 박막 트랜시스터.
  10. 제1항에 있어서,
    상기 금속 패턴은 상기 게이트 전극의 배선을 따라 형성된 것을 특징으로 하는 박막 트랜시스터.
  11. 제10항에 있어서,
    상기 금속 패턴은 상기 게이트 전극의 배선과 전기적으로 연결된 것을 특징으로 하는 박막 트랜시스터.
  12. 제11항에 있어서,
    상기 금속 패턴은 상기 소스 및 드레인 전극과 절연된 것을 특징으로 하는 박막 트랜시스터.
  13. 제1항에 있어서,
    상기 금속 패턴은 상기 소스 및 드레인 전극과 동일한 층에 형성된 것을 특징으로 하는 박막 트랜시스터.
  14. 제1항에 있어서,
    상기 금속 패턴은 상기 소스 및 드레인 전극과 동일한 물질로 형성된 것을 특징으로 하는 박막 트랜시스터.
  15. 제1항에 있어서,
    상기 유기 반도체층은, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터.
  16. 제1항 내지 제15항 중 어느 한 항의 박막 트랜지스터를 구비한 것을 특징으로 하는 평판 표시장치.
KR1020040035070A 2004-05-18 2004-05-18 박막 트랜지스터 및 이를 구비한 평판표시장치 KR100592270B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040035070A KR100592270B1 (ko) 2004-05-18 2004-05-18 박막 트랜지스터 및 이를 구비한 평판표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040035070A KR100592270B1 (ko) 2004-05-18 2004-05-18 박막 트랜지스터 및 이를 구비한 평판표시장치

Publications (2)

Publication Number Publication Date
KR20050110726A true KR20050110726A (ko) 2005-11-23
KR100592270B1 KR100592270B1 (ko) 2006-06-21

Family

ID=37286124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040035070A KR100592270B1 (ko) 2004-05-18 2004-05-18 박막 트랜지스터 및 이를 구비한 평판표시장치

Country Status (1)

Country Link
KR (1) KR100592270B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393324B1 (ko) * 1998-06-19 2003-07-31 띤 필름 일렉트로닉스 에이에스에이 집적 무기/유기 보상 박막 트랜지스터 회로 및 그 제조방법
JP4360801B2 (ja) * 2001-12-25 2009-11-11 シャープ株式会社 トランジスタおよびそれを用いた表示装置

Also Published As

Publication number Publication date
KR100592270B1 (ko) 2006-06-21

Similar Documents

Publication Publication Date Title
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
US7442960B2 (en) TFT, method of manufacturing the TFT, flat panel display having the TFT, and method of manufacturing the flat panel display
KR100603349B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100647683B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
US20050269562A1 (en) Thin film transistor (TFT) and flat display panel having the thin film transistor (TFT)
KR100730159B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
JP4358152B2 (ja) 薄膜トランジスタ及びそれを備えた平板表示装置
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
JP2006270093A (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
KR100719546B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100647603B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100730148B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100647686B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100647629B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR101137382B1 (ko) 평판 디스플레이 장치
KR100669702B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR20050077832A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 14