KR100710276B1 - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100710276B1
KR100710276B1 KR1019990068057A KR19990068057A KR100710276B1 KR 100710276 B1 KR100710276 B1 KR 100710276B1 KR 1019990068057 A KR1019990068057 A KR 1019990068057A KR 19990068057 A KR19990068057 A KR 19990068057A KR 100710276 B1 KR100710276 B1 KR 100710276B1
Authority
KR
South Korea
Prior art keywords
passivation layer
transparent conductive
conductive film
layer
liquid crystal
Prior art date
Application number
KR1019990068057A
Other languages
English (en)
Other versions
KR20010066349A (ko
Inventor
박해성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019990068057A priority Critical patent/KR100710276B1/ko
Publication of KR20010066349A publication Critical patent/KR20010066349A/ko
Application granted granted Critical
Publication of KR100710276B1 publication Critical patent/KR100710276B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치의 제조방법에 관한 것으로서 투명기판 상에 게이트전극, 게이트절연막, 활성층, 오믹접촉층, 소오스 및 드레인전극으로 이루어진 박막트랜지스터를 포함하는 액정표시장치의 제조방법에 있어서, 상기 투명기판 상에 상기 박막트랜지스터를 덮는 유기절연물질로 이루어진 패시베이션층을 형성하고 상기 패시베이션층을 패터닝하여 상기 드레인전극을 노출시키는 접촉홀을 형성하는 공정과, 상기 패시베이션층 상에 상기 접촉홀을 통해 상기 드레인전극과 접촉되는 투명도전막을 형성하고 상기 패시베이션층을 열처리하여 상기 투명도전막과 상기 패시베이션층의 부착력을 향상시키는 공정과, 상기 투명도전막을 패터닝하여 상기 접촉홀을 통해 상기 드레인전극과 접촉되는 화소전극을 형성하는 공정을 포함한다.
따라서, 본 발명은 패시베이션층과 투명전도막의 계면 부착력이 향상되므로 투명도전막을 패터닝하므로써 형성되는 화소전극의 크기가 감소되는 것을 억제한다.

Description

액정표시장치의 제조방법{Method of Fabricating Liquid Crystal Display Device}
도 1a 내지 도 1d는 종래 기술에 따른 액정표시장치의 제조 공정도
도 2a 내지 도 2e는 본 발명에 따른 액정표시장치의 제조 공정도
<도면의 주요 부분에 대한 부호의 설명>
삭제
31 : 투명기판 33 : 게이트전극
35 : 게이트절연막 37 : 활성층
39 : 오믹접촉층 41, 43 : 소오스 및 드레인전극
삭제
45 : 패시베이션층 47 : 접촉홀
49 : 투명도전막 51 : 화소전극
본 발명은 액정표시장치의 제조방법에 관한 것으로서, 특히, 패시베이션층과 화소전극의 부착력을 향상시켜 화소전극이 과식각되어 크기가 작아지는 것을 방지하는 액정표시장치의 제조방법에 관한 것이다.
액정표시장치는 게이트전극, 게이트절연막, 활성층, 오믹접촉층, 소오스 및 드레인전극으로 구성된 박막트랜지스터(Thin Film Transistor)로 이루어진 스위칭 소자와 화소(pixel) 전극이 형성된 하판과 칼라필터가 형성된 상판 사이에 주입된 액정으로 이루어진다.
액정표시장치에서 스위칭소자인 박막트랜지스터와 이에 연결된 화소전극으로 구성된 단위 화소가 하부 기판 상에 각각 N×M(여기서, N 및 M은 자연수)개가 매트릭스(matric) 상태로 종횡으로 배열되고, 이 박막트랜지스터 게이트전극들과 드레인전극들에 신호를 전달하는 N개의 게이트라인과 M개의 데이터라인이 게이트라인과 교차되어 형성된다.
그리고, 화소전극은 액정표시장치의 개구율을 증가시키기 위해 데이터라인 및 게이트라인과 중첩시켜 형성한다. 화소전극과 데이터라인을 중첩시켜 형성할 때에는 패시베이션층을 BCB(β-stagged-divinyl-siloxane benzocyclobutene), 아크릴(acryl)계 유기화합물 또는 PFCB(perfluorocyclobutane) 등의 유전 상수가 작은 유기 절연물로 형성하여 기생 용량을 감소시킨다.
도 1a 내지 도1e는 종래 기술에 따른 액정표시장치의 제조 공정도이다.
도 1a를 참조하면, 투명기판(11) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄 또는 구리(Cu) 등을 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식 방법을 포함하는 포토리쏘그래피 방법으로 투명기판(11)의 소정 부분에만 잔류하도록 패터닝하여 게이트전극(13)을 형성한다.
도 1b를 참조하면, 투명기판(11) 상에 게이트전극(13)을 덮도록 게이트절연막(15), 활성층(17) 및 오믹접촉층(19)을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 순차적으로 형성한다. 상기에서 게이트절연막(15)은 산화실리콘 또는 질화실리콘 등의 절연물질을 증착하여 형성하고, 활성층(17)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(19)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
오믹접촉층(19) 및 활성층(17)의 소정 부분을 이방성식각을 포함하는 포토리쏘그래피 방법으로 게이트절연막(15)이 노출되도록 패터닝한다. 이 때, 활성층(17) 및 오믹접촉층(19)은 게이트전극(13)과 대응하는 부분에만 잔류되도록 한다.
도 1c를 참조하면, 게이트절연막(15) 상에 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)을 오믹접촉층(19)을 덮도록 CVD 방법 또는 스퍼터링(sputtering) 방법으로 증착한다. 상기에서 증착된 금속 또는 금속합금은 오믹접촉층(19)과 오믹 접촉을 이룬다.
그리고, 금속 또는 금속합금을 게이트절연막(15)이 노출되도록 포토리쏘그래피 방법으로 패터닝하여 소오스 및 드레인전극(21)(23)을 형성한다. 이 때, 소오스 및 드레인전극(21)(23) 사이의 게이트전극(13)과 대응하는 부분의 오믹접촉층(19)도 패터닝되도록 하여 활성층(17)을 노출시킨다. 상기에서 활성층(17)의 소오스 및 드레인전극(21)(23) 사이의 게이트전극(13)과 대응하는 부분은 채널이 된다.
도 1d를 참조하면, 투명기판(11) 상에 상술한 구조를 덮도록 아크릴(acryl)계 유기화합물, BCB(β-stagged-divinyl-siloxane benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 유전 상수가 작은 유기 절연물을 증착하고 큐어링(curing)하여 패시베이션층(25)을 형성한다.
패시베이션층(25)을 패터닝하여 드레인전극(23)을 노출시키는 접촉홀(27)을 형성한다. 그리고, 패시베이션층(25) 상에 접촉홀(27)을 통해 드레인전극(23)과 접촉되게 투명한 전도성물질인 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)을 증착한다. 그리고, 증착된 투명한 전도성물질을 HCl, (COOH)2 또는 HCl+HNO3의 혼산을 식각 용액으로 사용하는 포토리쏘그래피 방법으로 패터닝하여 화소전극(29)을 형성한다.
그러나, 종래 기술에 따른 액정표시장치의 제조 방법은 패시베이션층 상에 투명한 전도성 물질을 증착할 때 이 패시베이션층은 증착 열에 의해 분자 배열이 흐트러져 투명한 전도성 물질과 계면 접착력이 저하되므로 화소전극을 형성하기 위한 패터닝시 식각 용액의 침식으로 인해 과식각되는 문제점이 있었다.
따라서, 본 발명의 목적은 패시베이션층과 투명한 전도성 물질의 계면 접착력을 향상시켜 화소전극을 형성하기 위한 패터닝시 과식각되는 것을 감소시킬 수 있는 액정표시장치의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치의 제조방법은 투명기판 상에 게이트전극, 게이트절연막, 활성층, 오믹접촉층, 소오스 및 드레인전극으로 이루어진 박막트랜지스터를 포함하는 액정표시장치의 제조방법에 있어서, 상기 투명기판 상에 상기 박막트랜지스터를 덮는 유기절연물질로 이루어진 패시베이션층을 형성하고 상기 패시베이션층을 패터닝하여 상기 드레인전극을 노출시키는 접촉홀을 형성하는 공정과, 상기 패시베이션층 상에 상기 접촉홀을 통해 상기 드레인전극과 접촉되는 투명도전막을 형성하고 상기 패시베이션층을 열처리하여 상기 투명도전막과 상기 패시베이션층의 부착력을 향상시키는 공정과, 상기 투명도전막을 패터닝하여 상기 접촉홀을 통해 상기 드레인전극과 접촉되는 화소전극을 형성하는 공정을 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도2e는 본 발명에 따른 액정표시장치의 제조 공정도이다.
도 2a를 참조하면, 투명기판(31) 상에 알루미늄(Al) 또는 구리(Cu)를 스퍼터링(sputtering) 등의 방법으로 증착하거나, 또는, 무전해 도금방법으로 도포하여 금속박막을 형성한다. 상기에서 투명기판(31)으로 유리, 석영 또는 투명한 플라스틱 등이 사용될 수도 있다. 그리고, 금속박막을 습식 방법을 포함하는 포토리쏘그 래피 방법으로 투명기판(31)의 소정 부분에만 잔류하도록 패터닝하여 게이트전극(33)을 형성한다.
도 2b를 참조하면, 투명기판(31) 상에 게이트전극(33)을 덮도록 게이트절연막(35), 활성층(37) 및 오믹접촉층(39)을 CVD 방법으로 순차적으로 형성한다. 상기에서 게이트절연막(35)은 질화실리콘 또는 산화실리콘 등의 절연물질을 증착하여 형성하고, 활성층(37)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(39)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
오믹접촉층(39) 및 활성층(37)의 소정 부분을 이방성식각을 포함하는 포토리쏘그래피 방법으로 게이트절연막(35)이 노출되도록 패터닝한다. 이 때, 활성층(37) 및 오믹접촉층(39)은 게이트전극(33)과 대응하는 부분에만 잔류되도록 한다.
도 2c를 참조하면, 게이트절연막(35) 상에 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)을 오믹접촉층(39)을 덮도록 CVD 방법 또는 스퍼터링(sputtering) 방법으로 증착한다. 상기에서 증착된 금속 또는 금속합금은 오믹접촉층(39)과 오믹 접촉을 이룬다.
그리고, 금속 또는 금속합금을 게이트절연막(35)이 노출되도록 포토리쏘그래피 방법으로 패터닝하여 소오스 및 드레인전극(41)(43)을 형성한다. 이 때, 소오스 및 드레인전극(41)(43) 사이의 게이트전극(33)과 대응하는 부분의 금속 또는 금속합금과 오믹접촉층(39)도 패터닝되도록 하여 활성층(37)을 노출시킨다. 상기에서 활성층(37)의 소오스 및 드레인전극(41)(43) 사이의 게이트전극(33)과 대응하는 부 분은 채널이 된다.
도 2d를 참조하면, 투명기판(31) 상에 상술한 구조를 덮는 패시베이션물질(45)을 도포한다. 상기에서 패시베이션층(45)은 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 유전 상수가 3 이하로 질화실리콘 및 산화실리콘 등의 무기 절연물 보다 작은 유기 절연물로 구성된다.
패시베이션층(45)을 패터닝하여 드레인전극(43)을 노출시키는 접촉홀(47)을 형성한다. 그리고, 패시베이션층(45) 상에 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)을 증착하여 투명도전막(49)이 마련되게 한다. 투명도전막(49)은 상온∼300℃ 정도의 온도에서 접촉홀(47)을 통해 드레인전극(43)과 접촉되게 증착되게 된다. 이 때, 패시베이션층(45)은 투명도전막(49)을 증착할 때의 열에 의해 스트레스를 받아 분자 배열이 흐트러지므로 패시베이션층(45)과 투명도전막(49)의 계면 부착력이 저하된다.
투명도전막(49)을 형성한 후 열처리(recuring)하여 패시베이션층(45)의 흐트러진 분자를 재배열하여 패시베이션층(45)을 경화시키면서 투명도전막(49)과의 계면 부착력을 향상시킨다. 상기에서 열처리는 대기 상태에서나, 또는, 질소(N2), 아르곤(Ar) 및 네온(Ne) 중의 어느 하나의 불활성 기체 상태에서 투명도전막(49)을 형성할 때의 증착 온도 보다 높고 패시베이션층(45)을 형성하는 유기절연물질의 유리전이온도(glass transition temperature : Tg) 보다 낮은 온도에서 진행한다. 상 기에서 패시베이션층(45)의 유리전이온도(glass transition temperature : Tg)가 250∼350℃ 정도이므로 열처리는 220∼300℃ 정도의 온도에서 진행한다.
도 2e를 참조하면, 투명도전막(49)을 HCl, (COOH)2 또는 HCl+HNO3의 혼산을 식각 용액으로 사용하는 포토리쏘그래피 방법으로 접촉홀(47)을 통해 드레인전극(43)과 접촉되게 패터닝하여 화소전극(51)을 형성한다. 이 때, 패시베이션층(45)과 투명도전막(49)의 부착력이 크므로 식각 용액이 계면을 통해 침투하는 것을 방지한다. 그러므로, 투명도전막(49)의 과도 식각에 의한 화소전극(51)의 크기가 감소되는 것이 억제된다.
상술한 바와 같이 본 발명에 따른 액정표시장치의 제조방법은 투명도전막을 형성할 때의 증착 온도에 의한 열에 의해 스트레스를 받아 패시베이션층의 분자 배열이 흐트러져 패시베이션층과 투명도전막의 계면 부착력이 저하되는 것 열처리(recuring)하여 패시베이션층의 흐트러진 분자를 재배열하여 패시베이션층을 경화시키면서 투명도전막과의 계면 부착력을 향상시킨다.
따라서, 본 발명은 패시베이션층과 투명도전막의 계면 부착력이 향상되므로 투명도전막을 패터닝하므로써 형성되는 화소전극의 크기가 감소되는 것을 억제할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발 명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야 할 것이다.

Claims (7)

  1. 투명기판 상에 게이트전극, 게이트절연막, 활성층, 오믹접촉층, 소오스 및 드레인전극으로 이루어진 박막트랜지스터를 포함하는 액정표시장치의 제조방법에 있어서,
    상기 투명기판 상에 상기 박막트랜지스터를 덮는 유기절연물질로 이루어진 패시베이션층을 형성하고 상기 패시베이션층을 패터닝하여 상기 드레인전극을 노출시키는 접촉홀을 형성하는 공정과,
    상기 패시베이션층 상에 상기 접촉홀을 통해 상기 드레인전극과 접촉되는 투명도전막을 형성하고 상기 패시베이션층을 열처리하여 상기 투명도전막과 상기 패시베이션층의 부착력을 향상시키는 공정과,
    상기 투명도전막을 패터닝하여 상기 접촉홀을 통해 상기 드레인전극과 접촉되는 화소전극을 형성하는 공정을 포함하고,
    상기 열처리는 220∼300℃ 정도의 온도에서 진행되는 것을 특징으로 하는 액정표시장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 패시베이션층을 BCB(β-stagged-divinyl-siloxane benzocyclobutene), 아크릴(acryl)계 유기화합물 또는 PFCB(perfluorocyclobutane)의 유전 상수가 3 이하인 유기 절연물로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 투명도전막을 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)을 증착하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제 3 항에 있어서,
    상기 투명도전막을 상온∼300℃의 온도에서 증착하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 열처리를 대기 상태에서나, 또는, 질소(N2), 아르곤(Ar) 및 네온(Ne) 중의 어느 하나의 불활성 기체 상태에서 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 1 항에 있어서,
    상기 열처리를 투명도전막의 증착 온도 보다 높고 상기 패시베이션층의 유리전이온도(glass transition temperature : Tg) 보다 낮은 온도에서 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 삭제
KR1019990068057A 1999-12-31 1999-12-31 액정표시장치의 제조방법 KR100710276B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990068057A KR100710276B1 (ko) 1999-12-31 1999-12-31 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990068057A KR100710276B1 (ko) 1999-12-31 1999-12-31 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20010066349A KR20010066349A (ko) 2001-07-11
KR100710276B1 true KR100710276B1 (ko) 2007-04-23

Family

ID=19635145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990068057A KR100710276B1 (ko) 1999-12-31 1999-12-31 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100710276B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4002410B2 (ja) * 2001-06-22 2007-10-31 日本電気株式会社 アクティブマトリックス型液晶表示装置の製造方法
KR100951351B1 (ko) 2003-04-22 2010-04-08 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 전기 영동 표시장치
KR100696507B1 (ko) * 2005-04-13 2007-03-19 삼성에스디아이 주식회사 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치
CN112447763A (zh) * 2019-09-05 2021-03-05 咸阳彩虹光电科技有限公司 一种显示面板及显示器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61165731A (ja) * 1985-01-16 1986-07-26 Toyota Motor Corp 絶縁保護膜を有する透明導電膜の製造方法
JPH05281411A (ja) * 1992-03-31 1993-10-29 Dainippon Printing Co Ltd カラーフィルターの製造方法
KR19990070839A (ko) * 1998-02-25 1999-09-15 윤종용 컬러 필터 기판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61165731A (ja) * 1985-01-16 1986-07-26 Toyota Motor Corp 絶縁保護膜を有する透明導電膜の製造方法
JPH05281411A (ja) * 1992-03-31 1993-10-29 Dainippon Printing Co Ltd カラーフィルターの製造方法
KR19990070839A (ko) * 1998-02-25 1999-09-15 윤종용 컬러 필터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20010066349A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
US9337346B2 (en) Array substrate and method of fabricating the same
KR100658522B1 (ko) 액정표시장치의 제조방법
KR20100094817A (ko) 어레이 기판의 제조방법
US7858412B2 (en) Thin-film transistor substrate and method of fabricating the same
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
US7687333B2 (en) Method of fabricating thin film transistor and array substrate for liquid crystal display device including the same
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
US10879278B2 (en) Display substrate, manufacturing method therefor, and display device
KR20150007000A (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
US6509940B2 (en) Liquid crystal display and fabricating method thereof
KR100751185B1 (ko) 액정표시소자 및 그 제조방법
KR100710276B1 (ko) 액정표시장치의 제조방법
KR100480368B1 (ko) 박막트랜지스터및그의제조방법
KR20100035888A (ko) 박막 트랜지스터 및 그 제조방법
KR100358700B1 (ko) 액정표시장치 및 그의 제조방법
KR100358699B1 (ko) 액정표시장치의 제조방법
KR20080049208A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100696262B1 (ko) 액정표시장치의 제조방법
KR100776505B1 (ko) 액정표시장치의 화소전극 제조 방법
KR100672623B1 (ko) 액정표시장치 제조방법
KR100379566B1 (ko) 액정표시장치 제조방법
CN111048593A (zh) 一种薄膜晶体管及其制造方法
KR20010002981A (ko) 수소화 비정질실리콘 박막트랜지스터의 저온 제조방법
KR20010057663A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101266448B1 (ko) 박막 트랜지스터와 이를 포함하는 표시 기판 및 이의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 13