KR100358699B1 - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100358699B1
KR100358699B1 KR1019990058741A KR19990058741A KR100358699B1 KR 100358699 B1 KR100358699 B1 KR 100358699B1 KR 1019990058741 A KR1019990058741 A KR 1019990058741A KR 19990058741 A KR19990058741 A KR 19990058741A KR 100358699 B1 KR100358699 B1 KR 100358699B1
Authority
KR
South Korea
Prior art keywords
zinc oxide
indium zinc
layer
forming
plasma
Prior art date
Application number
KR1019990058741A
Other languages
English (en)
Other versions
KR20010057018A (ko
Inventor
김흥수
안유신
김후성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019990058741A priority Critical patent/KR100358699B1/ko
Publication of KR20010057018A publication Critical patent/KR20010057018A/ko
Application granted granted Critical
Publication of KR100358699B1 publication Critical patent/KR100358699B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 액정표시장치의 제조방법에 관한 것으로서 투명기판 상에 게이트전극, 게이트절연막, 활성층, 오믹접촉층, 소오스 및 드레인전극으로 이루어진 박막트랜지스터를 포함하는 액정표시장치의 제조방법에 있어서, 투명기판 상에 박막트랜지스터를 덮는 패시베이션층을 형성하는 공정과, 패시베이션층을 패터닝하여 드레인전극을 노출시키는 접촉홀을 형성하고 패시베이션층에 상기 접촉홀을 통해 드레인전극과 접촉되도록 인듐아연산화물(IZO)층을 형성하는 공정과, 인듐아연산화물층을 패터닝하여 인듐아연산화물 패턴을 형성하는 공정과, 인듐아연산화물 패턴을 SF6플라즈마로 표면처리하여 표면을 세정하는 공정을 구비한다.을 구비한다.
따라서, 본 발명에 따른 액정표시장치의 제조방법은 화소전극을 형성할 때 인듐아연산화물(Indium Zinc Oxide : IZO)을 증착한 후와 포토레지스트를 스트립한 후에 건식 식각 장비 내에서 SF6플라즈마로 각각 제 1 및 제 2 표면처리하므로 표면에 유기 이물질의 생성을 억제하여 면저항의 증가와 표면 균일도의 저하를 방지한다.

Description

액정표시장치의 제조방법{Method of Fabricating Liquid Crystal Display Device}
본 발명은 액정표시장치의 제조방법에 관한 것으로서, 특히, 화소전극을 IZO(Indium Zinc Oxide)로 형성하는 액정표시장치의 제조방법에 관한 것이다.
액정표시장치는 게이트전극, 게이트절연막, 활성층, 오믹접촉층, 소오스 및 드레인전극으로 구성된 박막트랜지스터(Thin Film Transistor)로 이루어진 스위칭 소자와 화소(pixel) 전극이 형성된 하판과 칼라필터가 형성된 상판 사이에 주입된 액정으로 이루어진다.
화소 전극은 스위칭소자인 박막트랜지스터와 연결되어 단위 화소를 구성하는 것으로 N×M(여기서, N 및 M은 자연수)개가 매트릭스(matric) 상태로 종횡으로 배열되어 있다. 상기에서 화소전극은 박막트랜지스터에 의해 구동되어 입사되는 광을 투과하거나 반사하는 액정을 제어한다. 그러므로, 화소전극은 광을 투과할 수 있는 인듐주석산화물(Indium Tin Oxide : ITO) 또는 주석산화막(Tin Oxide : TO) 등의 투명한 도전물질로 형성된다.
그러나, 인듐주석산화물(Indium Tin Oxide : ITO)은 식각 속도가 늦고 패터닝시 등방성 식각에 의해 화소전극의 크기가 변하게 된다. 그러므로, 화소전극으로 식각 속도가 빠르며, 또한, 패터닝시 이방성 식각되어 크기가 변하지 않는 인듐아연산화물(Indium Zinc Oxide : IZO)이 각광받으며 많은 연구가 이루어지고 있다.
도 1a 내지 도1d는 종래 기술에 따른 액정표시장치의 제조 공정도이다.
도 1a를 참조하면, 투명기판(11) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄 또는 구리(Cu) 등을 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식 방법을 포함하는 포토리쏘그래피 방법으로 투명기판(11)의 소정 부분에만 잔류하도록 패터닝하여 게이트전극(13)을 형성한다.
도 1b를 참조하면, 투명기판(11) 상에 게이트전극(13)을 덮도록 게이트절연막(15), 활성층(17) 및 오믹접촉층(19)을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 순차적으로 형성한다. 상기에서 게이트절연막(15)은 산화실리콘 또는 질화실리콘 등의 절연물질을 증착하여 형성하고, 활성층(17)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(19)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
오믹접촉층(19) 및 활성층(17)의 소정 부분을 이방성식각을 포함하는 포토리쏘그래피 방법으로 게이트절연막(15)이 노출되도록 패터닝한다. 이 때, 활성층(17) 및 오믹접촉층(19)은 게이트전극(13)과 대응하는 부분에만 잔류되도록 한다.
도 1c를 참조하면, 게이트절연막(15) 상에 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 또는 탄탈륨(Ta) 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)을 오믹접촉층(19)을 덮도록 CVD 방법 또는 스퍼터링(sputtering) 방법으로 증착한다. 상기에서 증착된 금속 또는 금속합금은 오믹접촉층(19)과 오믹 접촉을 이룬다.
그리고, 금속 또는 금속합금을 게이트절연막(15)이 노출되도록 포토리쏘그래피 방법으로 패터닝하여 드레인 및 소오스전극(21)(23)을 형성한다. 이 때, 드레인 및 소오스전극(21)(23) 사이의 게이트전극(13)과 대응하는 부분의 금속 또는 금속합금과 오믹접촉층(19)도 패터닝되도록 하여 활성층(17)을 노출시킨다. 상기에서활성층(17)의 드레인 및 소오스전극(21)(23) 사이의 게이트전극(13)과 대응하는 부분은 채널이 된다.
도 1d를 참조하면, 투명기판(11) 상에 상술한 구조를 덮도록 산화실리콘 또는 질화실리콘 등의 무기절연물질을 증착하여 패시베이션층(25)을 형성한다. 상기에서 패시베이션층(25)을 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 유전 상수가 작은 유기 절연물로 형성할 수도 있다.
패시베이션층(25)을 패터닝하여 드레인전극(21)을 노출시키는 접촉홀(27)을 형성한다. 그리고, 패시베이션층(25) 상에 접촉홀(27)을 통해 드레인전극(21)과 접촉되게 투명한 전도성물질인 인듐아연산화물(Indium Zinc Oxide : IZO)을 증착한 후 패터닝하여 화소전극(29)을 형성하여 하판의 제조를 완료한다. 상기에서 화소전극(29)은 인듐아연산화물(IZO)을 HCl, (COOH)2또는 HCl+HNO3의 혼산을 식각 용액으로 패터닝하여 화소전극(29)을 형성한다.
그러나, 종래 기술에 따른 액정표시장치의 제조 방법에서 화소전극을 형성하는 인듐아연산화물(IZO)은 반응성이 크므로 포토리쏘그래피 공정시 포토레지스트의 주성분인 탄소(C)와 반응하거나 포토레지스트 제거에 사용되는 스트립퍼(stripper)의 질소(N) 성분과 반응한다. 그러므로, 화소전극은 표면에 유기 이물질이 생성되어 면저항이 증가되며 표면의 균일도가 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 화소전극의 표면에 유기 이물질이 생성되는 것을 방지하여 면저항을 감소시키고 표면 균일도를 향상시킬 수 있는 액정표시장치의 제조방법을 제공함에 있다.
도 1a 내지 도 1d는 종래 기술에 따른 액정표시장치의 제조 공정도
도 2a 내지 도 2f는 본 발명에 따른 액정표시장치의 제조 공정도
<도면의 주요 부분에 대한 부호의 설명>
31 : 투명기판 33 : 게이트전극
35 : 게이트절연막 37 : 활성층
39 : 오믹접촉층
41, 43 : 소오스 및 드레인전극
45 : 패시베이션층 47 : 접촉홀
49 : 화소전극 51 : 포토레지스트
상기 목적을 달성하기 위하여, 본 발명의 한 특징에 따른 액정표시장치의 제조방법은 투명기판 상에 게이트전극, 게이트절연막, 활성층, 오믹접촉층, 소오스 및 드레인전극으로 이루어진 박막트랜지스터를 포함하는 액정표시장치의 제조방법에 있어서, 투명기판 상에 박막트랜지스터를 덮는 패시베이션층을 형성하는 공정과, 패시베이션층을 패터닝하여 드레인전극을 노출시키는 접촉홀을 형성하고 패시베이션층에 상기 접촉홀을 통해 드레인전극과 접촉되도록 인듐아연산화물(IZO)층을 형성하는 공정과, 인듐아연산화물층을 패터닝하여 인듐아연산화물 패턴을 형성하는 공정과, 인듐아연산화물 패턴을 SF6플라즈마로 표면처리하여 표면을 세정하는 공정을 구비한다.
본 발명의 다른 특징에 따른 액정표시장치의 제조방법은 투명기판 상에 게이트전극, 게이트절연막, 활성층, 오믹접촉층, 소오스 및 드레인전극으로 이루어진 박막트랜지스터를 포함하는 액정표시장치의 제조방법에 있어서, 투명기판 상에 박막트랜지스터를 덮는 패시베이션층을 형성하는 공정과, 패시베이션층을 패터닝하여 드레인전극을 노출시키는 접촉홀을 형성하고 패시베이션층에 접촉홀을 통해 드레인전극과 접촉되도록 인듐아연산화물(IZO)층을 형성하는 공정과, 인듐아연산화물층을 SF6플라즈마로 표면처리하여 표면을 안정한 상태로 만드는 공정과, 인듐아연산화물층을 패터닝하여 인듐아연산화물 패턴을 형성하는 공정을 구비한다.
본 발명의 또 다른 특징에 따른 액정표시장치의 제조방법은 투명기판 상에 게이트전극, 게이트절연막, 활성층, 오믹접촉층, 소오스 및 드레인전극으로 이루어진 박막트랜지스터를 포함하는 액정표시장치의 제조방법에 있어서, 투명기판 상에 박막트랜지스터를 덮는 패시베이션층을 형성하는 공정과, 패시베이션층을 패터닝하여 드레인전극을 노출시키는 접촉홀을 형성하고 패시베이션층에 접촉홀을 통해 드레인전극과 접촉되도록 인듐아연산화물(IZO)층을 형성하는 공정과, 인듐아연산화물층을 SF6플라즈마로 제 1 표면처리하여 표면을 안정한 상태로 만드는 공정과, 인듐아연산화물층을 패터닝하여 인듐아연산화물 패턴을 형성하는 공정과, 인듐아연산화물 패턴을 SF6플라즈마로 제 2 표면처리하여 표면을 세정하는 공정을 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도2f는 본 발명에 따른 액정표시장치의 제조 공정도이다.
도 2a를 참조하면, 투명기판(31) 상에 알루미늄 또는 구리(Cu)를 스퍼터링(sputtering) 등의 방법으로 증착하거나, 또는, 무전해 도금방법으로 도포하여 금속박막을 형성한다. 상기에서 투명기판(31)으로 유리, 석영 또는 투명한 플라스틱 등이 사용될 수도 있다. 그리고, 금속박막을 습식 방법을 포함하는 포토리쏘그래피 방법으로 절연기판(11)의 소정 부분에만 잔류하도록 패터닝하여 게이트전극(33)을 형성한다.
도 2b를 참조하면, 투명기판(31) 상에 게이트전극(33)을 덮도록 게이트절연막(35), 활성층(37) 및 오믹접촉층(39)을 CVD 방법으로 순차적으로 형성한다. 상기에서 게이트절연막(35)은 산화실리콘 또는 질화실리콘 등의 절연물질을 증착하여 형성하고, 활성층(37)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(39)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
오믹접촉층(39) 및 활성층(37)의 소정 부분을 이방성식각을 포함하는 포토리쏘그래피 방법으로 게이트절연막(35)이 노출되도록 패터닝한다. 이 때, 활성층(37) 및 오믹접촉층(39)은 게이트전극(33)과 대응하는 부분에만 잔류되도록 한다.
도 2c를 참조하면, 게이트절연막(35) 상에 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 또는 탄탈륨(Ta) 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)을 오믹접촉층(39)을 덮도록 CVD 방법 또는 스퍼터링(sputtering)방법으로 증착한다. 상기에서 증착된 금속 또는 금속합금은 오믹접촉층(39)과 오믹 접촉을 이룬다.
그리고, 금속 또는 금속합금을 게이트절연막(35)이 노출되도록 포토리쏘그래피 방법으로 패터닝하여 드레인 및 소오스전극(41)(43)을 형성한다. 이 때, 드레인 및 소오스전극(41)(43) 사이의 게이트전극(33)과 대응하는 부분의 금속 또는 금속합금과 오믹접촉층(39)도 패터닝되도록 하여 활성층(37)을 노출시킨다. 상기에서 활성층(37)의 드레인 및 소오스전극(41)(43) 사이의 게이트전극(33)과 대응하는 부분은 채널이 된다.
도 2d를 참조하면, 투명기판(31) 상에 상술한 구조를 덮도록 산화실리콘 또는 질화실리콘 등의 무기절연물질을 증착하여 패시베이션층(45)을 형성한다. 상기에서 패시베이션층(45)을 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 유전 상수가 작은 유기 절연물로 형성할 수도 있다.
패시베이션층(45)을 패터닝하여 드레인전극(41)을 노출시키는 접촉홀(47)을 형성한다. 그리고, 패시베이션층(45) 상에 접촉홀(47)을 통해 드레인전극(41)과 접촉되게 투명한 전도성물질인 인듐아연산화물(IZO)을 증착하여 투명도전층(48)을 형성한다.
투명도전층(48)을 건식 식각 장비 내에서 SF6플라즈마로 제 1 표면처리한다. 상기에서 투명도전층(48)을 SF6플라즈마로 제 1 표면처리하는 공정은 SF6를 10-500SCCM 정도를 흘리면서 10-300mToor 정도의 압력과 100-1500W 정도의 전력으로 5-60초 정도 진행한다. 이에, 투명도전층(48)은 표면이 SF6플라즈마의 제 1 표면처리에 의해 댕글링 본드(dangling bond) 상태의 결함이 해소되어 안정한 상태가 된다.
도 2e를 참조하면, 투명도전층(48) 상에 포토레지스트(51)를 도포한다. 상기에서 투명도전층(48)은 제 1 표면처리에 의해 표면이 안정한 상태이므로 포토레지스트(51)의 주성분인 탄소(C) 성분과 반응되지 않으므로 유기 이물질이 생성되는 것이 억제된다.
포토레지스트(51)를 노광 및 현상에 의해 투명도전층(48)의 소정 부분이 노출되도록 패터닝한다. 그리고, 패터닝된 포토레지스트(51)를 마스크로 사용하여 투명도전층(48)의 노출된 부분을 HCl, (COOH)2또는 HCl+HNO3의 혼산의 용액으로 패시베이션층(45)이 노출되도록 식각하여 화소전극(49)을 형성한다. 이 때, 인듐아연산화물(IZO)으로 이루어진 화소전극(49)은 이방성 식각되므로 인접하는 화소전극(도시되지 않음)과 간격이 증가되지 않는다.
도 2f를 참조하면, 패터닝되어 마스크로 사용되던 포토레지스트(51)를 스트립(strip)하여 제거한다. 이 때에도, 화소전극(49)은 제 1 표면처리에 의해 표면이 안정한 상태이므로 스트립퍼의 주성분인 질소(N) 성분과 반응되지 않으므로 유기 이물질이 생성되는 것이 억제된다.
그리고, 화소전극(49)을 건식 식각 장비 내에서 SF6플라즈마로 제 2 표면처리한다. 상기에서 화소전극(49)의 제 2 표면처리는 SF6를 10-100SCCM 정도를 흘리면서 10-100mToor 정도의 압력과 100-1500W 정도의 전력으로 5-100초 정도 진행한다. 상기에서 제 2 표면처리는 화소전극(49)의 표면을 세정하여 잔류될지도 모를 유기 이물질을 제거한다.
표 1은 화소전극(49)을 본 발명에 따라 SF6플라즈마로 제 1 표면처리한 결과를 나타낸다. 상기 표 1에서 화소전극(49)의 평균비저항은 패시베이션층(45) 상에 투명도전층(48)을 형성한 후, 제 1 표면처리 후, 그리고, 포토레지스트(51)를 제거한 후 각각은 85.7Ω, 89Ω 및 87.9Ω이다. 그리고, 화소전극(49)의 표면 균일도는 패시베이션층(45) 상에 투명도전층(48)을 형성한 후, 제 1 표면처리 후, 그리고, 포토레지스트(51)를 제거한 후 각각은 9.3%, 10.1% 및 9.1%이다. 상기에서 화소전극(49)은 제 1 표면처리하면 포토레지스트(51)를 제거한 후에도 평균비저항과 표면 균일도의 변화는 측정 오차 범위 내로 증가되지 않는다.
증착 후 제 1 표면 처리 후 포토레지스트 제거 후
IZO 평균비저항(Ω) 85.7 89 87.9
표면균일도(%) 9.3 10.1 9.1
또한, 표 2는 화소전극(49)을 본 발명에 따라 SF6플라즈마로 제 2 표면처리의 결과를 나타낸다. 표 2에서 화소전극(49)의 평균비저항은 패시베이션층(45) 상에 투명도전층(48)을 형성한 후, 포토레지스트(51)를 제거한 후, 그리고, 제 2 표면처리 후 각각은 81.4Ω, 343.2Ω 및 84.6Ω이다. 그리고, 화소전극(49)의 표면 균일도는 패시베이션층(45) 상에 투명도전층(48)을 형성한 후, 포토레지스트(51)를 제거한 후, 그리고, 제 2 표면처리 후 각각은 8.7%, 99.9% 및 8.6%이다.
증착 후 포토레지스트 제거 후 제 2 표면 처리 후
IZO 평균비저항(Ω) 81.4 343.2 84.6
표면균일도(%) 9.1 99.9 8.6
상기에서 화소전극(49)은 제 1 표면처리하지 않은 상태에서 패터닝한 후 포토레지스트(51)를 제거하면 탄소(C) 성분 또는 질소(N) 성분과 반응되어 생성된 유기 이물질에 의해 평균비저항과 표면 균일도는 크게 증가한다. 그러나, 화소전극(49)을 제 2 표면처리하면 유기 이물질이 세정되어 제거되므로 평균비저항과 표면 균일도는 투명도전층(48)을 형성한 후의 상태가 된다.
상술한 바와 같이 본 발명에 따른 액정표시장치의 제조방법은 화소전극을 형성할 때 인듐아연산화물(IZO)을 증착한 후와 포토레지스트를 스트립한 후에 건식 식각 장비 내에서 SF6플라즈마로 각각 제 1 및 제 2 표면처리하므로 표면에 유기 이물질의 생성을 억제하여 면저항의 증가와 표면 균일도의 저하를 방지한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야 할 것이다.

Claims (11)

  1. 투명기판 상에 게이트전극, 게이트절연막, 활성층, 오믹접촉층, 소오스 및 드레인전극으로 이루어진 박막트랜지스터를 포함하는 액정표시장치의 제조방법에 있어서,
    상기 투명기판 상에 상기 박막트랜지스터를 덮는 패시베이션층을 형성하는 공정과,
    상기 패시베이션층을 패터닝하여 상기 드레인전극을 노출시키는 접촉홀을 형성하고 상기 패시베이션층에 상기 접촉홀을 통해 상기 드레인전극과 접촉되도록 인듐아연산화물(IZO)층을 형성하는 공정과,
    상기 인듐아연산화물층을 패터닝하여 인듐아연산화물 패턴을 형성하는 공정과,
    상기 인듐아연산화물 패턴을 SF6플라즈마로 표면처리하여 표면을 세정하는 공정을 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
  2. 청구항 1에 있어서,
    상기 인듐아연산화물층을 HCl, (COOH)2또는 HCl+HNO3의 혼산의 용액으로 식각하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 청구항 1에 있어서,
    상기 인듐아연산화물 패턴을 SF6플라즈마로 표면처리하는 공정은 SF6를 10-100SCCM 정도를 흘리면서 10-100mToor 정도의 압력과 100-1500W 정도의 전력으로 5-100초 정도 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 청구항 1에 있어서,
    상기 인듐아연산화물층을 형성한 후 상기 SF6플라즈마로 표면처리하는 공정을 더 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 청구항 4에 있어서,
    상기 인듐아연산화물층을 SF6플라즈마로 표면처리하는 공정은 SF6를 10-500SCCM 정도를 흘리면서 10-300mToor 정도의 압력과 100-1500W 정도의 전력으로 5-60초 정도 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 투명기판 상에 게이트전극, 게이트절연막, 활성층, 오믹접촉층, 소오스 및 드레인전극으로 이루어진 박막트랜지스터를 포함하는 액정표시장치의 제조방법에 있어서,
    상기 투명기판 상에 상기 박막트랜지스터를 덮는 패시베이션층을 형성하는 공정과,
    상기 패시베이션층을 패터닝하여 상기 드레인전극을 노출시키는 접촉홀을 형성하고 상기 패시베이션층에 상기 접촉홀을 통해 상기 드레인전극과 접촉되도록 인듐아연산화물(IZO)층을 형성하는 공정과,
    상기 인듐아연산화물층을 SF6플라즈마로 표면처리하여 표면을 안정한 상태로 만드는 공정과,
    상기 인듐아연산화물층을 패터닝하여 인듐아연산화물 패턴을 형성하는 공정을 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 청구항 6에 있어서,
    상기 인듐아연산화물층을 SF6플라즈마로 표면처리하는 공정은 SF6를 10-500SCCM 정도를 흘리면서 10-300mToor 정도의 압력과 100-1500W 정도의 전력으로 5-60초 정도 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 청구항 6에 있어서,
    상기 인듐아연산화물 패턴을 SF6플라즈마로 표면처리하는 공정을 더 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 청구항 8에 있어서,
    상기 인듐아연산화물 패턴을 SF6플라즈마로 표면처리하는 공정은 SF6를 10-100SCCM 정도를 흘리면서 10-100mToor 정도의 압력과 100-1500W 정도의 전력으로 5-100초 정도 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 투명기판 상에 게이트전극, 게이트절연막, 활성층, 오믹접촉층, 소오스 및 드레인전극으로 이루어진 박막트랜지스터를 포함하는 액정표시장치의 제조방법에 있어서,
    상기 투명기판 상에 상기 박막트랜지스터를 덮는 패시베이션층을 형성하는 공정과,
    상기 패시베이션층을 패터닝하여 상기 드레인전극을 노출시키는 접촉홀을 형성하고 상기 패시베이션층에 상기 접촉홀을 통해 상기 드레인전극과 접촉되도록 인듐아연산화물(IZO)층을 형성하는 공정과,
    상기 인듐아연산화물층을 SF6플라즈마로 제 1 표면처리하여 표면을 안정한 상태로 만드는 공정과,
    상기 인듐아연산화물층을 패터닝하여 인듐아연산화물 패턴을 형성하는 공정과,
    상기 인듐아연산화물 패턴을 SF6플라즈마로 제 2 표면처리하여 표면을 세정하는 공정을 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 삭제
KR1019990058741A 1999-12-17 1999-12-17 액정표시장치의 제조방법 KR100358699B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990058741A KR100358699B1 (ko) 1999-12-17 1999-12-17 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990058741A KR100358699B1 (ko) 1999-12-17 1999-12-17 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20010057018A KR20010057018A (ko) 2001-07-04
KR100358699B1 true KR100358699B1 (ko) 2002-10-30

Family

ID=19626719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058741A KR100358699B1 (ko) 1999-12-17 1999-12-17 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100358699B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7527992B2 (en) 2004-10-26 2009-05-05 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030021378A (ko) * 2001-09-05 2003-03-15 주식회사 현대 디스플레이 테크놀로지 액정표시소자의 패널 제조방법
KR100507281B1 (ko) * 2001-12-31 2005-08-09 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 비아홀 형성 방법
KR100955384B1 (ko) * 2002-12-30 2010-04-29 엘지디스플레이 주식회사 유기층의 스웰링이 방지된 액정표시소자 및 그 제조방법
US7977037B2 (en) 2006-08-24 2011-07-12 Micron Technology, Inc. Photoresist processing methods

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7527992B2 (en) 2004-10-26 2009-05-05 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US8207534B2 (en) 2004-10-26 2012-06-26 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US8288771B2 (en) 2004-10-26 2012-10-16 Samsung Electonics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US8455277B2 (en) 2004-10-26 2013-06-04 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Also Published As

Publication number Publication date
KR20010057018A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
KR100658522B1 (ko) 액정표시장치의 제조방법
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
US7858412B2 (en) Thin-film transistor substrate and method of fabricating the same
US10879278B2 (en) Display substrate, manufacturing method therefor, and display device
KR20010082831A (ko) 액정표시장치의 제조방법
CN103820784A (zh) 刻蚀剂组合物、金属图案的形成方法和阵列基板的制法
CN107706199A (zh) 一种薄膜晶体管阵列基板的制作方法
KR100358699B1 (ko) 액정표시장치의 제조방법
US7125756B2 (en) Method for fabricating liquid crystal display device
KR20100035888A (ko) 박막 트랜지스터 및 그 제조방법
KR100696262B1 (ko) 액정표시장치의 제조방법
KR100358700B1 (ko) 액정표시장치 및 그의 제조방법
KR100710276B1 (ko) 액정표시장치의 제조방법
US20090184319A1 (en) Display substrate and a method of manufacturing the display substrate
RU2069417C1 (ru) Способ изготовления тонкопленочных транзисторов матриц жидкокристаллических экранов
KR100776505B1 (ko) 액정표시장치의 화소전극 제조 방법
KR100637059B1 (ko) 액정표시소자의 제조방법
US7079217B2 (en) Method of fabricating a liquid crystal display panel
US7625823B1 (en) Method of patterning a metal layer in a semiconductor device
KR20020054848A (ko) 액정표시장치의 제조방법
CN107564820B (zh) 氧化物薄膜晶体管及其制备方法
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR20060104146A (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
KR100794470B1 (ko) 액정표시장치의 제조방법
KR20010113266A (ko) 액정표시장치 어레이기판 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee