KR100696262B1 - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100696262B1
KR100696262B1 KR1020000022489A KR20000022489A KR100696262B1 KR 100696262 B1 KR100696262 B1 KR 100696262B1 KR 1020000022489 A KR1020000022489 A KR 1020000022489A KR 20000022489 A KR20000022489 A KR 20000022489A KR 100696262 B1 KR100696262 B1 KR 100696262B1
Authority
KR
South Korea
Prior art keywords
transparent conductive
conductive film
liquid crystal
crystal display
etching
Prior art date
Application number
KR1020000022489A
Other languages
English (en)
Other versions
KR20010104428A (ko
Inventor
안유신
문교호
김후성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000022489A priority Critical patent/KR100696262B1/ko
Publication of KR20010104428A publication Critical patent/KR20010104428A/ko
Application granted granted Critical
Publication of KR100696262B1 publication Critical patent/KR100696262B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 식각 공정을 단축함과 아울러 하부의 금속 패턴을 손상시키지 않으면서 ITO 패턴을 형성하기에 적합한 액정표시장치의 제조방법에 관한 것이다.
액정표시장치의 제조방법은 투명기판 상에 ITO로된 투명도전막을 형성하는 단계와, 투명도전막 상에 포토레지스트 패턴을 형성하는 단계와, 포토 레지스트 패턴에 의해 노출되어진 투명도전막 부분을 환원시키는 단계와, 노출되어진 투명도전막 부분을 식각용액에 의해 식각하는 단계를 포함한다.

Description

액정표시장치의 제조방법{Method of Fabricating Liquid Crystal Display Device}
도 1a 내지 도 1e는 종래 기술에 따른 액정표시장치의 제조 공정도
도 2a 내지 도 2e는 본 발명에 따른 액정표시장치의 제조 공정도
<도면의 주요 부분에 대한 부호의 설명>
31 : 투명기판 33 : 게이트전극
35 : 게이트절연막 37 : 활성층
39 : 오믹접촉층 41,43 : 소오스 및 드레인전극
45 : 패시베이션층 47 : 접촉홀
49 : 투명도전막 50 : 포토레지스트층
51 : 화소전극
본 발명은 액정표시장치의 제조방법에 관한 것으로서, 특히 ITO로 된 화소전극의 형성 시에 이용되는 식각 공정 기간이 단축되게 하는 액정표시장치의 제조방법에 관한 것이다.
액정표시장치는 게이트전극, 게이트절연막, 활성층, 오믹접촉층, 소오스 및 드레인전극으로 구성된 박막트랜지스터(Thin Film Transistor)로 이루어진 스위칭 소자와 화소(pixel) 전극이 형성된 하판과 칼라필터가 형성된 상판 사이에 주입된 액정으로 이루어진다.
액정표시장치에서 스위칭소자인 박막트랜지스터와 이에 연결된 화소전극으로 구성된 단위 화소가 하부 기판 상에 각각 N×M(여기서, N 및 M은 자연수)개가 매트릭스(matric) 상태로 종횡으로 배열되고, 이 박막트랜지스터 게이트전극들과 드레인전극들에 신호를 전달하는 N개의 게이트라인과 M개의 데이터라인이 게이트라인과 교차되어 형성된다.
그리고, 화소전극은 액정표시장치의 개구율을 증가시키기 위해 데이터라인 및 게이트라인과 중첩시켜 형성한다. 이렇게 게이트 전극과과 데이터라인에 중첩되는 화소전극은 통상 투명한 전도성물질인 인듐주석산화물(Indium Tin Oxide : ITO)로 형성되게 된다. 화소전극을 형성하는 ITO는 폴리의 구조를 가지기 때문에 충분할 정도의 식각 속도가 얻어지게끔 HCl계 또는 C2H2O4계의 식각 용액에 의해 식각되게 된다. 이러한 식각 용액은 ITO의 하부에 있는 금속패턴을 형성하는 물질로서 사용될 수 있는 금속물질의 선택 폭이 줄어들게 함은 물론 이거니와 ITO의 하부의 금속 패턴이 손상될 수 있게 한다.
도 1a 내지 도1e는 종래 기술에 따른 액정표시장치의 제조 공정도이다.
도 1a를 참조하면, 투명기판(11) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄 또는 구리(Cu) 등을 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식 방법을 포함하는 포토리쏘그래피 방법으로 투명기판(11)의 소정 부분에만 잔류하도록 패터닝하여 게이트전극(13)을 형성한다.
도 1b를 참조하면, 투명기판(11) 상에 게이트전극(13)을 덮도록 게이트절연막(15), 활성층(17) 및 오믹접촉층(19)을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 순차적으로 형성한다. 상기에서 게이트절연막(15)은 산화실리콘 또는 질화실리콘 등의 절연물질을 증착하여 형성하고, 활성층(17)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(19)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
오믹접촉층(19) 및 활성층(17)의 소정 부분을 이방성식각을 포함하는 포토리쏘그래피 방법으로 게이트절연막(15)이 노출되도록 패터닝한다. 이 때, 활성층(17) 및 오믹접촉층(19)은 게이트전극(13)과 대응하는 부분에만 잔류되도록 한다.
도 1c를 참조하면, 게이트절연막(15) 상에 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)을 오믹접촉층(19)을 덮도록 CVD 방법 또는 스퍼터링(sputtering) 방법으로 증착한다. 상기에서 증착된 금속 또는 금속합금은 오믹접촉층(19)과 오믹 접촉을 이룬다.
그리고, 금속 또는 금속합금을 게이트절연막(15)이 노출되도록 포토리쏘그래 피 방법으로 패터닝하여 소오스 및 드레인전극(21)(23)을 형성한다. 이 때, 소오스 및 드레인전극(21)(23) 사이의 게이트전극(13)과 대응하는 부분의 오믹접촉층(19)도 패터닝되도록 하여 활성층(17)을 노출시킨다. 상기에서 활성층(17)의 소오스 및 드레인전극(21)(23) 사이의 게이트전극(13)과 대응하는 부분은 채널이 된다.
도 1d를 참조하면, 투명기판(11) 상에 상술한 구조를 덮도록 아크릴(acryl)계 유기화합물, BCB(β-stagged-divinyl-siloxane benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 유전 상수가 작은 유기 절연물을 증착하고 큐어링(curing)하여 패시베이션층(25)을 형성한다. 패시베이션층(25)을 패터닝하여 드레인전극(23)을 노출시키는 접촉홀(27)을 형성한다. 패시베이션층(25) 상에는 접촉홀(27)을 통해 드레인전극(23)과 접촉되게 투명한 전도성물질인 ITO(29)가 증착되게 된다. 이러한 ITO(29)는 막질의 균일성을 가지게끔 고온의 상태로 성막되게 된다. 따라서, ITO(29)의 막질은 폴리의 구조를 가지게 된다. 또한, ITO(20)의 표면에는 접촉홀(27) 및 화소 영역을 덮게끔 포토레지스트 패턴(30)이 형성되게 된다.
도 1e에 있어서, ITO(29)는 식각 용액에 의해 식각됨으로써 패턴닝되게 된다. 식각 용액으로는 폴리의 구조를 가지는 ITO를 가능한 빠른 시간 내에 식각할 수 있는 HCl계 또는 C2H2O4계의 식각 용액이 사용되게 된다.
그러나, HCl계의 식각 용액은 식각 속도가 빨라 ITO의 하부에 있는 금속 패턴까지도 식각되게 하여 하부의 금속 패턴이 손상될 수 있다. 이로 인하여, 하부의 금속 패턴은 HCl계의 식각 용액에 쉽게 식각되진 않는 물질로 제한되게 된다. 한편, C2H2O4계의 식각 용액은 고온으로 가열되어진 상태에서 사용되어 하부금속 패턴을 손상시킬 수 있다.
따라서, 본 발명의 목적은 식각 공정을 단축함과 아울러 하부의 금속 패턴을 손상시키지 않으면서 ITO 패턴을 형성하기에 적합한 액정표시장치의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은 투명기판 상에 ITO로된 투명도전막을 형성하는 단계와, 투명도전막 상에 포토레지스트 패턴을 형성하는 단계와, 포토 레지스트 패턴에 의해 노출되어진 투명도전막 부분을 환원시키는 단계와, 노출되어진 투명도전막 부분을 식각용액에 의해 식각하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도2e는 본 발명에 따른 액정표시장치의 제조 공정도이다.
도 2a를 참조하면, 투명기판(31) 상에 알루미늄(Al) 또는 구리(Cu)를 스퍼터링(sputtering) 등의 방법으로 증착하거나, 또는, 무전해 도금방법으로 도포하여 금속박막을 형성한다. 상기에서 투명기판(31)으로 유리, 석영 또는 투명한 플라스틱 등이 사용될 수도 있다. 그리고, 금속박막을 습식 방법을 포함하는 포토리쏘그래피 방법으로 투명기판(31)의 소정 부분에만 잔류하도록 패터닝하여 게이트전극(33)을 형성한다.
도 2b를 참조하면, 투명기판(31) 상에 게이트전극(33)을 덮도록 게이트절연막(35), 활성층(37) 및 오믹접촉층(39)을 CVD 방법으로 순차적으로 형성한다. 상기에서 게이트절연막(35)은 질화실리콘 또는 산화실리콘 등의 절연물질을 증착하여 형성하고, 활성층(37)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(39)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
오믹접촉층(39) 및 활성층(37)의 소정 부분을 이방성식각을 포함하는 포토리쏘그래피 방법으로 게이트절연막(35)이 노출되도록 패터닝한다. 이 때, 활성층(37) 및 오믹접촉층(39)은 게이트전극(33)과 대응하는 부분에만 잔류되도록 한다.
도 2c를 참조하면, 게이트절연막(35) 상에 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)을 오믹접촉층(39)을 덮도록 CVD 방법 또는 스퍼터링(sputtering) 방법으로 증착한다. 상기에서 증착된 금속 또는 금속합금은 오믹접촉층(39)과 오믹 접촉을 이룬다.
그리고, 금속 또는 금속합금을 게이트절연막(35)이 노출되도록 포토리쏘그래피 방법으로 패터닝하여 소오스 및 드레인전극(41)(43)을 형성한다. 이 때, 소오스 및 드레인전극(41)(43) 사이의 게이트전극(33)과 대응하는 부분의 금속 또는 금속 합금과 오믹접촉층(39)도 패터닝되도록 하여 활성층(37)을 노출시킨다. 상기에서 활성층(37)의 소오스 및 드레인전극(41)(43) 사이의 게이트전극(33)과 대응하는 부분은 채널이 된다.
도 2d를 참조하면, 투명기판(31) 상에 상술한 구조를 덮는 패시베이션층(45)을 형성한다. 상기에서 패시베이션층(45)을 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 유전 상수가 3 이하로 질화실리콘 및 산화실리콘 등의 무기 절연물 보다 작은 유기 절연물로 형성한다. 패시베이션층(45)을 패터닝하여 드레인전극(43)을 노출시키는 접촉홀(47)을 형성한다. 패시베이션층(45) 상에 ITO로 된 투명도전막(49)을 형성한다. 투명도전막(49)은 200∼250℃ 정도의 온도에서 접촉홀(47)을 통해 드레인전극(43)과 접촉되게 형성됨으로써 폴리의 구조를 가지게 된다. 또한, 투명도전막(49)의 표면에는 접촉홀(47) 및 화소 영역을 덮게끔 포토레지스트 패턴(51)이 마련되게 된다. 이 포토레지스트 패턴(51)은 포토레지스트를 투명도전막(49)의 전표면에 균일한 두께로 도포한 다음, 그 도포되어진 포토레지스트층을 노광 및 현상함에 의해 형성되게 된다.
포토레지스트 패턴(51)이 마련되어진 투명기판(31)을 수소(H2) 플라즈마 분위기에 노출시켜 포토레지스트 패턴(51)에 의해 노출되어진 투명도전막(49) 부분에 대하여 수소 플라즈마 처리가 실시되게 한다. 포토레지스트 패턴(51) 사이로 노출되어진 투명도전막(49)의 부분은 자신의 주성분, 즉 ITO의 주성분인 In2O3가 수소 플라즈마와 반응하여 환원됨으로써 흑화되게 된다. 이러한 수소 플라즈마 처리 시에 나타나는 In2O3의 환원은 화학식 1 및 2와 같이 표현될 수 있다.
In2O3+ H2→ 2InO + H2O
In2O3+ 2H2→ 2InO + 2H2O
다시 말하여, 수소 플라즈마에 노출되어진 투명도전막(49) 부분에 포함되어진 인듐이 산화되게 된다. 이때, 포토레지스트 패턴(51)이 덮여진 투명도전막(49) 부분은 수소 플라즈마에 노출되지 않으므로 환원(또는 흑화)되지 않게 된다.
도2e를 참조하면, 투명도전막 패턴(49A)가 접촉 홀(47) 및 화소 영역을 덮게끔 패시베이션층(45) 상에 형성되게 된다. 이 투명도전막 패턴(49A)은 투명도전막(49)중 포토레지스트 패턴(51)에 의해 노출되어진 흑화된 부분이 식각 용액에 의해 식각됨으로써 마련되게 된다. 이 때, 투명도전막(49)중 노출되어진 부분(즉, 환원되어진 부분)은 HCl계 및 C2H2O4계의 식각 용액이 아닌 것에 의해서 빠르게 식각되게 된다. 이는 노출된 투명도전막(49) 부분의 주성분인 In2O 및 2InO이 식각 용액과 빠르게 반응하는 것에 기인한다. 이에 따라, 투명도전막(49)의 하부에 있는 금속 패턴은 물질의 제한을 받지 않게 된다. 한편, 투명도전막(49)가 HCl계의 식각 용액에 의해 식각될 경우에는 식각 공정에 소요되는 시간이 1/10로 단축될 수 있다. 투명도전막(49)이 C2H2O4계의 식각 용액에 의해 식각될 경우, 저온에서 식각됨으로써 투명도전막(49)의 하부에 있는 금속 패턴이 손상되지 않게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 제조방법은 식각하고자 하는 ITO의 투명도전막 부분이 수소 플라즈마에 의하여 환원(즉, 산화)되게 하여 식각 용액과 빠르게 반응하게 한다. 이에 따라, ITO의 투명도전막은 HCl계 및 C2H2O 4계가 아닌 식각 용액에 의해서 빠르게 식각되게 된다. 이 결과, 투명도전막의 하부에 있는 도전 패턴은 물질의 제한을 받지 않게 됨은 물론 이거니와 투명도전막의 식각 시에도 손상되지도 않게 된다. 또한, 투명도전막은 HCl계의 식각 용액에 의해 식각될 경우에 식각 공정에 소요되는 시간이 1/10로 단축할 수 있다. 나아가, 투명도전막은 C2H2O4계의 식각 용액에 의해 식각될 경우에는 저온에서 식각을 가능하게 하여 자신의 하부에 있는 금속 패턴이 손상되지 않게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야 할 것이다.

Claims (4)

  1. 투명기판 상에 ITO로 된 투명도전막 패턴을 포함하는 액정표시장치의 제조방법에 있어서,
    상기 투명기판 상에 ITO로된 투명도전막을 형성하는 단계와,
    상기 투명도전막 상에 포토레지스트 패턴을 형성하는 단계와,
    상기 포토 레지스트 패턴에 의해 노출되어진 상기 투명도전막 부분을 환원시키는 단계와,
    상기 환원된 투명도전막 부분을 식각용액에 의해 전부 식각하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 환원 단계는 상기 포토레지스트 패턴에 의해 노출되어진 상기 투명도전막 부분에 대하여 수소 플라즈마 처리가 수행되게 하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 식각 단계는 HCl계의 식각 용액에 의해 식각되는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 상기 식각 단계는 C2H2O4계의 식각 용액에 의해 식각되는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020000022489A 2000-04-27 2000-04-27 액정표시장치의 제조방법 KR100696262B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000022489A KR100696262B1 (ko) 2000-04-27 2000-04-27 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000022489A KR100696262B1 (ko) 2000-04-27 2000-04-27 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20010104428A KR20010104428A (ko) 2001-11-26
KR100696262B1 true KR100696262B1 (ko) 2007-03-16

Family

ID=41623613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000022489A KR100696262B1 (ko) 2000-04-27 2000-04-27 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100696262B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490351B1 (ko) * 2002-07-10 2005-05-17 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100744405B1 (ko) * 2006-04-10 2007-07-30 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치 제조방법
KR101351419B1 (ko) 2010-11-12 2014-01-15 엘지디스플레이 주식회사 평판 표시장치의 제조 장비와 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04170521A (ja) * 1990-11-01 1992-06-18 Matsushita Electric Ind Co Ltd 液晶表示素子
JPH1093089A (ja) * 1996-09-12 1998-04-10 Matsushita Electron Corp 薄膜トランジスタおよびその製造方法
JPH10239704A (ja) * 1997-02-27 1998-09-11 Sharp Corp 反射型液晶表示装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04170521A (ja) * 1990-11-01 1992-06-18 Matsushita Electric Ind Co Ltd 液晶表示素子
JPH1093089A (ja) * 1996-09-12 1998-04-10 Matsushita Electron Corp 薄膜トランジスタおよびその製造方法
JPH10239704A (ja) * 1997-02-27 1998-09-11 Sharp Corp 反射型液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
KR20010104428A (ko) 2001-11-26

Similar Documents

Publication Publication Date Title
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
KR100658522B1 (ko) 액정표시장치의 제조방법
US20090225249A1 (en) Thin film transistor array substrate and manufacturing method thereof
US7858412B2 (en) Thin-film transistor substrate and method of fabricating the same
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
US6392720B1 (en) Substrate structure of a liquid crystal display and a manufacturing method thereof
KR20010082831A (ko) 액정표시장치의 제조방법
US6509940B2 (en) Liquid crystal display and fabricating method thereof
US20090039354A1 (en) Tft array substrate and manufacturing method thereof
US6618110B2 (en) Liquid crystal display and fabricating method thereof
US7125756B2 (en) Method for fabricating liquid crystal display device
KR101174780B1 (ko) 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의제조방법
KR100696262B1 (ko) 액정표시장치의 제조방법
KR20100035888A (ko) 박막 트랜지스터 및 그 제조방법
US6961101B2 (en) Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same
KR100358699B1 (ko) 액정표시장치의 제조방법
KR100358700B1 (ko) 액정표시장치 및 그의 제조방법
KR100710276B1 (ko) 액정표시장치의 제조방법
KR100776505B1 (ko) 액정표시장치의 화소전극 제조 방법
KR100637059B1 (ko) 액정표시소자의 제조방법
KR20020058917A (ko) 박막트랜지스터 및 그 제조방법
KR100658057B1 (ko) 박막 트랜지스터의 제조 방법
KR20010097962A (ko) 박막트랜지스터의 제조방법
KR100646170B1 (ko) 박막트랜지스터의 제조방법
KR20060057874A (ko) 트랜지스터의 제조 방법 및 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee