JPH1093089A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH1093089A JPH1093089A JP24176796A JP24176796A JPH1093089A JP H1093089 A JPH1093089 A JP H1093089A JP 24176796 A JP24176796 A JP 24176796A JP 24176796 A JP24176796 A JP 24176796A JP H1093089 A JPH1093089 A JP H1093089A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- light
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 画素電極下方にシランと過酸化水素から生成
した平坦性に優れた絶縁膜を形成し画素開口率を向上す
る薄膜トランジスタを提供する。 【解決手段】 石英基板１上にポリシリコン能動層２と
ゲート絶縁膜３とゲート電極４と保持容量電極５とが形
成され、ゲート電極４と保持容量電極５の上方に第１の
層間絶縁膜６を介し信号配線層７が形成され、第１のプ
ラズマＣＶＤ酸化膜１１／シランと過酸化水素から生成
される平坦性に優れたＣＶＤ絶縁膜１２／第２のプラズ
マＣＶＤ酸化膜１３の三層から成る平坦化された第２の
層間絶縁膜１４を介して画素の開口部上に窓を有する遮
光膜９が形成され、さらに開口部上及び遮光膜９上に透
明画素電極１０とが形成された構造で、遮光膜の幅を縮
小でき画素開口率を向上できるだけでなく、液晶配向膜
のラビングが画素部全体に均一にでき液晶のリバーステ
ィルトによる光抜け（ドメイン）を抑制できる。
した平坦性に優れた絶縁膜を形成し画素開口率を向上す
る薄膜トランジスタを提供する。 【解決手段】 石英基板１上にポリシリコン能動層２と
ゲート絶縁膜３とゲート電極４と保持容量電極５とが形
成され、ゲート電極４と保持容量電極５の上方に第１の
層間絶縁膜６を介し信号配線層７が形成され、第１のプ
ラズマＣＶＤ酸化膜１１／シランと過酸化水素から生成
される平坦性に優れたＣＶＤ絶縁膜１２／第２のプラズ
マＣＶＤ酸化膜１３の三層から成る平坦化された第２の
層間絶縁膜１４を介して画素の開口部上に窓を有する遮
光膜９が形成され、さらに開口部上及び遮光膜９上に透
明画素電極１０とが形成された構造で、遮光膜の幅を縮
小でき画素開口率を向上できるだけでなく、液晶配向膜
のラビングが画素部全体に均一にでき液晶のリバーステ
ィルトによる光抜け（ドメイン）を抑制できる。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）およびその製造方法に関し、特に画素の開口
率を向上する薄膜トランジスタおよびその製造方法に関
する。
（ＴＦＴ）およびその製造方法に関し、特に画素の開口
率を向上する薄膜トランジスタおよびその製造方法に関
する。
【０００２】
【従来の技術】従来の薄膜トランジスタおよびその製造
方法をそれぞれ図５および図６を用いて説明する。
方法をそれぞれ図５および図６を用いて説明する。
【０００３】図５において、石英基板１上にポリシリコ
ン能動層２とゲート絶縁膜３とゲート電極４と保持容量
電極５とが形成され、ゲート電極４と保持容量電極５の
上方に第１の層間絶縁膜６を介して信号配線層７が形成
され、第１の層間絶縁膜６と第２の層間絶縁膜８を介し
て開口部上に窓を有する遮光膜９が形成され、さらに開
口部上及び遮光膜９上に透明画素電極１０とが形成され
ている。
ン能動層２とゲート絶縁膜３とゲート電極４と保持容量
電極５とが形成され、ゲート電極４と保持容量電極５の
上方に第１の層間絶縁膜６を介して信号配線層７が形成
され、第１の層間絶縁膜６と第２の層間絶縁膜８を介し
て開口部上に窓を有する遮光膜９が形成され、さらに開
口部上及び遮光膜９上に透明画素電極１０とが形成され
ている。
【０００４】また、図６（ａ）に示すように、石英基板
１上にポリシリコン能動層２を形成した後、ポリシリコ
ン能動層２上にゲート絶縁膜３を介してポリシリコンか
ら成るゲート電極４と保持容量電極５を形成し、ゲート
電極４と保持容量電極５の上方に第１の層間絶縁膜６を
介してアルミニウムから成る信号配線層７を形成する。
次に図６（ｂ）に示すように、プラズマＣＶＤ酸化膜か
ら成る第２の層間絶縁膜８を形成する。さらに図６
（ｃ）に示すように、第２の層間絶縁膜８を介して開口
部上に窓を有する遮光膜９を形成した後、開口部上及び
遮光膜９上にＩＴＯから成る透明画素電極１０を形成す
る。
１上にポリシリコン能動層２を形成した後、ポリシリコ
ン能動層２上にゲート絶縁膜３を介してポリシリコンか
ら成るゲート電極４と保持容量電極５を形成し、ゲート
電極４と保持容量電極５の上方に第１の層間絶縁膜６を
介してアルミニウムから成る信号配線層７を形成する。
次に図６（ｂ）に示すように、プラズマＣＶＤ酸化膜か
ら成る第２の層間絶縁膜８を形成する。さらに図６
（ｃ）に示すように、第２の層間絶縁膜８を介して開口
部上に窓を有する遮光膜９を形成した後、開口部上及び
遮光膜９上にＩＴＯから成る透明画素電極１０を形成す
る。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の薄膜トランジスタおよびその製造方法においては、ゲ
ート電極、保持容量電極および信号配線層等の膜厚によ
る第２の層間膜の段差が約１μｍと顕著に発生するた
め、必然的に遮光膜の幅を大きく設計する必要があり、
その結果、画素開口率を低下させるという問題があっ
た。また、段差部で遮光膜のエッチング残渣が発生し、
この残渣を介して隣接した透明画素電極がショートし液
晶パネルの輝点が発生するという問題もあった。さら
に、透明画素電極に段差が発生するため液晶パネル組立
工程の液晶配向膜に段差が生じ、液晶配向膜のラビング
が画素部全体にわたって均一にできないため液晶のリバ
ースティルトによる光抜け（ドメイン）の原因にもなっ
ていた。
の薄膜トランジスタおよびその製造方法においては、ゲ
ート電極、保持容量電極および信号配線層等の膜厚によ
る第２の層間膜の段差が約１μｍと顕著に発生するた
め、必然的に遮光膜の幅を大きく設計する必要があり、
その結果、画素開口率を低下させるという問題があっ
た。また、段差部で遮光膜のエッチング残渣が発生し、
この残渣を介して隣接した透明画素電極がショートし液
晶パネルの輝点が発生するという問題もあった。さら
に、透明画素電極に段差が発生するため液晶パネル組立
工程の液晶配向膜に段差が生じ、液晶配向膜のラビング
が画素部全体にわたって均一にできないため液晶のリバ
ースティルトによる光抜け（ドメイン）の原因にもなっ
ていた。
【０００６】本発明はこのような課題を解決するもの
で、薄膜トランジスタの製造工程で画素開口率を向上で
きるだけでなく、液晶パネルの輝点やドメイン発生を抑
制できる薄膜トランジスタおよびその製造方法を提供す
ることを目的とするものである。
で、薄膜トランジスタの製造工程で画素開口率を向上で
きるだけでなく、液晶パネルの輝点やドメイン発生を抑
制できる薄膜トランジスタおよびその製造方法を提供す
ることを目的とするものである。
【０００７】
【課題を解決するための手段】この課題を解決するため
に、本発明は、石英基板上に形成したポリシリコン能動
層と、前記ポリシリコン能動層上にゲート絶縁膜を介し
て形成したゲート電極と、前記ゲート絶縁膜を介して形
成した画素の保持容量電極と、前記ゲート電極と前記保
持容量電極上に第１の層間絶縁膜を介して形成した信号
配線層と、前記信号配線層の上方に第２の層間絶縁膜を
介して設けた開口部上に窓を有する遮光膜と、開口部上
及び遮光膜上に画素電極とを備えた薄膜トランジスタ
（ＴＦＴ）であって、第２の層間絶縁膜の一部がシラン
と過酸化水素を原料ガスとした平坦性に優れたＣＶＤ絶
縁膜で形成されていることを特徴とした薄膜トランジス
タを提供するものである。
に、本発明は、石英基板上に形成したポリシリコン能動
層と、前記ポリシリコン能動層上にゲート絶縁膜を介し
て形成したゲート電極と、前記ゲート絶縁膜を介して形
成した画素の保持容量電極と、前記ゲート電極と前記保
持容量電極上に第１の層間絶縁膜を介して形成した信号
配線層と、前記信号配線層の上方に第２の層間絶縁膜を
介して設けた開口部上に窓を有する遮光膜と、開口部上
及び遮光膜上に画素電極とを備えた薄膜トランジスタ
（ＴＦＴ）であって、第２の層間絶縁膜の一部がシラン
と過酸化水素を原料ガスとした平坦性に優れたＣＶＤ絶
縁膜で形成されていることを特徴とした薄膜トランジス
タを提供するものである。
【０００８】また本発明は、石英基板上にポリシリコン
能動層、ゲート電極、保持容量電極、第１の層間絶縁
膜、及び信号配線層を形成する工程と、前記信号配線層
及び第１の層間絶縁膜の全面を平坦性に優れた第２の層
間絶縁膜で被覆する工程と、第２の層間絶縁膜を介して
開口部上に窓を有する遮光膜を形成する工程と、開口部
上及び遮光膜上に画素電極を形成する工程を具備するこ
とを特徴とした薄膜トランジスタの製造方法を提供する
ものである。
能動層、ゲート電極、保持容量電極、第１の層間絶縁
膜、及び信号配線層を形成する工程と、前記信号配線層
及び第１の層間絶縁膜の全面を平坦性に優れた第２の層
間絶縁膜で被覆する工程と、第２の層間絶縁膜を介して
開口部上に窓を有する遮光膜を形成する工程と、開口部
上及び遮光膜上に画素電極を形成する工程を具備するこ
とを特徴とした薄膜トランジスタの製造方法を提供する
ものである。
【０００９】また本発明は、請求項２に記載の方法にお
いて、第２の層間絶縁膜を第１のプラズマＣＶＤ酸化膜
／シランと過酸化水素から生成される平坦性に優れたＣ
ＶＤ絶縁膜／第２のプラズマＣＶＤ酸化膜の三層で形成
する工程を具備することを特徴とした薄膜トランジスタ
の製造方法を提供するものである。
いて、第２の層間絶縁膜を第１のプラズマＣＶＤ酸化膜
／シランと過酸化水素から生成される平坦性に優れたＣ
ＶＤ絶縁膜／第２のプラズマＣＶＤ酸化膜の三層で形成
する工程を具備することを特徴とした薄膜トランジスタ
の製造方法を提供するものである。
【００１０】また本発明は、請求項２、または請求項３
に記載の方法において、第２の層間絶縁膜形成後に、水
素または窒素／水素の混合ガス雰囲気中にて３００℃〜
４５０℃程度の温度で熱処理する工程を具備することを
特徴とした薄膜トランジスタの製造方法を提供するもの
である。
に記載の方法において、第２の層間絶縁膜形成後に、水
素または窒素／水素の混合ガス雰囲気中にて３００℃〜
４５０℃程度の温度で熱処理する工程を具備することを
特徴とした薄膜トランジスタの製造方法を提供するもの
である。
【００１１】また本発明は、石英基板上に形成したポリ
シリコン能動層と、前記ポリシリコン能動層上にゲート
絶縁膜を介して形成したゲート電極と、前記ゲート絶縁
膜を介して形成した画素の保持容量電極と、前記ゲート
電極と前記保持容量電極上に第１の層間絶縁膜を介して
形成した信号配線層と、前記信号配線層の上方に第２の
層間絶縁膜を介して設けた開口部上に窓を有する遮光膜
と、開口部上及び遮光膜上に第３の層間絶縁膜を介して
画素電極とを備えた薄膜トランジスタ（ＴＦＴ）であっ
て、第３の層間絶縁膜の一部がシランと過酸化水素を原
料ガスとした平坦性に優れたＣＶＤ絶縁膜で形成されて
いることを特徴とした薄膜トランジスタを提供するもの
である。
シリコン能動層と、前記ポリシリコン能動層上にゲート
絶縁膜を介して形成したゲート電極と、前記ゲート絶縁
膜を介して形成した画素の保持容量電極と、前記ゲート
電極と前記保持容量電極上に第１の層間絶縁膜を介して
形成した信号配線層と、前記信号配線層の上方に第２の
層間絶縁膜を介して設けた開口部上に窓を有する遮光膜
と、開口部上及び遮光膜上に第３の層間絶縁膜を介して
画素電極とを備えた薄膜トランジスタ（ＴＦＴ）であっ
て、第３の層間絶縁膜の一部がシランと過酸化水素を原
料ガスとした平坦性に優れたＣＶＤ絶縁膜で形成されて
いることを特徴とした薄膜トランジスタを提供するもの
である。
【００１２】また本発明は、石英基板上にポリシリコン
能動層、ゲート電極、保持容量電極、第１の層間絶縁
膜、及び信号配線層を形成する工程と、第２の層間絶縁
膜を介して開口部上に窓を有する遮光膜を形成する工程
と、前記遮光膜及び第２の層間絶縁膜の全面を平坦性に
優れた第３の層間絶縁膜で被覆する工程と、第３の層間
絶縁膜を介して開口部上及び遮光膜上に画素電極を形成
する工程を具備することを特徴とした薄膜トランジスタ
の製造方法を提供するものである。
能動層、ゲート電極、保持容量電極、第１の層間絶縁
膜、及び信号配線層を形成する工程と、第２の層間絶縁
膜を介して開口部上に窓を有する遮光膜を形成する工程
と、前記遮光膜及び第２の層間絶縁膜の全面を平坦性に
優れた第３の層間絶縁膜で被覆する工程と、第３の層間
絶縁膜を介して開口部上及び遮光膜上に画素電極を形成
する工程を具備することを特徴とした薄膜トランジスタ
の製造方法を提供するものである。
【００１３】また本発明は、請求項６に記載の方法にお
いて、第３の層間絶縁膜を第１のプラズマＣＶＤ酸化膜
／シランと過酸化水素から生成される平坦性に優れたＣ
ＶＤ絶縁膜／第２のプラズマＣＶＤ酸化膜の三層で形成
する工程を具備することを特徴とした薄膜トランジスタ
の製造方法を提供するものである。
いて、第３の層間絶縁膜を第１のプラズマＣＶＤ酸化膜
／シランと過酸化水素から生成される平坦性に優れたＣ
ＶＤ絶縁膜／第２のプラズマＣＶＤ酸化膜の三層で形成
する工程を具備することを特徴とした薄膜トランジスタ
の製造方法を提供するものである。
【００１４】さらに本発明は、請求項６、または請求項
７に記載の方法において、第３の層間絶縁膜形成後に、
水素または窒素／水素の混合ガス雰囲気中にて３００℃
〜４５０℃程度の温度で熱処理する工程を具備すること
を特徴とした薄膜トランジスタの製造方法を提供するも
のである。
７に記載の方法において、第３の層間絶縁膜形成後に、
水素または窒素／水素の混合ガス雰囲気中にて３００℃
〜４５０℃程度の温度で熱処理する工程を具備すること
を特徴とした薄膜トランジスタの製造方法を提供するも
のである。
【００１５】
【発明の実施の形態】本発明では、画素電極下方の第２
の層間絶縁膜の一部がシランと過酸化水素を原料ガスと
した平坦性に優れたＣＶＤ絶縁膜で形成されているた
め、ゲート電極、保持容量電極および信号配線層等の膜
厚による第２の層間膜の段差は０．１μｍ以下と著しく
軽減され、その結果、遮光膜の幅を高精度に縮小するこ
とができるため画素開口率を向上できる。また、画素電
極下方の第２の層間絶縁膜が平坦化されているため、段
差部での遮光膜のエッチング残渣の発生を防止でき、こ
の残渣を介した隣接した画素電極間のショートによる液
晶パネルの輝点発生を抑制できる。さらに、画素電極の
段差も著しく軽減されるため液晶パネル組立工程の液晶
配向膜も平坦化でき、液晶配向膜のラビングが画素部全
体にわたって均一にできるため液晶のリバースティルト
による光抜け（ドメイン）を抑制できる。
の層間絶縁膜の一部がシランと過酸化水素を原料ガスと
した平坦性に優れたＣＶＤ絶縁膜で形成されているた
め、ゲート電極、保持容量電極および信号配線層等の膜
厚による第２の層間膜の段差は０．１μｍ以下と著しく
軽減され、その結果、遮光膜の幅を高精度に縮小するこ
とができるため画素開口率を向上できる。また、画素電
極下方の第２の層間絶縁膜が平坦化されているため、段
差部での遮光膜のエッチング残渣の発生を防止でき、こ
の残渣を介した隣接した画素電極間のショートによる液
晶パネルの輝点発生を抑制できる。さらに、画素電極の
段差も著しく軽減されるため液晶パネル組立工程の液晶
配向膜も平坦化でき、液晶配向膜のラビングが画素部全
体にわたって均一にできるため液晶のリバースティルト
による光抜け（ドメイン）を抑制できる。
【００１６】また本発明では、画素電極下の第３の層間
絶縁膜の一部がシランと過酸化水素を原料ガスとした平
坦性に優れたＣＶＤ絶縁膜で形成されているため、ゲー
ト電極、保持容量電極および信号配線層等の膜厚による
第３の層間膜の段差は０．１μｍ以下と著しく軽減さ
れ、その結果、画素電極を信号配線層の上まで拡大でき
るため画素開口率を向上できる。さらに、画素電極の段
差も著しく軽減されるため液晶パネル組立工程の液晶配
向膜も平坦化でき、液晶配向膜のラビングが画素部全体
にわたって均一にできるため液晶のリバースティルトに
よる光抜け（ドメイン）を抑制できる。
絶縁膜の一部がシランと過酸化水素を原料ガスとした平
坦性に優れたＣＶＤ絶縁膜で形成されているため、ゲー
ト電極、保持容量電極および信号配線層等の膜厚による
第３の層間膜の段差は０．１μｍ以下と著しく軽減さ
れ、その結果、画素電極を信号配線層の上まで拡大でき
るため画素開口率を向上できる。さらに、画素電極の段
差も著しく軽減されるため液晶パネル組立工程の液晶配
向膜も平坦化でき、液晶配向膜のラビングが画素部全体
にわたって均一にできるため液晶のリバースティルトに
よる光抜け（ドメイン）を抑制できる。
【００１７】以下、本発明の一実施例による薄膜トラン
ジスタについてその断面を示す図１に基づいて説明す
る。
ジスタについてその断面を示す図１に基づいて説明す
る。
【００１８】図１において、石英基板１上にはポリシリ
コン能動層２とゲート絶縁膜３とゲート電極４と保持容
量電極５とが形成され、ゲート電極４と保持容量電極５
の上方に第１の層間絶縁膜６を介して信号配線層７が形
成され、第１のプラズマＣＶＤ酸化膜１１／シランと過
酸化水素から生成される平坦性に優れたＣＶＤ絶縁膜１
２／第２のプラズマＣＶＤ酸化膜１３の三層から成る第
２の層間絶縁膜１４を介して開口部上に窓を有する遮光
膜９が形成され、さらに開口部上及び遮光膜９上に透明
画素電極１０とが形成されている。
コン能動層２とゲート絶縁膜３とゲート電極４と保持容
量電極５とが形成され、ゲート電極４と保持容量電極５
の上方に第１の層間絶縁膜６を介して信号配線層７が形
成され、第１のプラズマＣＶＤ酸化膜１１／シランと過
酸化水素から生成される平坦性に優れたＣＶＤ絶縁膜１
２／第２のプラズマＣＶＤ酸化膜１３の三層から成る第
２の層間絶縁膜１４を介して開口部上に窓を有する遮光
膜９が形成され、さらに開口部上及び遮光膜９上に透明
画素電極１０とが形成されている。
【００１９】次に本発明の一実施例による薄膜トランジ
スタの製造方法を図２に基づいて説明する。図２（ａ）
に示すように、ポリシリコンの固相成長法により石英基
板１上にポリシリコン能動層２を形成した後、ポリシリ
コン能動層２上にゲート絶縁膜３を介してポリシリコン
から成るゲート電極４と画素の保持容量電極５を形成
し、ゲート電極４と保持容量電極５の上方に第１の層間
絶縁膜６を介してアルミニウムから成る信号配線層７を
形成する。
スタの製造方法を図２に基づいて説明する。図２（ａ）
に示すように、ポリシリコンの固相成長法により石英基
板１上にポリシリコン能動層２を形成した後、ポリシリ
コン能動層２上にゲート絶縁膜３を介してポリシリコン
から成るゲート電極４と画素の保持容量電極５を形成
し、ゲート電極４と保持容量電極５の上方に第１の層間
絶縁膜６を介してアルミニウムから成る信号配線層７を
形成する。
【００２０】次に図２（ｂ）に示すように、シランと亜
酸化窒素を原料ガスとしてプラズマＣＶＤ法により反応
圧力０．５〜２．０Ｔｏｒｒ、成長温度３００〜４００
℃にて、全面に１００〜３００ｎｍ程度の膜厚の第１の
プラズマＣＶＤ酸化膜１１を形成した後、第１のプラズ
マＣＶＤ酸化膜１１上に、シランと過酸化水素を原料ガ
スとして、反応圧力１．０〜２．０Ｔｏｒｒ、成長温度
−１０〜３０℃程度にて０．５〜１．０μｍ程度の膜厚
の平坦性に優れたＣＶＤ絶縁膜１２を形成し、続いてシ
ランと亜酸化窒素を原料ガスとしてプラズマＣＶＤ法に
より反応圧力０．５〜２．０Ｔｏｒｒ、成長温度３００
〜４００℃にて、全面に１００〜５００ｎｍ程度の膜厚
の第２のプラズマＣＶＤ酸化膜１３を形成することによ
り第２の層間絶縁膜１４を形成する。
酸化窒素を原料ガスとしてプラズマＣＶＤ法により反応
圧力０．５〜２．０Ｔｏｒｒ、成長温度３００〜４００
℃にて、全面に１００〜３００ｎｍ程度の膜厚の第１の
プラズマＣＶＤ酸化膜１１を形成した後、第１のプラズ
マＣＶＤ酸化膜１１上に、シランと過酸化水素を原料ガ
スとして、反応圧力１．０〜２．０Ｔｏｒｒ、成長温度
−１０〜３０℃程度にて０．５〜１．０μｍ程度の膜厚
の平坦性に優れたＣＶＤ絶縁膜１２を形成し、続いてシ
ランと亜酸化窒素を原料ガスとしてプラズマＣＶＤ法に
より反応圧力０．５〜２．０Ｔｏｒｒ、成長温度３００
〜４００℃にて、全面に１００〜５００ｎｍ程度の膜厚
の第２のプラズマＣＶＤ酸化膜１３を形成することによ
り第２の層間絶縁膜１４を形成する。
【００２１】図２（ｃ）に示すように、第２の層間絶縁
膜１４を介して開口部上に窓を有し画素トランジスタの
ドレインに接続された遮光膜９を形成し、さらに開口部
上及び遮光膜９上にＩＴＯから成る透明画素電極１０を
形成する。
膜１４を介して開口部上に窓を有し画素トランジスタの
ドレインに接続された遮光膜９を形成し、さらに開口部
上及び遮光膜９上にＩＴＯから成る透明画素電極１０を
形成する。
【００２２】また本発明の他の実施例による薄膜トラン
ジスタについてその断面を示す図３に基づいて説明す
る。
ジスタについてその断面を示す図３に基づいて説明す
る。
【００２３】図３において、石英基板１上にはポリシリ
コン能動層２とゲート絶縁膜３とゲート電極４と保持容
量電極５とが形成され、ゲート電極４と保持容量電極５
の上方に第１の層間絶縁膜６を介して信号配線層７が形
成され、第２の層間絶縁膜８を介して開口部上に窓を有
する遮光膜９が形成され、第１のプラズマＣＶＤ酸化膜
１５／シランと過酸化水素から生成される平坦性に優れ
たＣＶＤ絶縁膜１６／第２のプラズマＣＶＤ酸化膜１７
の三層から成る第３の層間絶縁膜１８を介して開口部上
及び遮光膜９上に透明画素電極１０とが形成されてい
る。
コン能動層２とゲート絶縁膜３とゲート電極４と保持容
量電極５とが形成され、ゲート電極４と保持容量電極５
の上方に第１の層間絶縁膜６を介して信号配線層７が形
成され、第２の層間絶縁膜８を介して開口部上に窓を有
する遮光膜９が形成され、第１のプラズマＣＶＤ酸化膜
１５／シランと過酸化水素から生成される平坦性に優れ
たＣＶＤ絶縁膜１６／第２のプラズマＣＶＤ酸化膜１７
の三層から成る第３の層間絶縁膜１８を介して開口部上
及び遮光膜９上に透明画素電極１０とが形成されてい
る。
【００２４】また、上記構造の薄膜トランジスタの製造
方法を図４に基づいて説明する。図４（ａ）に示すよう
に、ポリシリコンの固相成長法により石英基板１上にポ
リシリコン能動層２を形成した後、ポリシリコン能動層
２上にゲート絶縁膜３を介してポリシリコンから成るゲ
ート電極４と画素の保持容量電極５を形成し、ゲート電
極４と保持容量電極５の上方に第１の層間絶縁膜６を介
してアルミニウムから成る信号配線層７を形成する。
方法を図４に基づいて説明する。図４（ａ）に示すよう
に、ポリシリコンの固相成長法により石英基板１上にポ
リシリコン能動層２を形成した後、ポリシリコン能動層
２上にゲート絶縁膜３を介してポリシリコンから成るゲ
ート電極４と画素の保持容量電極５を形成し、ゲート電
極４と保持容量電極５の上方に第１の層間絶縁膜６を介
してアルミニウムから成る信号配線層７を形成する。
【００２５】次に図４（ｂ）に示すように、プラズマＣ
ＶＤ酸化膜から成る第２の層間絶縁膜８を介して開口部
上に窓を有する遮光膜９を形成した後、シランと亜酸化
窒素を原料ガスとしてプラズマＣＶＤ法により反応圧力
０．５〜２．０Ｔｏｒｒ、成長温度３００〜４００℃に
て、全面に１００〜３００ｎｍ程度の膜厚の第１のプラ
ズマＣＶＤ酸化膜１５を形成した後、第１のプラズマＣ
ＶＤ酸化膜１５上に、シランと過酸化水素を原料ガスと
して、反応圧力１．０〜２．０Ｔｏｒｒ、成長温度−１
０〜３０℃程度にて０．５〜１．０μｍ程度の膜厚の平
坦性に優れたＣＶＤ絶縁膜１６を形成し、続いてシラン
と亜酸化窒素を原料ガスとしてプラズマＣＶＤ法により
反応圧力０．５〜２．０Ｔｏｒｒ、成長温度３００〜４
００℃にて、全面に１００〜５００ｎｍ程度の膜厚の第
２のプラズマＣＶＤ酸化膜１７を形成することにより第
３の層間絶縁膜１８を形成する。
ＶＤ酸化膜から成る第２の層間絶縁膜８を介して開口部
上に窓を有する遮光膜９を形成した後、シランと亜酸化
窒素を原料ガスとしてプラズマＣＶＤ法により反応圧力
０．５〜２．０Ｔｏｒｒ、成長温度３００〜４００℃に
て、全面に１００〜３００ｎｍ程度の膜厚の第１のプラ
ズマＣＶＤ酸化膜１５を形成した後、第１のプラズマＣ
ＶＤ酸化膜１５上に、シランと過酸化水素を原料ガスと
して、反応圧力１．０〜２．０Ｔｏｒｒ、成長温度−１
０〜３０℃程度にて０．５〜１．０μｍ程度の膜厚の平
坦性に優れたＣＶＤ絶縁膜１６を形成し、続いてシラン
と亜酸化窒素を原料ガスとしてプラズマＣＶＤ法により
反応圧力０．５〜２．０Ｔｏｒｒ、成長温度３００〜４
００℃にて、全面に１００〜５００ｎｍ程度の膜厚の第
２のプラズマＣＶＤ酸化膜１７を形成することにより第
３の層間絶縁膜１８を形成する。
【００２６】次に図４（ｃ）に示すように、第３の層間
絶縁膜１８を介して、開口部上及び遮光膜９上にＩＴＯ
から成る透明画素電極１０を形成する。
絶縁膜１８を介して、開口部上及び遮光膜９上にＩＴＯ
から成る透明画素電極１０を形成する。
【００２７】
【発明の効果】以上のように本発明によれば、画素電極
下方の第２の層間絶縁膜の一部がシランと過酸化水素を
原料ガスとした平坦性に優れたＣＶＤ絶縁膜で形成され
ているため、ゲート電極、保持容量電極および信号配線
層等の膜厚による第２の層間絶縁膜の段差は０．１μｍ
以下と著しく軽減され、その結果、遮光膜の幅を高精度
に縮小することができるため画素開口率を向上できる効
果が得られる。また、画素電極下方の第２の層間絶縁膜
が平坦化されているため、段差部での遮光膜のエッチン
グ残渣の発生を防止でき、この残渣を介して隣接した画
素電極間のショートによる液晶パネルの輝点発生を抑制
できる効果も得られる。さらに、画素電極の段差も著し
く軽減されるため液晶パネル組立工程の液晶配向膜も平
坦化でき、液晶配向膜のラビングが画素部全体にわたっ
て均一にできるため液晶のリバースティルトによる光抜
け（ドメイン）を抑制できる効果が得られ、所望の特性
の薄膜トランジスタを提供することができる。
下方の第２の層間絶縁膜の一部がシランと過酸化水素を
原料ガスとした平坦性に優れたＣＶＤ絶縁膜で形成され
ているため、ゲート電極、保持容量電極および信号配線
層等の膜厚による第２の層間絶縁膜の段差は０．１μｍ
以下と著しく軽減され、その結果、遮光膜の幅を高精度
に縮小することができるため画素開口率を向上できる効
果が得られる。また、画素電極下方の第２の層間絶縁膜
が平坦化されているため、段差部での遮光膜のエッチン
グ残渣の発生を防止でき、この残渣を介して隣接した画
素電極間のショートによる液晶パネルの輝点発生を抑制
できる効果も得られる。さらに、画素電極の段差も著し
く軽減されるため液晶パネル組立工程の液晶配向膜も平
坦化でき、液晶配向膜のラビングが画素部全体にわたっ
て均一にできるため液晶のリバースティルトによる光抜
け（ドメイン）を抑制できる効果が得られ、所望の特性
の薄膜トランジスタを提供することができる。
【００２８】また本発明によれば、画素電極下の第３の
層間絶縁膜の一部がシランと過酸化水素を原料ガスとし
た平坦性に優れたＣＶＤ絶縁膜で形成されているため、
ゲート電極、保持容量電極および信号配線層等の膜厚に
よる第３の層間絶縁膜の段差は０．１μｍ以下と著しく
軽減され、その結果、透明画素電極を信号配線層の上ま
で拡大できるため画素開口率を向上できる。さらに、画
素電極の段差も著しく軽減されるため液晶パネル組立工
程の液晶配向膜も平坦化でき、液晶配向膜のラビングが
画素部全体にわたって均一にできるため液晶のリバース
ティルトによる光抜け（ドメイン）を抑制できる。
層間絶縁膜の一部がシランと過酸化水素を原料ガスとし
た平坦性に優れたＣＶＤ絶縁膜で形成されているため、
ゲート電極、保持容量電極および信号配線層等の膜厚に
よる第３の層間絶縁膜の段差は０．１μｍ以下と著しく
軽減され、その結果、透明画素電極を信号配線層の上ま
で拡大できるため画素開口率を向上できる。さらに、画
素電極の段差も著しく軽減されるため液晶パネル組立工
程の液晶配向膜も平坦化でき、液晶配向膜のラビングが
画素部全体にわたって均一にできるため液晶のリバース
ティルトによる光抜け（ドメイン）を抑制できる。
【００２９】また本発明によれば、シランと過酸化水素
を原料ガスとした平坦性に優れたＣＶＤ絶縁膜は、例え
ばアクリル樹脂等の有機材料と比較して耐熱性、耐光
性、耐湿性、微細加工性、密着性の点で優れているだけ
でなく、ＳＯＧ等の平坦化材料と比較して耐クラック性
も高く、薄膜トランジスタの信頼性を著しく向上させる
効果が得られる。
を原料ガスとした平坦性に優れたＣＶＤ絶縁膜は、例え
ばアクリル樹脂等の有機材料と比較して耐熱性、耐光
性、耐湿性、微細加工性、密着性の点で優れているだけ
でなく、ＳＯＧ等の平坦化材料と比較して耐クラック性
も高く、薄膜トランジスタの信頼性を著しく向上させる
効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例による薄膜トランジスタを示
す構成断面図
す構成断面図
【図２】本発明の一実施例による薄膜トランジスタの製
造方法を示す要部断面図
造方法を示す要部断面図
【図３】本発明の一実施例による薄膜トランジスタを示
す構成断面図
す構成断面図
【図４】本発明の一実施例による薄膜トランジスタの製
造方法を示す要部断面図
造方法を示す要部断面図
【図５】従来の薄膜トランジスタを示す構成断面図
【図６】従来の薄膜トランジスタの製造方法を示す要部
断面図
断面図
１ 石英基板 ２ ポリシリコン能動層 ３ ゲート絶縁膜 ４ ゲート電極 ５ 保持容量電極 ６ 第１の層間絶縁膜 ７ 信号配線層 ８、１４ 第２の層間絶縁膜 ９ 遮光膜 １０ 透明画素電極 １１、１５ 第１のプラズマＣＶＤ酸化膜 １２、１６ 平坦性に優れたＣＶＤ絶縁膜 １３、１７ 第２のプラズマＣＶＤ酸化膜 １８ 第３の層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野沢 和利 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 小林 和憲 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (8)
- 【請求項１】石英基板上に形成したポリシリコン能動層
と、前記ポリシリコン能動層上にゲート絶縁膜を介して
形成したゲート電極と、前記ゲート絶縁膜を介して形成
した画素の保持容量電極と、前記ゲート電極と前記保持
容量電極上に第１の層間絶縁膜を介して形成した信号配
線層と、前記信号配線層の上方に第２の層間絶縁膜を介
して設けた開口部上に窓を有する遮光膜と、開口部上及
び遮光膜上に画素電極とを備えた薄膜トランジスタ（Ｔ
ＦＴ）であって、第２の層間絶縁膜の一部がシランと過
酸化水素を原料ガスとした平坦性に優れたＣＶＤ絶縁膜
で形成されていることを特徴とした薄膜トランジスタ。 - 【請求項２】石英基板上にポリシリコン能動層、ゲート
電極、保持容量電極、第１の層間絶縁膜、及び信号配線
層を形成する工程と、前記信号配線層及び第１の層間絶
縁膜の全面を平坦性に優れた第２の層間絶縁膜で被覆す
る工程と、第２の層間絶縁膜を介して開口部上に窓を有
する遮光膜を形成する工程と、開口部上及び遮光膜上に
画素電極を形成する工程を具備することを特徴とした薄
膜トランジスタの製造方法。 - 【請求項３】請求項２に記載の薄膜トランジスタの製造
方法において、第２の層間絶縁膜を第１のプラズマＣＶ
Ｄ酸化膜／シランと過酸化水素から生成される平坦性に
優れたＣＶＤ絶縁膜／第２のプラズマＣＶＤ酸化膜の三
層で形成する工程を具備することを特徴とした薄膜トラ
ンジスタの製造方法。 - 【請求項４】請求項２、または請求項３に記載の薄膜ト
ランジスタの製造方法において、第２の層間絶縁膜形成
後に、水素または窒素／水素の混合ガス雰囲気中にて３
００℃〜４５０℃程度の温度で熱処理する工程を具備す
ることを特徴とした薄膜トランジスタの製造方法。 - 【請求項５】石英基板上に形成したポリシリコン能動層
と、前記ポリシリコン能動層上にゲート絶縁膜を介して
形成したゲート電極と、前記ゲート絶縁膜を介して形成
した画素の保持容量電極と、前記ゲート電極と前記保持
容量電極上に第１の層間絶縁膜を介して形成した信号配
線層と、前記信号配線層の上方に第２の層間絶縁膜を介
して設けた開口部上に窓を有する遮光膜と、開口部上及
び遮光膜上に第３の層間絶縁膜を介して画素電極とを備
えた薄膜トランジスタ（ＴＦＴ）であって、第３の層間
絶縁膜の一部がシランと過酸化水素を原料ガスとした平
坦性に優れたＣＶＤ絶縁膜で形成されていることを特徴
とした薄膜トランジスタ。 - 【請求項６】石英基板上にポリシリコン能動層、ゲート
電極、保持容量電極、第１の層間絶縁膜、及び信号配線
層を形成する工程と、第２の層間絶縁膜を介して開口部
上に窓を有する遮光膜を形成する工程と、前記遮光膜及
び第２の層間絶縁膜の全面を平坦性に優れた第３の層間
絶縁膜で被覆する工程と、第３の層間絶縁膜を介して開
口部上及び遮光膜上に画素電極を形成する工程を具備す
ることを特徴とした薄膜トランジスタの製造方法。 - 【請求項７】請求項６に記載の薄膜トランジスタの製造
方法において、第３の層間絶縁膜を第１のプラズマＣＶ
Ｄ酸化膜／シランと過酸化水素から生成される平坦性に
優れたＣＶＤ絶縁膜／第２のプラズマＣＶＤ酸化膜の三
層で形成する工程を具備することを特徴とした薄膜トラ
ンジスタの製造方法。 - 【請求項８】請求項６、または請求項７に記載の薄膜ト
ランジスタの製造方法において、第３の層間絶縁膜形成
後に、水素または窒素／水素の混合ガス雰囲気中にて３
００℃〜４５０℃程度の温度で熱処理する工程を具備す
ることを特徴とした薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24176796A JPH1093089A (ja) | 1996-09-12 | 1996-09-12 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24176796A JPH1093089A (ja) | 1996-09-12 | 1996-09-12 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1093089A true JPH1093089A (ja) | 1998-04-10 |
Family
ID=17079231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24176796A Pending JPH1093089A (ja) | 1996-09-12 | 1996-09-12 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1093089A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100317625B1 (ko) * | 1999-05-25 | 2001-12-22 | 구본준, 론 위라하디락사 | 박막트랜지스터의 제조방법 |
| KR20030055060A (ko) * | 2001-12-26 | 2003-07-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100696262B1 (ko) * | 2000-04-27 | 2007-03-16 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| KR100878265B1 (ko) * | 2001-11-21 | 2009-01-13 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
-
1996
- 1996-09-12 JP JP24176796A patent/JPH1093089A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100317625B1 (ko) * | 1999-05-25 | 2001-12-22 | 구본준, 론 위라하디락사 | 박막트랜지스터의 제조방법 |
| KR100696262B1 (ko) * | 2000-04-27 | 2007-03-16 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| KR100878265B1 (ko) * | 2001-11-21 | 2009-01-13 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| KR20030055060A (ko) * | 2001-12-26 | 2003-07-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| KR19990023185A (ko) | 게이트 구조 및 그의 제조 방법, 박막 트랜지스터 구조 및 그의 제조 방법, 인버티드 트랜지스터 구조 | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| JPH09162412A (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| US20100188592A1 (en) | Method for forming multilayer structure, method for manufacturing display panel, and display panel | |
| KR20010040002A (ko) | 액티브 매트릭스형 액정 표시 장치 | |
| JP2003241687A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| JP2556262B2 (ja) | 液晶表示パネル | |
| US20030081160A1 (en) | Semi-transmission type liquid crystal display and fabrication method thereof | |
| JP2001177097A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH1093089A (ja) | 薄膜トランジスタおよびその製造方法 | |
| WO2020021939A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11271807A (ja) | アクティブマトリックス基板及び液晶表示装置 | |
| JP3053093B2 (ja) | アクティブマトリクス液晶表示装置 | |
| US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| JPS61188967A (ja) | 薄膜トランジスタ | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JP3169322B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2021034577A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10133234A (ja) | 液晶表示装置 | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| JP2538523B2 (ja) | 液晶マトリクスパネルの製造方法 | |
| JP2002122883A (ja) | 液晶表示装置の製造方法 | |
| WO2020116107A1 (ja) | 表示装置および半導体装置 |