KR100646170B1 - 박막트랜지스터의 제조방법 - Google Patents

박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100646170B1
KR100646170B1 KR1020000022491A KR20000022491A KR100646170B1 KR 100646170 B1 KR100646170 B1 KR 100646170B1 KR 1020000022491 A KR1020000022491 A KR 1020000022491A KR 20000022491 A KR20000022491 A KR 20000022491A KR 100646170 B1 KR100646170 B1 KR 100646170B1
Authority
KR
South Korea
Prior art keywords
layer
gate electrode
ohmic contact
ohmic
metal layer
Prior art date
Application number
KR1020000022491A
Other languages
English (en)
Other versions
KR20010097961A (ko
Inventor
이우채
류순성
김용완
김후성
곽동영
정유호
박덕진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000022491A priority Critical patent/KR100646170B1/ko
Publication of KR20010097961A publication Critical patent/KR20010097961A/ko
Application granted granted Critical
Publication of KR100646170B1 publication Critical patent/KR100646170B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 투명기판 상의 소정 부분에 게이트전극 및 게이트라인을 형성하는 단계와; 상기 투명기판 상에 상기 게이트전극 및 게이트라인을 덮도록 게이트절연막, 활성층 및 오믹접촉층을 순차적으로 증착하는 단계와; 상기 오믹접촉층 상에 오믹금속층을 증착하고 상기 오믹금속층을 패터닝하여 상기 게이트라인과 수직되는 데이터라인과 상기 게이트전극 상에 소오스 및 드레인전극을 형성함과 아울러 상기 게이트전극과 대응되는 영역에 상기 활성층이 노출되도록 상기 오믹접촉층을 패터닝하는 단계와; 상기 활성층 상에 상기 소오스 및 드레인전극과 오믹금속층을 덮도록 패시베이션층을 형성하고 상기 패시베이션층 상에 상기 데이터라인을 포함하는 상기 소오스 및 드레인전극과 대응하는 부분에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 패시베이션층, 오믹금속층, 오믹접촉층 및 활성층의 노출된 부분을 순차적으로 식각하고 SF6 + O2의 혼합 가스로 애싱(ashing) 처리하는 단계와; 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
따라서, Cl 성분이 잔류하지 않으므로 H2O의 H2 성분과의 반응으로 인한 HCl 용액이 생성되지 않아 제 1 금속층이 노출되는 것을 방지하므로 게이트전극의 노출된 부분이 손상으로 판정되어 되는 것을 방지하여 수율을 향상시킬 수 있다.

Description

박막트랜지스터의 제조방법{Method of Fabricating Thin Film Transistor}
도 1a 내지 도 1e는 종래 기술에 따른 박막트랜지스터의 제조 공정도
도 2a 내지 도 2f는 본 발명에 따른 박막트랜지스터의 제조 공정도
<도면의 주요 부분에 대한 부호의 설명>
31 : 투명기판 33 : 게이트전극
35 : 게이트라인 37 : 게이트절연막
39 : 활성층 41 : 오믹접촉층
43, 44 : 소오스 및 드레인전극
45 : 금속층
47 : 패시베이션층 49 : 포토레지스트 패턴
본 발명은 박막트랜지스터의 제조방법에 관한 것으로서 특히, 게이트전극의 손상으로 인한 수율 저하를 방지할 수 있는 박막트랜지스터의 제조방법에 관한 것이다.
액정표시장치는 게이트전극, 게이트절연막, 활성층, 오믹접촉층, 소오스 및 드레인전극으로 구성된 박막트랜지스터(Thin Film Transistor)로 이루어진 스위칭 소자와 화소(pixel) 전극이 형성된 하판과 칼라필터가 형성된 상판 사이에 주입된 액정으로 이루어진다.
상기에서 통상적인 방법에 의해 하판을 제조할 때 게이트전극, 활성층 및 오믹접촉층, 소오스 및 드레인전극, 패시베이션층 내의 접촉홀과 화소전극을 패터닝하기 위해 5개의 마스크가 필요하다. 그러므로, 마스크 수를 감소시켜 4개의 마스크만으로 공정을 진행하여 하판을 형성하기 위한 연구가 활발히 진행되고 있다.
도 1a 내지 도1e는 종래 기술에 따른 박막트랜지스터의 제조 공정도이다.
도 1a를 참조하면, 투명기판(11) 상에 스퍼터링(sputtering) 등의 방법으로 금속박막을 형성하고 습식 방법을 포함하는 포토리쏘그래피 방법으로 투명기판(11)의 소정 부분에 잔류하도록 패터닝하여 게이트전극(13) 및 게이트라인(15)을 형성한다. 이 때, 금속박막을 2층으로 형성하는데, 하부층에 알루미늄(Al)과 네오딤(Nd)의 합금을 2000Å 정도의 두께로 증착하고, 그리고, 상부층에 몰리브덴(Mo)을 500Å 정도의 두께로 증착하여 형성한다.
도 1b를 참조하면, 투명기판(11) 상에 게이트전극(13) 및 게이트라인(15)을 덮도록 게이트절연막(17), 활성층(19) 및 오믹접촉층(21)을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 순차적으로 형성한다. 상기에서 게이트절연막(17)은 산화실리콘 또는 질화실리콘 등의 절연물질을 증착하여 형성하 고, 활성층(19)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(21)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
도 1c를 참조하면, 오믹접촉층(21) 상에 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 또는 탄탈륨(Ta) 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)을 CVD 방법 또는 스퍼터링(sputtering) 방법으로 증착하여 오믹금속층(25)을 형성한다. 상기에서 오믹금속층(25)은 오믹접촉층(21)과 오믹 접촉을 이룬다.
오믹금속층(25)과 오믹접촉층(21)은 활성층(19)이 노출되도록 포토리쏘그래피 방법으로 순차적으로 패터닝한다. 이 때, 오믹금속층(25)은 패터닝되어 게이트라인(15)과 수직되는 데이터라인(도시되지 않음)이 형성되며 게이트전극(13)과 대응하는 부분에 소오스 및 드레인전극(23)(24)이 형성된다. 또한, 오믹금속층(25)은 게이트라인(15)과 대응하는 부분 상에도 패터닝되어 제거되지 않고 잔류하게 된다.
도 1d를 참조하면, 활성층(19) 상에 소오스 및 드레인전극(23)(24)과 오믹금속층(25)을 덮도록 질화실리콘 또는 산화실리콘 등의 무기절연물질을 증착하여 패시베이션층(27)을 형성한다. 상기에서 패시베이션층(27)을 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 유전 상수가 작은 유기 절연물로 형성할 수도 있다.
패시베이션층(27) 상에 포토레지스트를 도포한 후 데이터라인(도시되지 않 음)을 포함하는 소오스 및 드레인전극(23)(24)과 대응하는 부분에만 잔류하도록 패터닝하여 포토레지스트 패턴(29)을 형성한다. 이 때, 포토레지스트 패턴(29)이 게이트라인(15)과 대응하는 부분에 잔류되지 않도록 한다.
도 1e를 참조하면, 포토레지스트 패턴(29)을 마스크로 사용하여 패시베이션층(27), 오믹금속층(25), 오믹접촉층(21) 및 활성층(19)의 노출된 부분을 순차적으로 식각한다. 상기에서 패시베이션층(27), 오믹금속층(25), 오믹접촉층(21) 및 활성층(19)을 3 단계의 건식 식각에 의해 순차적으로 패터닝한다. 그리고, 포토레지스트 패턴(29)을 스트립(strip)하여 제거한다.
상기에서 1 단계 건식 식각은 SF6 + He의 혼합 가스로 패시베이션층(27)을, 2 단계 건식 식각은 SF6 + He + O2의 혼합 가스로 오믹금속층(25)을, 3 단계 건식 식각은 SF6 + He + HCl의 혼합 가스로 오믹접촉층(21) 및 활성층(19)을 순착적으로 식각하여 게이트라인(15)과 대응하는 부분의 게이트절연막(17)을 노출시킨다. 이 때, 게이트전극(13)과 대응하는 부분은 1 단계 건식 식각시 SF6 + He의 혼합 가스에 의해 패시베이션층(27) 뿐만 아니라 오믹접촉층(21) 및 활성층(19)도 식각되며, 2 단계 건식 식각시 SF6 + He + O2의 혼합 가스에 의해 게이트절연막(17)이 식각되어 게이트전극(13)이 노출된다. 그러므로, 게이트전극(13)의 노출된 부분은 3 단계 건식 식각시 SF6 + He + HCl의 혼합 가스와 접촉된다. 상기에서 3 단계 건식 식각시 사용되는 SF6 + He + HCl의 혼합 가스에서 HCl도 가스 상태이므로 게이트전극(13)의 노 출된 부분이 식각에 의한 손상을 받지 않게 된다.
상술한 종래 기술에 따른 박막트랜지스터의 제조 방법은 2 단계 건식 식각에 의해 노출된 게이트전극에 3 단계 건식 식각시 SF6 + He + HCl 중 Cl 성분이 잔류하게 되는 데, 이 Cl 성분은 포토레지스트 패턴을 제거할 때 사용되는 H2O의 H2 성분과 반응하여 HCl 용액을 생성한다. 상기에서 생성된 HCl 용액은 게이트전극의 노출된 부분을 식각하여 제 1 금속층이 손상시켜 패턴 검사시 불량으로 검출하여 수율을 저하시키는 문제점이 있었다.
따라서, 본 발명의 목적은 게이트전극의 제 2 금속층이 식각되는 것을 방지하여 제 1 금속층의 손상으로 인한 수율 저하를 방지할 수 있는 박막트랜지스터의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터의 제조방법은 투명기판 상의 소정 부분에 게이트전극 및 게이트라인을 형성하는 단계와; 상기 투명기판 상에 상기 게이트전극 및 게이트라인을 덮도록 게이트절연막, 활성층 및 오믹접촉층을 순차적으로 증착하는 단계와; 상기 오믹접촉층 상에 오믹금속층을 증착하고 상기 오믹금속층을 패터닝하여 상기 게이트라인과 수직되는 데이터라인과 상기 게이트전극 상에 소오스 및 드레인전극을 형성함과 아울러 상기 게이트전극과 대응되는 영역에 상기 활성층이 노출되도록 상기 오믹접촉층을 패터닝하는 단계와; 상기 활성층 상에 상기 소오스 및 드레인전극과 오믹금속층을 덮도록 패시베이션층을 형성하고 상기 패시베이션층 상에 상기 데이터라인을 포함하는 상기 소오스 및 드레인전극과 대응하는 부분에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 패시베이션층, 오믹금속층, 오믹접촉층 및 활성층의 노출된 부분을 순차적으로 식각하고 SF6 + O2의 혼합 가스로 애싱(ashing) 처리하는 단계와; 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도2f는 본 발명에 따른 박막트랜지스터의 제조 공정도이다.
도 2a를 참조하면, 투명기판(31) 상에 스퍼터링(sputtering) 등의 방법으로 금속박막을 형성하고 습식 방법을 포함하는 포토리쏘그래피 방법으로 투명기판(31)의 소정 부분에 잔류하도록 패터닝하여 게이트전극(33) 및 게이트라인(35)을 형성한다. 이 때, 금속박막을 2층으로 형성하는데, 하부층에 알루미늄(Al)과 네오딤(Nd)의 합금을 1500∼2500Å 정도의 두께로 증착하고, 그리고, 상부층에 몰리브덴(Mo)을 500∼700Å 정도의 두께로 증착하여 형성한다.
도 2b를 참조하면, 투명기판(31) 상에 게이트전극(33) 및 게이트라인(35)을 덮도록 게이트절연막(37), 활성층(39) 및 오믹접촉층(41)을 CVD 방법으로 순차적으 로 형성한다. 상기에서 게이트절연막(37)은 산화실리콘 또는 질화실리콘 등의 절연물질을 증착하여 형성하고, 활성층(39)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(41)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
도 2c를 참조하면, 오믹접촉층(41) 상에 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)을 CVD 방법 또는 스퍼터링(sputtering) 방법으로 증착하여 오믹금속층(45)을 형성한다. 상기에서 오믹금속층(45)은 오믹접촉층(41)과 오믹 접촉을 이룬다.
오믹금속층(45)과 오믹접촉층(41)은 활성층(39)이 노출되도록 포토리쏘그래피 방법으로 순차적으로 패터닝한다. 이 때, 오믹금속층(45)은 패터닝되어 게이트라인(35)과 수직되는 데이터라인(도시되지 않음)이 형성되며 게이트전극(33)과 대응하는 부분에 소오스 및 드레인전극(43)(44)이 형성된다. 또한, 오믹금속층(45)은 게이트라인(35)과 대응하는 부분 상에도 패터닝되어 제거되지 않고 잔류하게 된다.
도 2d를 참조하면, 활성층(39) 상에 소오스 및 드레인전극(43)(44)과 오믹금속층(45)을 덮도록 질화실리콘 또는 산화실리콘 등의 무기절연물질을 증착하여 패시베이션층(47)을 형성한다. 상기에서 패시베이션층(47)을 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 유전 상수가 작은 유기 절연물로 형성할 수도 있다.
패시베이션층(47) 상에 포토레지스트를 도포한 후 데이터라인(도시되지 않 음)을 포함하는 소오스 및 드레인전극(43)(44)과 대응하는 부분에만 잔류하도록 패터닝하여 포토레지스트 패턴(49)을 형성한다. 이 때, 포토레지스트 패턴(49)이 게이트라인(45)과 대응하는 부분에 잔류되지 않도록 한다.
도 2e를 참조하면, 포토레지스트 패턴(49)을 마스크로 사용하여 패시베이션층(47), 오믹금속층(45), 오믹접촉층(41) 및 활성층(39)의 노출된 부분을 순착적으로 식각한다. 상기에서 패시베이션층(47), 오믹금속층(45), 오믹접촉층(41) 및 활성층(39)을 3 단계의 건식 식각에 의해 순차적으로 패터닝한다.
상기에서 1 단계 건식 식각은 SF6 + He의 혼합 가스로 패시베이션층(47)을, 2 단계 건식 식각은 SF6 + He + O2의 혼합 가스로 오믹금속층(45)을, 3 단계 건식 식각은 SF6 + He + HCl의 혼합 가스로 오믹접촉층(41) 및 활성층(39)을 순착적으로 식각한다. 이 때, 게이트전극(33)과 대응하는 부분은 1 단계 건식 식각시 SF6 + He의 혼합 가스에 의해 패시베이션층(47) 뿐만 아니라 오믹접촉층(41) 및 활성층(39)도 식각되며, 2 단계 건식 식각시 SF6 + He + O2의 혼합 가스에 의해 게이트절연막(39)이 식각되어 게이트전극(33)이 노출된다. 그러므로, 게이트전극(33)의 노출된 부분은 3 단계 건식 식각시 SF6 + He + HCl의 혼합 가스와 접촉된다. 상기에서 3 단계 건식 식각시 사용되는 SF6 + He + HCl의 혼합 가스에서 HCl도 가스 상태이므로 게이트전극(33)의 노출된 부분이 식각에 의한 손상을 받지 않게 된다.
그리고, 게이트전극(33)의 노출된 부분에 잔류하는 Cl 성분을 제거한다. 상기에서 Cl 성분은 SF6 + O2의 혼합 가스로 애싱(ashing) 처리하면 하기의 식과 같이 반응한다.
SF6 + Cl2 →SF4Cl2 ↑+ F2,
4O2 + Cl2 →2ClO4 ↑
그러므로, Cl 성분은 SF6 및 O2 성분과 반응하여 증발하므로 게이트전극(33)의 노출된 부분에 잔류하지 않게 된다.
도 2f를 참조하면, 포토레지스트 패턴(49)을 스트립(strip)하여 제거한다. 이 때, 게이트전극(33)의 노출된 부분에 Cl 성분이 잔류하지 않으므로 H2O의 H2 성분과의 반응으로 인한 HCl 용액이 생성되지 않는다. 그러므로, 게이트전극(33)의 노출된 부분이 손상되는 것이 방지된다.
상술한 바와 같이 본 발명에 따른 박막트랜지스터의 제조 방법은 패시베이션층을 SF6 + He의 혼합 가스로 인한 1 단계 건식 식각으로, 오믹금속층을 SF6 + He + O2의 혼합 가스로 인한 2 단계 건식 식각으로, 그리고, 오믹접촉층 및 활성층을 SF6 + He + HCl의 혼합 가스로 인한 3 단계 건식 식각으로 순차적으로 식각한다. 이 때, 게이트전극과 대응하는 부분은 1 단계 건식 식각시 패시베이션층 뿐만 아니라 오믹접촉층 및 활성층도 식각되며, 2 단계 건식 식각시 게이트절연막이 식각되어 게이트전극이 노출되므로 이 게이트전극의 노출된 부분은 3 단계 건식 식각시 SF6 + He + HCl의 혼합 가스와 접촉되어 잔류하는 Cl 성분을 SF6 + O2의 혼합 가스로 애싱(ashing) 처리하여 제거한다.
따라서, 본 발명은 Cl 성분이 잔류하지 않으므로 H2O의 H2 성분과의 반응으로 인한 HCl 용액이 생성되지 않아 제 1 금속층이 노출되는 것을 방지하므로 게이트전극의 노출된 부분이 손상으로 판정되어 되는 것을 방지하여 수율을 향상시킬 수 있는 이점이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야 할 것이다.

Claims (7)

  1. 투명기판 상의 소정 부분에 게이트전극 및 게이트라인을 형성하는 단계와;
    상기 투명기판 상에 상기 게이트전극 및 게이트라인을 덮도록 게이트절연막, 활성층 및 오믹접촉층을 순차적으로 증착하는 단계와;
    상기 오믹접촉층 상에 오믹금속층을 증착하고 상기 오믹금속층을 패터닝하여 상기 게이트라인과 수직되는 데이터라인과 상기 게이트전극 상에 소오스 및 드레인전극을 형성함과 아울러 상기 게이트전극과 대응되는 영역에 상기 활성층이 노출되도록 상기 오믹접촉층을 패터닝하는 단계와;
    상기 활성층 상에 상기 소오스 및 드레인전극과 오믹금속층을 덮도록 패시베이션층을 형성하고 상기 패시베이션층 상에 상기 데이터라인을 포함하는 상기 소오스 및 드레인전극과 대응하는 부분에 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴을 마스크로 사용하여 상기 패시베이션층, 오믹금속층, 오믹접촉층 및 활성층의 노출된 부분을 순차적으로 식각하고 SF6 + O2의 혼합 가스로 애싱(ashing) 처리하는 단계와;
    상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  2. 제 1 항에 있어서,
    상기 게이트전극은 알루미늄(Al)과 네오딤(Nd)의 합금으로 이루어진 하부층과 몰리브덴(Mo)으로 이루어진 상부층의 복수 층으로 형성되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  3. 제 1 항에 있어서,
    상기 패시베이션층, 오믹금속층, 오믹접촉층 및 활성층을 순차적으로 식각하는 단계는,
    상기 패시베이션층을 SF6 + He의 혼합 가스로 건식 식각하는 제1 단계와, 상기 오믹금속층을 SF6 + He + O2의 혼합 가스로 건식 식각하는 제2 단계와, 상기 오믹접촉층 및 활성층을 SF6 + He + HCl의 혼합 가스로 건식 식각하는 제3 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  4. 제 3 항에 있어서,
    상기 제1 단계는,
    상기 게이트전극과 대응하는 부분은 상기 패시베이션층뿐만 아니라 상기 오믹접촉층 및 활성층도 함께 식각되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  5. 제 3 항에 있어서,
    상기 제 2 단계는,
    상기 오믹접촉층뿐만 아니라 상기 게이트절연막이 함께 식각되어 상기 게이트전극이 노출되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  6. 제 3 항에 있어서,
    상기 제 3 단계는,
    상기 SF6 + He + HCl의 혼합 가스가 상기 게이트전극의 노출된 부분과 접촉되어 Cl 성분이 잔류되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  7. 제 6 항에 있어서,
    상기 게이트전극의 노출된 부분에 잔류하는 Cl 성분을 SF6 + O2의 혼합 가스로 애싱(ashing) 처리하여 제거하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
KR1020000022491A 2000-04-27 2000-04-27 박막트랜지스터의 제조방법 KR100646170B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000022491A KR100646170B1 (ko) 2000-04-27 2000-04-27 박막트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000022491A KR100646170B1 (ko) 2000-04-27 2000-04-27 박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20010097961A KR20010097961A (ko) 2001-11-08
KR100646170B1 true KR100646170B1 (ko) 2006-11-14

Family

ID=19667266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000022491A KR100646170B1 (ko) 2000-04-27 2000-04-27 박막트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100646170B1 (ko)

Also Published As

Publication number Publication date
KR20010097961A (ko) 2001-11-08

Similar Documents

Publication Publication Date Title
US7636135B2 (en) TFT-LCD array substrate and method for manufacturing the same
US6107640A (en) Semiconductor device for a thin film transistor
US8476123B2 (en) Method for manufacturing thin film transistor array panel
KR20080036282A (ko) 박막 트랜지스터 기판의 제조 방법
US7479415B2 (en) Fabrication method of polycrystalline silicon liquid crystal display device
US7125756B2 (en) Method for fabricating liquid crystal display device
US6411356B1 (en) Liquid crystal display device with an organic insulating layer having a uniform undamaged surface
KR100675317B1 (ko) 박막트랜지스터 및 그의 제조방법
KR100658068B1 (ko) 수직형 박막 트랜지스터 액정표시소자의 제조방법
KR100646170B1 (ko) 박막트랜지스터의 제조방법
KR100272255B1 (ko) 박막트랜지스터제조방법
KR100696264B1 (ko) 박막트랜지스터의 제조방법
KR100648214B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100637059B1 (ko) 액정표시소자의 제조방법
JP2692914B2 (ja) 薄膜トランジスタの製造方法
KR100275957B1 (ko) 박막트랜지스터의 제조방법
KR100336890B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR20070042451A (ko) 막의 패턴형성방법 및 박막 트랜지스터의 제조 방법과 박막트랜지스터 기판의 제조 방법 및 박막 트랜지스터 기판
KR100776505B1 (ko) 액정표시장치의 화소전극 제조 방법
KR100696262B1 (ko) 액정표시장치의 제조방법
KR100658057B1 (ko) 박막 트랜지스터의 제조 방법
KR20060021531A (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100613767B1 (ko) 박막 트랜지스터 액정 표시소자의 제조방법
KR100752370B1 (ko) 박막트랜지스터 및 그 제조 방법
KR20060057874A (ko) 트랜지스터의 제조 방법 및 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 13