KR100315648B1 - 액정표시장치의 게이트 전극용 식각액 - Google Patents

액정표시장치의 게이트 전극용 식각액 Download PDF

Info

Publication number
KR100315648B1
KR100315648B1 KR1020000002886A KR20000002886A KR100315648B1 KR 100315648 B1 KR100315648 B1 KR 100315648B1 KR 1020000002886 A KR1020000002886 A KR 1020000002886A KR 20000002886 A KR20000002886 A KR 20000002886A KR 100315648 B1 KR100315648 B1 KR 100315648B1
Authority
KR
South Korea
Prior art keywords
etchant
gate electrode
etching
liquid crystal
crystal display
Prior art date
Application number
KR1020000002886A
Other languages
English (en)
Other versions
KR20010075932A (ko
Inventor
백귀종
신원조
임승효
Original Assignee
정지완
테크노세미켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정지완, 테크노세미켐 주식회사 filed Critical 정지완
Priority to KR1020000002886A priority Critical patent/KR100315648B1/ko
Publication of KR20010075932A publication Critical patent/KR20010075932A/ko
Application granted granted Critical
Publication of KR100315648B1 publication Critical patent/KR100315648B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 액정표시장치의 TFT(Thin Film Transitor)를 구성하는 게이트(Gate)전극용 금속배선재인 몰리브덴/알루미늄(Mo/Al) 이중층(Double Layer)의 포트레지스트(Photoresist)를 도포하지 않는 부분을 식각하여 원하는 미세패턴(Pattern)을 얻는 식각액에 관한 것이다.
이러한 본 발명의 상기 식각액의 조성비율은 인산(60∼70wt.%) + 질산(5∼14wt.%) + 초산(5∼15wt.%) + 산화제(0.1∼10wt.%)로 이루어지고 상기 산화제는 HClO4또는 HlO4가 바람직하며 산화제 조성비는 실제로는 1∼6wt.%가 적합하고 식각액 조성의 잔여부분은 물(H2O)로 구성된다.

Description

액정표시장치의 게이트 전극용 식각액{Gate electrode etching liquid in LCD display system}
본 발명은 액정표시장치의 TFT(Thin Film Transitor)를 구성하는 게이트(Gate)전극용 금속배선재인 몰리브덴/알루미늄(Mo/Al) 이중층(Double Layer)의 포트레지스트(Photoresist)를 도포하지 않는 부분을 식각하여 원하는 미세패턴(Pattern)을 얻는 식각액에 관한 것이다.
종래에는 인산 + 질산 + 초산 + 물로 이루어진 정규의 Al 단일층 식각액을 사용하여 Mo/Al 이중층을 동시에 습식식각하거나 대한민국 특허공개 1999-0066167호에 제시되어 있는 바와 같이 염소(Cl2)+아르곤(Ar)+산소(O2)로 이루어진 혼합가스를 진공분위기에서 건식식각을 하여 원하는 패턴을 제조하였다.
건식식각을 하는 경우 고가의 진공장비에서 식각공정을 거친 후 식각공정중 표면의 일부경화된 포토레지스트를 제거하기 위해 산소 플라스마(Plasma)에 의한 애싱(Ashing)공정을 수행하고 그 후에 잔류 포토레지스트 제거를 위한 스트립핑(Stripping)공정과 별도의 클리닝(Cleaning)공정을 수행하는 등 공정단계가 복잡하므로, 실제로는 건식식각을 사용하지 않고 습식식각 및 클리닝 공정으로 이루어지는 습식식각 공정을 적용하는 경우가 대부분이다.
일반적으로 액정표시장치의 TFT를 구성하는 게이트 전극용 금속배선재인 Mo/Al 이중층을 인산 + 질산 + 초산 + 물로 이루어진 종래의 식각액으로 식각하면 도 2 와 도 3 같은 형태로 균일한 Pattern이 제조되는데 부분적으로 도 1 과 같이 Mo 하부막인 Al 이 과잉식각(Over-Etch)되는 사례가 자주 발생한다.
이러한 현상의 원인은 수용액중에서 두가지 금속이 접촉되어 있을 때 전위전극(Electrode Potential)이 비(Base)한 금속인 Al(E=-1.66V)이 양극이 되어 용해가 촉진되고 귀(Noble)한 금속인 Mo(E=-0.20V)가 음극이 되어 보호되어 상대적으로 용해(전기화학적 식각)가 지연되는 국부전지(Local Cell 또는 Galvanic Cell)에 의한 국부침식(Galvanic Corrosion)현상으로 해석된다.
이러한 국부침식 현상으로 인하여 게이트 전극의 패턴이 균일하게 형성되지 않으면 액정표시장치의 영상의 고해상도 및 선명한 색상구현이 어려워지는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 인산 + 질산 + 초산 + 물의 조성물로 이루어진 종래의 식각액에 추가의 산화제가 첨가된 식각액을 사용하여 액정표시장치의 TFT를 구성하는 게이트 전극의 Mo/Al의 이중층을 균일한 패턴으로 습식식각할 수 있는 방법을 제공하기 위한 것이다.
도 1 은 기존 식각액에 의한 습식식각 공정 후의 포트레지스트와 게이트 전극재인 Mo/Al의 이중층 단면을 전자현미경으로 관찰한 사진도
도 2 는 본 발명의 식각액에 의한 습식식각 공정후의 포트레지스트와 게이트 전극재인 Mo/Al의 이중층 단면을 전자현미경으로 관찰한 사진도
도 3 은 본 발명의 식각액에 의한 습식식각 공정후의 포트레지스트와 게이트 전극재인 Mo/Al의 이중층 단면을 전자현미경으로 관찰한 사진도
본 발명은 균일한 프로파일(Profile)을 갖는 Mo/Al 이중층을 얻기 위하여 종래의 식각공정에서 사용하던 기존의 식각액인 인산 + 질산 + 초산 + 물의 조성물에 추가의 산화제를 첨가하여 Mo/Al 습식식각을 행하도록 한 것이다.
기존의 식각액에 산화제를 첨가하여 습식식각을 행하면 Mo/Al의 균일한 경사각을 갖는 테이퍼식각(Taper Etching)이 가능한 결과를 얻었다.
이 현상은 국부전지의 양극부분에서 발생하는 식 1과 같은 반응 메카니즘에 대하여 Al → Al3 ++ 3e---------------- (식 1)
추가의 산화제를 첨가하여 (식 1)의 반응이 일반적으로 진행되는 양극인 Al 금속막 표면에 부분적으로 부동태산화막(Passivation Oxide Film)을 형성하여 식각속도를 감소시키며, 첨가되는 산화제의 역할은 양극부식억제제(Anodic Corrosion Inhibitor)라 한다.
양극부식 억제제는 국부전지 효과에 의해서 전극전위가 상대적으로 비(Base)한 양극에서 용해(전기화학적 식각) 반응이 촉진되는 현상을 억제하기 위하여 인위적으로 여러가지 유기 혹은 무기화합물을 첨가하여 활성양극면적을 감소시켜 식각속도를 저감시키는 역할을 한다.
본 발명의 경우에는 산화제를 사용했으므로 첨가한 산화제가 산화억제제(Oxidizing Inhibitor)의 역할을 한다.
산화제를 첨가한 경우의 정량 측정방법은 식각액조정별로 산화환원전위(Oxidation Reduction Potential)를 측정한 결과로서 표시한다.
종래의 식각액에 첨가할 수 있는 산화제로서는 H2O2, O2, K2Cr207, HClO, HClO2, HClO3, HlO4등이 가능하나 HClO4와 HlO4의 산화제가 바람직하다.
종래의 인산 + 질산 + 초산 + 물로 이루어진 식각액에 양극부식억제제로서 HClO4와 HlO4를 첨가한 경우 주요 정량측정 표시수단으로서 산화환원전위를 측정한 결과를 표 1과 표 2에 보였다.
표 1. HClO4를 첨가한 경우 산화환원 전위
사례 HClO4 함량(wt.%) 산화환원 전위(V)
1 0 1.03
2 1 1.05
3 2 1.06
4 3 1.07
5 4 1.07
6 5 1.07
7 6 1.08
표 2. HlO4를 첨가한 경우 산화환원 전위
사례 HlO4 함량(wt.%) 산화환원 전위(V)
1 0 1.03
2 1 1.2
3 2 1.3
4 3 1.4
5 4 1.4
6 5 1.5
7 6 1.5
바람직한 식각액의 조성은 인산(60∼70wt.%), 질산(5∼14wt.%), 초산(5∼15wt.%) + HClO4(1∼6wt.%) 또는 인산(60∼70wt.%), 질산(5∼14wt.%), 초산(5∼15wt.%) + HlO4(1∼6wt.%)가 적합하다.
상기 식각액의 조성물 중 잔여부분은 물로 구성된다.
실시예 1. 종래의 식각액을 사용한 Mo/Al 일괄식각
인산 + 질산 + 초산 + 물로 이루어진 종래의 식각액을 사용하여 습식식각공정을 수행한 결과 도 1 에서 표시한 Al 하부막이 Mo 상부막에 비해 과잉식각된 결과가 관찰되었다.
실시예 2. 산화부식억제제로서 HClO4를 첨가한 경우 Mo/Al 일괄식각
인산(60∼70wt.%) + 질산(5∼14wt.%) + 초산(5∼15wt.%) + 물의 조성범위를 갖는 종래의 식각액에 HClO4를 표 1 에 표시한 바와 같이 사례 2에서 사례 7의 함유율로 첨가하여 실시예 1 과 같은 조건으로 습식식각공정을 수행한 결과 도 2 와 도 3 에 표시한 결과와 같이 Al 하부막이 Mo 상부막에 비해 과잉식각되지 않은 테이퍼 식각(Taper Etching)된 결과가 관찰되었다.
실시예 3. 산화부식억제제로서 HlO4를 첨가한 경우 Mo/Al 일괄식각
인산(60∼70wt.%) + 질산(5∼14wt.%) + 초산(5∼15wt.%) + 물의 조성범위를 갖는 종래의 식각액에 HlO4를 표 2에 표시한 바와 같이 사례 2 에서 사례 7의 함유율로 첨가하여 실시예 1 과 같은 조건으로 습식식각공정을 수행한 결과 도 2 와 도 3 에 표시한 결과와 같이 Al 하부막이 Mo 상부막에 비해 과잉식각 되지 않은 테이퍼식각(Taper Etching)된 결과가 관찰되었다.
본 발명에 따른 액정표시장치의 TFT를 구성하는 게이트전극인 Mo/Al 이중층을 일괄식각할 수 있는 인산(60∼70wt.%) + 질산(5∼14wt.%) + 초산(5∼15wt.%) + HClO4혹은 HlO4(1∼6wt.%) + 물의 조정을 갖는 식각액을 사용하여 테이퍼 식각(Taper Etching)이 가능하며 균일한 패턴의 식각이 가능한 것이다.

Claims (3)

  1. 액정표시장치의 TFT를 구성하는 게이트 전극인 Mo/Al 이중층을 습식식각하는 식각액에 있어서,
    인산(60∼70wt.%) + 질산(5∼14wt.%) + 초산(5∼15wt.%) + HClO4(1∼6wt.%) + 물로 이루어진 액정표시장치의 게이트 전극용 식각액.
  2. 액정표시장치의 TFT를 구성하는 게이트 전극인 Mo/Al 이중층을 습식식각하는 식각액에 있어서,
    인산(60∼70wt.%) + 질산(5∼14wt.%) + 초산(5∼15wt.%) + HlO4(1∼6wt%) + 물로 이루어진 액정표시장치의 게이트 전극용 식각액.
  3. 청구항 1 또는 2에 있어서, 식각액조성물 중 산화환원 전위가 1.05∼1.49V로 표시되는 액정표시장치의 게이트 전극용 식각액.
KR1020000002886A 2000-01-21 2000-01-21 액정표시장치의 게이트 전극용 식각액 KR100315648B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000002886A KR100315648B1 (ko) 2000-01-21 2000-01-21 액정표시장치의 게이트 전극용 식각액

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000002886A KR100315648B1 (ko) 2000-01-21 2000-01-21 액정표시장치의 게이트 전극용 식각액

Publications (2)

Publication Number Publication Date
KR20010075932A KR20010075932A (ko) 2001-08-11
KR100315648B1 true KR100315648B1 (ko) 2001-11-29

Family

ID=19640368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000002886A KR100315648B1 (ko) 2000-01-21 2000-01-21 액정표시장치의 게이트 전극용 식각액

Country Status (1)

Country Link
KR (1) KR100315648B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7387920B2 (en) 2004-04-30 2008-06-17 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor array panel

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848109B1 (ko) * 2001-10-23 2008-07-24 삼성전자주식회사 배선용 식각액, 이를 이용한 배선의 제조 방법 및 이를포함하는 박막 트랜지스터 어레이 기판의 제조 방법
KR100944300B1 (ko) * 2001-10-22 2010-02-24 미츠비시 가스 가가쿠 가부시키가이샤 알루미늄/몰리브덴 적층막의 에칭 방법
JP2005506712A (ja) * 2001-10-23 2005-03-03 サムスン エレクトロニクス カンパニー リミテッド 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法
KR20030041694A (ko) * 2001-11-21 2003-05-27 테크노세미켐 주식회사 박막트랜지스터용 액정표시장치의 게이트 전극용 식각액조성물
KR100444345B1 (ko) * 2002-03-28 2004-08-16 테크노세미켐 주식회사 평판디스플레이의 박막트랜지스터 형성을 위한 금속전극용식각액 조성물
KR100685953B1 (ko) * 2002-08-20 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치용 배선의 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03246524A (ja) * 1990-02-26 1991-11-01 Canon Inc 液晶素子
JPH04372934A (ja) * 1991-06-24 1992-12-25 Toshiba Corp 液晶表示装置用アレイ基板の製造方法
JPH0764109A (ja) * 1993-08-25 1995-03-10 Toshiba Corp 液晶表示装置
JPH09127555A (ja) * 1995-11-01 1997-05-16 Sony Corp 積層配線の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03246524A (ja) * 1990-02-26 1991-11-01 Canon Inc 液晶素子
JPH04372934A (ja) * 1991-06-24 1992-12-25 Toshiba Corp 液晶表示装置用アレイ基板の製造方法
JPH0764109A (ja) * 1993-08-25 1995-03-10 Toshiba Corp 液晶表示装置
JPH09127555A (ja) * 1995-11-01 1997-05-16 Sony Corp 積層配線の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7387920B2 (en) 2004-04-30 2008-06-17 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor array panel

Also Published As

Publication number Publication date
KR20010075932A (ko) 2001-08-11

Similar Documents

Publication Publication Date Title
JP4926162B2 (ja) 薄膜トランジスタ液晶表示装置用金属配線形成のためのエッチング液組成物
JP4940212B2 (ja) Tft−lcd用金属配線形成のためのエッチング液組成物
TWI460309B (zh) 薄膜電晶體液晶顯示裝置之蝕刻組成物
US9039915B2 (en) Etching solution compositions for metal laminate films
KR100321227B1 (ko) 액정표시장치의전극용식각액
KR102137013B1 (ko) 표시장치용 어레이 기판의 제조방법
JP2006339635A (ja) エッチング組成物
KR20110047983A (ko) 식각액 조성물
KR20080069444A (ko) Tft-lcd용 금속 배선 형성을 위한 식각액 조성물
KR100315648B1 (ko) 액정표시장치의 게이트 전극용 식각액
KR20130046065A (ko) 식각액 조성물, 및 다중금속막 식각 방법
KR20160114361A (ko) 구리계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR101371606B1 (ko) 박막 트랜지스터 액정 표시 장치용 식각 조성물
KR100692122B1 (ko) 평판디스플레이 금속 전극용 식각액 조성물
JP5788400B2 (ja) エッチング液組成物
TW201508383A (zh) 液晶顯示裝置用陣列基板的製備方法及其多層膜用蝕刻液組合物
KR101317473B1 (ko) 티탄 및 알루미늄 금속 적층막용 에칭액 조성물
JP5706434B2 (ja) エッチング液組成物
KR100415700B1 (ko) 박막트랜지스터용 액정표시장치의 소스 및 드레인 전극용식각액 조성물
CN111755461A (zh) 液晶显示装置用阵列基板的制造方法及用于其的铜系金属膜蚀刻液组合物
KR20070062259A (ko) 액정표시장치의 전극 식각용 식각액 조성물
JP2006216797A (ja) エッチング液組成物
KR20110016724A (ko) 금속 배선 형성을 위한 식각액 조성물
KR102368028B1 (ko) 이종 금속 다층막 식각액 조성물 및 이를 이용한 배선 형성 방법
KR102639573B1 (ko) 액정표시장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111111

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20121211

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee