CN111430302A - 一种阵列基板、其制作方法及显示装置 - Google Patents
一种阵列基板、其制作方法及显示装置 Download PDFInfo
- Publication number
- CN111430302A CN111430302A CN202010254742.2A CN202010254742A CN111430302A CN 111430302 A CN111430302 A CN 111430302A CN 202010254742 A CN202010254742 A CN 202010254742A CN 111430302 A CN111430302 A CN 111430302A
- Authority
- CN
- China
- Prior art keywords
- pattern
- layer
- conductive layer
- metal layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 106
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 310
- 230000005611 electricity Effects 0.000 abstract description 17
- 230000003068 static effect Effects 0.000 abstract description 17
- 239000011229 interlayer Substances 0.000 abstract description 15
- 230000008569 process Effects 0.000 description 16
- 239000000047 product Substances 0.000 description 11
- 238000002161 passivation Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000012467 final product Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开一种阵列基板、其制作方法及显示装置，包括在衬底基板上形成第一导电层的图形，第一导电层包括多个相互独立的第一图案，以及将各第一图案导通的连接线；在第一导电层上形成绝缘层的图形，在连接线的待刻蚀部分对应的绝缘层具有镂空部；在绝缘层上形成第二导电层的图形，同时刻蚀镂空部露出的连接线，以断开各第一图案；第二导电层包括多个相互独立且与镂空部互不交叠的第二图案。通过连接线导通第一导电层(例如栅极金属层)中相互独立的各第一图案，使得后续形成绝缘层(例如层间介质层)的图形时各第一图案上积累的静电会被分散或中和抵消，有效避免了第一导电层上的静电击穿绝缘层而与第二导电层(例如源漏极金属层)发生短路不良。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、其制作方法及显示装置。
背景技术
有机电致发光显示面板具有自发光、亮度高、视角宽、对比度高、功耗低等一系列的优点，而受到人们广泛的关注。
相关技术中，有机电致发光显示面板所含阵列基板上的像素电路一般由晶体管和电容构成。由于顶栅型晶体管的开态电流(Ion)较大、栅极与源漏极之间的寄生电容较小等优点，因此可显著提高产品良率、有效减低功耗。然而，在阵列基板的制作过程中，栅极金属层上方沉积层间介质(ILD)层的时候，受到等离子气相沉积(PECVD)所用离子(Plasma)的作用，栅极金属层中相互独立的图形上会积累静电，导致层间介质层被静电击穿，如此，栅极金属层与后续在层间介质层上方的源漏极金属层之间很容易发生短路不良，影响产品良率。
发明内容
有鉴于此，本发明实施例提供一种阵列基板、其制作方法及显示装置，用以解决栅极金属层与源漏极金属层之间短路不良的问题。
因此，本发明实施例提供的一种阵列基板的制作方法，包括：
提供一衬底基板；
在所述衬底基板上形成第一导电层的图形，所述第一导电层的图形包括多个相互独立的第一图案，以及将各所述第一图案导通的连接线；
在所述第一导电层上形成绝缘层的图形，在所述连接线的待刻蚀部分对应的所述绝缘层具有镂空部；
在所述绝缘层上形成第二导电层的图形，同时对所述镂空部露出的所述连接线进行刻蚀，以断开各所述第一图案；其中，所述第二导电层的图形包括多个相互独立的第二图案，所述第二图案与所述镂空部互不交叠。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，在所述绝缘层上形成第二导电层的图形，同时对所述镂空部露出的所述连接线进行刻蚀，以断开各所述第一图案，具体包括：
在所述绝缘层上形成第二导电层；
在所述第二导电层上形成光刻胶层；
采用掩膜板对所述光刻胶层进行曝光形成光刻胶图案；
以所述光刻胶图案作为遮挡，对待制作所述第二图案之外区域的所述第二导电层进行刻蚀，并对所述镂空部露出的所述连接线进行刻蚀，形成所述第二图案，且断开各所述第一图案；
对所述光刻胶图案进行剥离，以去除所述光刻胶图案。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，形成第一导电层的图形，具体包括：形成栅极金属层的图形，所述栅极金属层的图形包括：在显示区域内相互独立的多条栅线、与所述栅线电连接的多个栅极，以及在边框区域内与各所述栅线导通的所述连接线；
形成第二导电层的图形，具体包括：形成源漏极金属层的图形，所述源漏极金属层的图形包括：在所述显示区域内相互独立的多条信号线，以及与所述信号线电连接的多个第一极，所述信号线包括数据线和高电平电源线。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，形成第一导电层的图形，具体包括：形成源漏极金属层的图形，所述源漏极金属层的图形包括：在显示区域内相互独立的多条信号线，与所述信号线电连接的多个第一极，以及在边框区域内与各所述信号线导通的所述连接线；所述信号线包括数据线和高电平电源线；
形成第二导电层的图形，具体包括：在所述显示区域内形成多个相互独立的阳极。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，在形成栅极金属层的图形之前，还包括：形成有源层的图形和栅绝缘层；
形成栅极金属层的图形之后，还包括：
以所述栅极金属层的图形作为遮挡，对所述栅绝缘层进行刻蚀，形成与所述栅极金属层的图形完全重合的所述栅绝缘层的图形；
以所述栅极金属层的图形和所述栅绝缘层的图形作为遮挡，对未被遮挡的所述有源层的图形进行导体化处理。
基于同一发明构思，本发明实施例还提供了一种阵列基板，包括：衬底基板，依次位于所述衬底基板上的第一导电层、绝缘层和第二导电层；
所述第一导电层，包括：多个相互独立的第一图案；
所述绝缘层，包括：镂空部，所述镂空部在所述衬底基板上的正投影导通各所述第一图案在所述衬底基板上的正投影；
所述第二导电层，包括：多个相互独立的第二图案，所述第二图案与所述镂空部互不交叠。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第一导电层为栅极金属层，所述第一图案包括：在显示区域内相互独立的多条栅线、与所述栅线电连接的多个栅极；
所述第二导电层为源漏极金属层，所述第二图案包括：在所述显示区域内相互独立的多条信号线，以及与所述信号线电连接的多个第一极，所述信号线包括数据线和高电平电源线。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，还包括：位于所述衬底基板与所述栅极金属层之间的有源层，以及位于所述有源层与所述栅极金属层之间的栅绝缘层；
所述栅绝缘层的图形包括：与所述栅极金属层的图形完全重合的第一部分，以及与所述镂空部完全重合的第二部分。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第一导电层为源漏极金属层，所述第一图案包括：在显示区域内相互独立的多条信号线，以及与所述信号线电连接的多个第一极；所述信号线包括数据线和高电平电源线；
所述第二导电层为阳极层，所述第二图案包括：在所述显示区域内的多个相互独立的阳极。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述阵列基板。
本发明有益效果如下：
在本发明实施例提供的阵列基板、其制作方法及显示装置中，该制作方法包括提供一衬底基板；在衬底基板上形成第一导电层的图形，第一导电层包括多个相互独立的第一图案，以及将各第一图案导通的连接线；在第一导电层上形成绝缘层的图形，在连接线的待刻蚀部分对应的绝缘层具有镂空部；在绝缘层上形成第二导电层的图形，同时对镂空部露出的连接线进行刻蚀，以断开各第一图案；其中，第二导电层包括多个相互独立的第二图案，第二图案与镂空部互不交叠。由于第一导电层中相互独立的各第一图案被连接线导通，因此后续形成绝缘层(例如层间介质层)的图形的过程中在各第一图案上积累的电性相同的静电(正电荷或负电荷)会被分散、电性不同的静电(正电荷与负电荷)会被中和抵消，从而有效避免了第一导电层上的静电击穿绝缘层而与第二导电层发生短路不良。并且，在形成第二导电层的图形的过程中还原了各第一图案之间的相互独立关系，使得各第一图案之间互不影响，保证了显示产品的正常工作性能。基于此，在第一导电层为栅极金属层、第二导电层为源漏极金属层时，即可有效避免栅极金属层与源漏极金属层之间的短路不良，提高产品良率。
附图说明
图1为本发明实施例提高的阵列基板的制作方法的流程图；
图2至图12分别为本发明实施例提供的制作方法中各步骤对应阵列基板的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“内”、“外”、“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
本发明实施例提供的一种阵列基板的制作方法，如图1所示，具体可以包括以下步骤：
S101、提供一衬底基板；
S102、在衬底基板上形成第一导电层的图形，第一导电层的图形包括多个相互独立的第一图案，以及将各第一图案导通的连接线；
S103、在第一导电层上形成绝缘层的图形，在连接线的待刻蚀部分对应的绝缘层具有镂空部；
S104、在绝缘层上形成第二导电层的图形，同时对镂空部露出的连接线进行刻蚀，以断开各第一图案；其中，第二导电层的图形包括多个相互独立的第二图案，第二图案与镂空部互不交叠。
在本发明实施例提供的上述制作方法中，由于第一导电层中相互独立的各第一图案被连接线导通，因此后续形成绝缘层的图形的过程中在各第一图案上积累的电性相同的静电(正电荷或负电荷)会被分散、电性不同的静电(正电荷与负电荷)会被中和抵消，从而有效避免了第一导电层上的静电击穿绝缘层而与第二导电层发生短路不良。并且，在形成第二导电层的图形的过程中还原了各第一图案之间的相互独立关系，使得各第一图案之间互不影响，保证了显示产品的正常工作性能。基于此，在第一导电层为栅极金属层、第二导电层为源漏极金属层时，即可有效避免栅极金属层与源漏极金属层之间的短路不良，提高产品良率。
具体地，在本发明实施例提供的上述制作方法中，在第一导电层为栅极金属层、第二导电层为源漏极金属层时，步骤S102形成第一导电层的图形，以及步骤S104中形成第二导电层的图形具体可以通过以下方式进行实现：
形成第一导电层的图形，具体包括：形成栅极金属层的图形，栅极金属层的图形包括：在显示区域内相互独立的多条栅线、与栅线电连接的多个栅极，以及在边框区域内与各栅线导通的连接线；
形成第二导电层的图形，具体包括：形成源漏极金属层的图形，源漏极金属层的图形包括：在显示区域内相互独立的多条信号线，以及与信号线电连接的多个第一极，信号线包括数据(SD)线和高电平电源(VDD)线。
可选地，在本发明实施例提供的上述制作方法中，在第一导电层为源漏极金属层、第二导电层为阳极层时，形成第一导电层的图形，具体包括：形成源漏极金属层的图形，源漏极金属层的图形包括：在显示区域内相互独立的多条信号线，与信号线电连接的多个第一极，以及在边框区域内与各信号线导通的连接线；信号线包括数据线和高电平电源线；
形成第二导电层的图形，具体包括：在显示区域内形成多个相互独立的阳极。
通过上述制作方法有效降低了源漏极金属层与阳极层之间发生短路的概率，提升了产品良率。
值得注意的是，在具体实施时，栅极金属层上方的层间介质层制作过程中会使得栅极金属层上积累静电，源漏极金属层上方的钝化层制作过程中会使得源漏极金属层上积累静电，因此，可采用第一导电层的制作方法，分别对栅极金属层和源漏极金属层进行制作，从而在最大程度上避免栅极金属层与源漏极金属层之间发生短路不良。另外，源漏极金属层的图形一般还包括第二极。具体地，栅极、第一极和第二极构成晶体管的三个电极；且第一极和第二极分别为漏极和源极，根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。
以上仅是示例性说明第一导电层和第二导电层的两种可能的实现方式，在具体实施时，第一导电层和第二导电层不限于上述栅极金属层、源漏极金属层和阳极层，在此不做具体限定。
可选地，在本发明实施例提供的上述制作方法中，步骤S104在绝缘层上形成第二导电层的图形，同时对镂空部露出的连接线进行刻蚀，以断开各第一图案，具体可以通过以下方式进行实现：
在绝缘层上形成第二导电层；
在第二导电层上形成光刻胶层；
采用掩膜板对光刻胶层进行曝光形成光刻胶图案；
以光刻胶图案作为遮挡，对待制作第二图案之外区域的第二导电层进行刻蚀，并对镂空部露出的连接线进行刻蚀，形成第二图案，且断开各第一图案；
对光刻胶图案进行剥离，以去除光刻胶图案。
可以理解的是，在镂空部所在区域同时存在第二导电层与连接线，因此需要对镂空部所在区域进行过刻蚀，以去除镂空部所在区域的第二导电层与连接线。
可选地，在本发明实施例提供的上述制作方法中，在执行步骤形成栅极金属层的图形之前，还需要执行以下步骤：形成有源层的图形和栅绝缘层；
在执行步骤形成栅极金属层的图形之后，还需要执行以下步骤：
以栅极金属层的图形作为遮挡，对栅绝缘层进行刻蚀，形成与栅极金属层的图形完全重合的栅绝缘层的图形；
以栅极金属层的图形和栅绝缘层的图形作为遮挡，对未被遮挡的有源层的图形进行导体化处理。
一般地，在本发明实施例提供的上述制作方法中，在执行步骤形成有源层的图形之前，还可以形成遮光层的图形，以通过遮光层的图形遮挡外界光线，避免外界光线对有源层的影响。另外，遮光层的存在会产生双晶体管问题，对晶体管的稳定性造成干扰。为解决此问题，可使源极与遮光层通过接触孔(CNT)相连。
需要说明的是，在本发明实施例提供的上述制作方法中，形成各层结构涉及到的构图工艺，不仅可以包括沉积、光刻胶涂覆、掩模板掩模、曝光、显影、刻蚀、光刻胶剥离等部分或全部的工艺过程，还可以包括其他工艺过程，具体以实际制作过程中形成所需构图的图形为准，在此不做限定。例如，在显影之后和刻蚀之前还可以包括后烘工艺。
其中，沉积工艺可以为化学气相沉积法、等离子体增强化学气相沉积法或物理气相沉积法，在此不做限定；掩膜工艺中所用的掩膜板可以为半色调掩膜板(Half ToneMask)、单缝衍射掩模板(Single Slit Mask)或灰色调掩模板(Gray Tone Mask)，在此不做限定；刻蚀可以为干法刻蚀或者湿法刻蚀，在此不做限定。
为便于理解本发明提供的上述阵列基板的制作方法的技术方案，以下将通过对包含图2所示像素电路的阵列基板的制作过程进行详细说明。在图2中，该像素电路为常规2T1C结构，具体包括开关晶体管T1、驱动晶体管Td、电容C和发光器件OLED，其中，开关晶体管T1的栅极与栅线201电连接，开关晶体管T1的第一极与数据线202电连接，驱动晶体管Td的第一极与高电平电源线203电连接。具体地，开关晶体管T1与驱动晶体管Td中相同功能的膜层采用同层材料同一工艺制作。另外，由于开关晶体管T1的连接方式完整地示出了上述制作方法，因此图3至图x具体示出了图2中一像素电路列中相邻两个像素电路中所含开关晶体管T1的结构示意图。此外，为了便于说明，以下以第一导电层为栅极金属层、第二导电层为源漏极金属层为例进行介绍。
第一步：在衬底基板301上形成遮光层302的图形后，在遮光层302上形成缓冲层303，如图3所示。
第二步：在缓冲层303上形成有源层304的图形，如图4所示。有源层304在衬底基板301上的正投影位于遮光层302的正投影内，有效避免了外界光照对有源层304的影响。
第三步：在有源层304上连续沉积栅绝缘层305和栅极金属层306，随后采用湿法刻蚀工艺形成栅极金属层306的图形，具体包括：在显示区域AA内相互独立的多条栅线201、与栅线201电连接的多个栅极3061，以及在边框区域BB内与各栅线201导通的连接线3062；之后以栅极金属层306的图形作为遮挡，采用干法刻蚀工艺对栅绝缘层305进行刻蚀，形成与栅极金属层306的图形完全重合的栅绝缘层305的图形，具体地，栅绝缘层305的图形包括与栅极3061完全重合的第一部分，以及与连接线3062完全重合的第二部分；然后以栅极金属层306的图形和栅绝缘层305的图形作为遮挡，对未被遮挡的有源层304的图形进行导体化处理，如图5和图6所示。
由于栅极金属层306和源漏极金属层308均是采用金属材料制作，而栅绝缘层305一般采用无机绝缘材料(例如氧化硅、氮化硅、氮氧化硅层)，因此，后续对源漏极金属层308进行湿法刻蚀的过程中，可将连接线3062及其上方的源漏极金属层308刻蚀掉，而连接线3062下方的栅绝缘层305的第二部分3052会保留。并且，因为源漏极金属层308与栅极金属层306之间的层间介质层307的材质一般也为无机绝缘材料，所以在将连接线3062刻蚀掉之后，若采用干法刻蚀工艺去除栅绝缘层305的第二部分3052，则会同时刻蚀掉未被源漏极金属层3081遮挡的层间介质层307。基于此，最终产品中，会存在栅绝缘层305的第二部分3052。
由于栅极金属层306中相互独立的各栅线201被连接线3062导通，因此后续形成层间介质层307的图形的过程中在各栅线201上积累的电性相同的静电(正电荷或负电荷)会被分散、电性不同的静电(正电荷与负电荷)会被中和抵消，从而可有效避免了栅金属层306上的静电击穿层间介质层307而与源漏极金属层308发生短路不良。另外，应当理解的是，图6意在说明栅线201与连接线3062之间的电连接方式，在此步骤中并未完全形成图6中所示2T1C的像素电路。
第四步：在栅金属层306上形成层间介质层307，并对层间介质层307进行构图工艺，形成暴露连接线3062的待刻蚀部分的镂空部H，暴露有源层304中部分导体化区域的第一过孔，以及贯穿层间介质层307与缓冲层303且暴露遮光层302中未被有源层304遮挡区域的第二过孔，如图7所示。镂空部H的设置目的在于，在后续制作过程中刻蚀掉镂空部H漏出的连接线3062，实现栅线201的相互独立。
第五步：在层间介质层307上形成源漏极金属层308，如图8所示；在源漏极金属层308上形成光刻胶层后，采用掩膜板对光刻胶层进行曝光形成光刻胶图案309，如图9所示；以光刻胶图案309作为遮挡，对待制作源漏极金属层308的图形之外区域的源漏极金属层308进行刻蚀，并对镂空部H露出的连接线3062进行刻蚀，形成在显示区域AA内相互独立的多条数据线202和高电平电源线203，与数据线202或高电平电源线信号线203电连接的多个第一极3081，以及与各第一极3081一一对应设置且与遮光层302电连接的第二极3082，同时断开各栅线201；对光刻胶图案309进行剥离，以去除光刻胶图案309，如图2、图10和图11所示。
由于在源漏极金属层308的图形制作过程中还原了各栅线201之间的相互独立关系，使得各栅线201之间互不影响，保证了最终产品的正常工作性能。
另外，应当理解的是，图2和图11中意在说明通过部分刻蚀或全部刻蚀连接线3062，实现各栅线201的相互独立，在此步骤中并未完全形成图2和图11中所示2T1C的像素电路。具体地，在图2中，通过完全刻蚀掉连接线3062实现了各栅线201的相互独立，在图11中通过部分刻蚀掉连接线3062实现了各栅线201的相互独立。然而，由于部分保留的连接线3062与栅线201电连接变相增大了栅线201的阻值，因此，较佳地，在实际产品中完全刻蚀掉连接线3062，即优选图2所示的实施方式。
第六步：在源漏极金属层308上依次形成钝化层310和多个阳极(图中未示出)，具体地，钝化层310在镂空部H处有填充且与栅绝缘层305的第二部分3052接触，如图12所示。钝化层310与栅绝缘层305的第二部分3052均具有绝缘作用，因此，最终产品中保留栅绝缘层305的第二部分3052并不会影响产品的正常使用。
需要说明的是，像素电路中电容C的制作、发光器件OLED的空穴注入层、空穴传输层、电子阻挡层、发光材料层、空穴阻挡层、电子传输层、电子注入层、阴极等的制作与现有技术中的制作方法相同，在此不做赘述。
基于同一发明构思，本发明实施例提供了一种阵列基板，由于该阵列基板解决问题的原理与上述制作方法解决问题的原理相似，因此，本发明实施例提供的该阵列基板的实施可以参见本发明实施例提供的上述制作方法的实施，重复之处不再赘述。
具体地，本发明实施例还提供的一种阵列基板，包括：衬底基板，依次位于衬底基板上的第一导电层、绝缘层和第二导电层；
第一导电层，包括：多个相互独立的第一图案；
绝缘层，包括：镂空部，镂空部在衬底基板上的正投影导通各第一图案在衬底基板上的正投影；
第二导电层，包括：多个相互独立的第二图案，第二图案与镂空部互不交叠。
在一些实施例中，第一导电层为栅极金属层，第一图案包括：在显示区域内相互独立的多条栅线、与栅线电连接的多个栅极。
第二导电层为源漏极金属层，第二图案包括：在显示区域内相互独立的多条信号线，以及与信号线电连接的多个第一极，信号线包括数据线和高电平电源线。
在另一些实施例中，第一导电层为源漏极金属层，第一图案包括：在显示区域内相互独立的多条信号线，以及与信号线电连接的多个第一极；信号线包括数据线和高电平电源线；
第二导电层为阳极层，第二图案包括：在显示区域内的多个相互独立的阳极。
具体地，在第一导电层为栅极金属层、第二导电层为源漏极金属层时，在本发明实施例提供的上述阵列基板中，还包括：位于衬底基板与栅极金属层之间的有源层，以及位于有源层与栅极金属层之间的栅绝缘层；
栅绝缘层的图形包括：与栅极金属层的图形完全重合的第一部分，以及与镂空部完全重合的第二部分。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、智能手表、健身腕带、个人数字助理等任何具有显示功能的产品或部件。对于显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。另外，由于该显示装置解决问题的原理与上述阵列基板解决问题的原理相似，因此，该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
在本发明实施例提供的上述阵列基板、其制作方法及显示装置中，该制作方法包括提供一衬底基板；在衬底基板上形成第一导电层的图形，第一导电层包括多个相互独立的第一图案，以及将各第一图案导通的连接线；在第一导电层上形成绝缘层的图形，在连接线的待刻蚀部分对应的绝缘层具有镂空部；在绝缘层上形成第二导电层的图形，同时对镂空部露出的连接线进行刻蚀，以断开各第一图案；其中，第二导电层包括多个相互独立的第二图案，第二图案与镂空部互不交叠。由于第一导电层中相互独立的各第一图案被连接线导通，因此后续形成绝缘层(例如层间介质层)的图形的过程中在各第一图案上积累的电性相同的静电(正电荷或负电荷)会被分散、电性不同的静电(正电荷与负电荷)会被中和抵消，从而有效避免了第一导电层上的静电击穿绝缘层而与第二导电层发生短路不良。并且，在形成第二导电层的图形的过程中还原了各第一图案之间的相互独立关系，使得各第一图案之间互不影响，保证了显示产品的正常工作性能。基于此，在第一导电层为栅极金属层、第二导电层为源漏极金属层时，即可有效避免栅极金属层与源漏极金属层之间的短路不良，提高产品良率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板上形成第一导电层的图形，所述第一导电层的图形包括多个相互独立的第一图案，以及将各所述第一图案导通的连接线；
在所述第一导电层上形成绝缘层的图形，在所述连接线的待刻蚀部分对应的所述绝缘层具有镂空部；
在所述绝缘层上形成第二导电层的图形，同时对所述镂空部露出的所述连接线进行刻蚀，以断开各所述第一图案；其中，所述第二导电层的图形包括多个相互独立的第二图案，所述第二图案与所述镂空部互不交叠。
2.如权利要求1所述的制作方法，其特征在于，在所述绝缘层上形成第二导电层的图形，同时对所述镂空部露出的所述连接线进行刻蚀，以断开各所述第一图案，具体包括：
在所述绝缘层上形成第二导电层；
在所述第二导电层上形成光刻胶层；
采用掩膜板对所述光刻胶层进行曝光形成光刻胶图案；
以所述光刻胶图案作为遮挡，对待制作所述第二图案之外区域的所述第二导电层进行刻蚀，并对所述镂空部露出的所述连接线进行刻蚀，形成所述第二图案，且断开各所述第一图案；
对所述光刻胶图案进行剥离，以去除所述光刻胶图案。
3.如权利要求1或2所述的制作方法，其特征在于，形成第一导电层的图形，具体包括：形成栅极金属层的图形，所述栅极金属层的图形包括：在显示区域内相互独立的多条栅线、与所述栅线电连接的多个栅极，以及在边框区域内与各所述栅线导通的所述连接线；
形成第二导电层的图形，具体包括：形成源漏极金属层的图形，所述源漏极金属层的图形包括：在所述显示区域内相互独立的多条信号线，以及与所述信号线电连接的多个第一极，所述信号线包括数据线和高电平电源线。
4.如权利要求1或2所述的制作方法，其特征在于，形成第一导电层的图形，具体包括：形成源漏极金属层的图形，所述源漏极金属层的图形包括：在显示区域内相互独立的多条信号线，与所述信号线电连接的多个第一极，以及在边框区域内与各所述信号线导通的所述连接线，所述信号线包括数据线和高电平电源线；
形成第二导电层的图形，具体包括：在所述显示区域内形成多个相互独立的阳极。
5.如权利要求3所述的制作方法，其特征在于，在形成栅极金属层的图形之前，还包括：形成有源层的图形和栅绝缘层；
形成栅极金属层的图形之后，还包括：
以所述栅极金属层的图形作为遮挡，对所述栅绝缘层进行刻蚀，形成与所述栅极金属层的图形完全重合的所述栅绝缘层的图形；
以所述栅极金属层的图形和所述栅绝缘层的图形作为遮挡，对未被遮挡的所述有源层的图形进行导体化处理。
6.一种阵列基板，其特征在于，包括：衬底基板，依次位于所述衬底基板上的第一导电层、绝缘层和第二导电层；
所述第一导电层，包括：多个相互独立的第一图案；
所述绝缘层，包括：镂空部，所述镂空部在所述衬底基板上的正投影导通各所述第一图案在所述衬底基板上的正投影；
所述第二导电层，包括：多个相互独立的第二图案，所述第二图案与所述镂空部互不交叠。
7.如权利要求6所述的阵列基板，其特征在于，所述第一导电层为栅极金属层，所述第一图案包括：在显示区域内相互独立的多条栅线，以及与所述栅线电连接的多个栅极；
所述第二导电层为源漏极金属层，所述第二图案包括：在所述显示区域内相互独立的多条信号线，以及与所述信号线电连接的多个第一极，所述信号线包括数据线和高电平电源线。
8.如权利要求7所述的阵列基板，其特征在于，还包括：位于所述衬底基板与所述栅极金属层之间的有源层，以及位于所述有源层与所述栅极金属层之间的栅绝缘层；
所述栅绝缘层的图形包括：与所述栅极金属层的图形完全重合的第一部分，以及与所述镂空部完全重合的第二部分。
9.如权利要求6所述的阵列基板，其特征在于，所述第一导电层为源漏极金属层，所述第一图案包括：在显示区域内相互独立的多条信号线，以及与所述信号线电连接的多个第一极；所述信号线包括数据线和高电平电源线；
所述第二导电层为阳极层，所述第二图案包括：在所述显示区域内的多个相互独立的阳极。
10.一种显示装置，其特征在于，包括如权利要求6-9任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010254742.2A CN111430302A (zh) | 2020-04-02 | 2020-04-02 | 一种阵列基板、其制作方法及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010254742.2A CN111430302A (zh) | 2020-04-02 | 2020-04-02 | 一种阵列基板、其制作方法及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111430302A true CN111430302A (zh) | 2020-07-17 |
Family
ID=71550562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010254742.2A Pending CN111430302A (zh) | 2020-04-02 | 2020-04-02 | 一种阵列基板、其制作方法及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111430302A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023240383A1 (zh) * | 2022-06-13 | 2023-12-21 | 京东方科技集团股份有限公司 | 显示基板、显示面板和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050151194A1 (en) * | 2004-01-13 | 2005-07-14 | Chen-Ming Chen | Method of forming thin-film transistor devices with electro-static discharge protection |
| CN104658973A (zh) * | 2015-02-28 | 2015-05-27 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN105185740A (zh) * | 2015-06-26 | 2015-12-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
| CN110176444A (zh) * | 2019-06-05 | 2019-08-27 | 厦门天马微电子有限公司 | 一种阵列基板及其形成方法以及显示面板 |
-
2020
- 2020-04-02 CN CN202010254742.2A patent/CN111430302A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050151194A1 (en) * | 2004-01-13 | 2005-07-14 | Chen-Ming Chen | Method of forming thin-film transistor devices with electro-static discharge protection |
| CN104658973A (zh) * | 2015-02-28 | 2015-05-27 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN105185740A (zh) * | 2015-06-26 | 2015-12-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
| CN110176444A (zh) * | 2019-06-05 | 2019-08-27 | 厦门天马微电子有限公司 | 一种阵列基板及其形成方法以及显示面板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023240383A1 (zh) * | 2022-06-13 | 2023-12-21 | 京东方科技集团股份有限公司 | 显示基板、显示面板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11189679B2 (en) | Array substrate and manufacturing method therefor, and display device | |
| CN109360828B (zh) | 显示基板及其制造方法、显示装置 | |
| CN103715196B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US10777683B2 (en) | Thin film transistor, method of manufacturing thin film transistor, array substrate and display panel | |
| US11348987B2 (en) | OLED display substrate having large aperture ratio, method of manufacturing the same, and display device | |
| US12027536B2 (en) | Display substrate, manufacturing method thereof, and display device | |
| CN105161505A (zh) | 一种阵列基板及其制作方法、显示面板 | |
| CN103715267A (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
| US9406664B2 (en) | Array substrate, method for fabricating the same and display device | |
| CN111584593B (zh) | 显示面板、显示装置以及显示面板的制造方法 | |
| KR102477608B1 (ko) | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 | |
| WO2016201868A1 (zh) | 阵列基板及其制作方法、显示器件 | |
| US10461178B2 (en) | Method for manufacturing array substrate, array substrate and display panel | |
| US20080251789A1 (en) | Pixel structure and method for fabricating the same | |
| CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN111415995B (zh) | 一种显示面板、其制作方法及显示装置 | |
| CN107706196B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN111312726B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN111739841B (zh) | 一种顶栅结构的In-cell触控面板及制作方法 | |
| CN105374827A (zh) | 显示设备和用于制造该显示设备的方法 | |
| CN111430302A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| TW201630168A (zh) | 畫素結構及其製造方法 | |
| KR20150011650A (ko) | 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| US10153302B2 (en) | Pixel structure | |
| CN109037146B (zh) | 阵列基板的制作方法、阵列基板以及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200717 |