CN111244109B - 像素驱动电路及其制作方法 - Google Patents

像素驱动电路及其制作方法 Download PDF

Info

Publication number
CN111244109B
CN111244109B CN202010055606.0A CN202010055606A CN111244109B CN 111244109 B CN111244109 B CN 111244109B CN 202010055606 A CN202010055606 A CN 202010055606A CN 111244109 B CN111244109 B CN 111244109B
Authority
CN
China
Prior art keywords
electrode
thin film
pattern
film transistor
conductive channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010055606.0A
Other languages
English (en)
Other versions
CN111244109A (zh
Inventor
刘洺君
王坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010055606.0A priority Critical patent/CN111244109B/zh
Publication of CN111244109A publication Critical patent/CN111244109A/zh
Application granted granted Critical
Publication of CN111244109B publication Critical patent/CN111244109B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种像素驱动电路及其制作方法，该制作方法通过将导电沟道图案部分导体化直接形成了薄膜晶体管的源漏极，并只需在钝化层开孔以及设置连接电极，实现了像素驱动电路中薄膜晶体管之间的连通，相较于现有技术中在导电沟道图案上制作薄膜晶体管的源漏极，减少了多道开孔工艺，简化了像素驱动电路的膜层结构，进而减少了生产工序，降低了生产成本。

Description

像素驱动电路及其制作方法
技术领域
本发明涉及显示技术领域，具体涉及一种像素驱动电路及其制作方法。
背景技术
作为新一代显示技术，OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板具有低功耗、高色域、高亮度、宽视角、高响应速度等优点，因此备受市场的青睐。而OLED面板内具有呈阵列式排布的多个像素，每一像素都需要通过一像素驱动电路进行驱动。现有的顶栅型3T1C像素驱动电路能够补偿驱动薄膜晶体管的阈值电压，使OLED面板的显示亮度更均匀。
但是，现有的顶栅型3T1C像素驱动电路制作时，需要对多个功能层进行开孔以实现薄膜晶体管之间的连接，造成生产工序复杂，生产成本高的问题。
发明内容
本申请实施例提供一种像素驱动电路及其制作方法，以解决像素驱动电路的生产工序复杂、生产成本高的技术问题。
本申请实施例提供一种像素驱动电路的制作方法，所述像素驱动电路包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，所述制作方法包括：
提供一基板；
在所述基板上依次形成遮光金属图案、缓冲层图案和导电沟道图案；
在所述导电沟道图案上依次形成绝缘层图案和栅极金属层图案，所述栅极金属层图案包括所述第一薄膜晶体管的第一栅极、所述第二薄膜晶体管的第二栅极以及所述第三薄膜晶体管的第三栅极；
对所述导电沟道图案进行导体化处理，以形成所述第一薄膜晶体管的第一导电沟道、所述第二薄膜晶体管的第二导电沟道、所述第三薄膜晶体管的第三导电沟道、第一电极、第二电极、第三电极、第四电极第五电极，所述第一电极为所述第一薄膜晶体管的源极，所述第二电极为所述第一薄膜晶体管的漏极，所述第三电极为所述第二薄膜晶体管的源极，所述第四电极为所述第二薄膜晶体管的漏极以及所述第三薄膜晶体管的源极，所述第五电极为所述第三薄膜晶体管的漏极；
在所述栅极金属图案上形成钝化层，并对所述钝化层进行图案化处理，以在所述钝化层上形成第一过孔和第二过孔；
在所述钝化层上沉积电极层，并对所述电极层进行图案化处理，以形成第一连接电极和第六电极，所述第一连接电极通过所述第一过孔连接所述第二电极和所述第二栅极，所述第六电极通过所述第二过孔连接所述第四电极。
在本申请所述的制作方法中，所述在所述基板上依次形成遮光金属图案、缓冲层图案、导电沟道图案的步骤包括：
在所述基板上沉积金属层，对所述金属层进行图案化处理，以形成遮光金属块、第一金属电极以及第二金属电极；
在经图案化处理后的所述金属层上沉积缓冲层，对所述缓冲层进行图案化处理，以覆盖所述遮光金属块，并暴露出所述第一金属电极和所述第二金属电极；
在经图案化处理后的所述缓冲层上沉积导电沟道层，对所述导电沟道层进行图案化处理，以形成导电沟道图案。
在本申请所述的制作方法中，所述第一金属电极与所述第一电极连接，所述第二金属电极与所述第五电极连接；
其中，所述第一薄膜晶体管的源极包括所述第一金属电极以及所述第一电极，所述第三薄膜晶体管的漏极包括所述第二金属电极以及所述第五电极。
在本申请所述的制作方法中，所述遮光金属块包括第一遮光金属块、第二遮光金属块和第三遮光金属块；
其中，所述第一遮光金属块在所述基板上的投影覆盖所述第一导电沟道在所述基板上的投影，所述第二遮光金属块在所述基板上的投影覆盖所述第二导电沟道在所述基板上的投影，所述第三遮光金属块在所述基板上的投影覆盖所述第三导电沟道在所述基板上的投影。
在本申请所述的制作方法中，在垂直于所述基板的方向上，所述第一栅极和所述第一遮光电极的相对重叠区域形成存储电容。
在本申请所述的制作方法中，所述在所述导电沟道图案上依次形成绝缘层图案和栅极金属层图案的步骤包括：
在所述导电沟道图案上依次沉积绝缘层和栅极金属层；
在所述栅极金属层上涂布光刻胶；
对所述光刻胶进行曝光、显影，形成光刻胶图案；
以所述光刻胶图案为掩膜分别对所述栅极金属层和所述绝缘层进行刻蚀，以形成栅极金属图案和绝缘层图案。
在本申请所述的制作方法中，在形成所述栅极金属图案和所述绝缘层图案后，采用自对准工艺对所述导电沟道图案进行导体化处理。
在本申请所述的制作方法中，所述第一薄膜晶体管的漏极和所述第二薄膜晶体管的栅极均包括所述第二电极、所述第一连接电极和所述第二栅极。
在本申请所述的制作方法中，所述导电沟道图案的材料包括氧化物半导体和多晶硅。
本申请还提供一种像素驱动电路，包括：
基板；
设置在所述基板上的遮光金属块、第一金属电极和第二金属电极；
设置在所述遮光金属块上的缓冲层图案；
设置在所述缓冲层图案上的导电沟道图案，所述导电沟道图案包括第一导电沟道、第二导电沟道、第三导电沟道、第一电极、第二电极、第三电极、第四电极和第五电极；
依次叠层设置在所述导电沟道图案上的绝缘层图案、栅极金属层图案，所述栅极金属层图案包括第一栅极、第二栅极和第三栅极；
设置在所述遮光金属图案、所述导电沟道图案和所述栅极金属层图案上的钝化层，所述钝化层上设有第一过孔和第二过孔，所述第一过孔暴露出所述第二电极远离所述基板的一侧和所述第二栅极靠近所述第一栅极的一侧，所述第二过孔暴露出所述第四电极远离所述基板的一侧；
设置在所述钝化层上的第一连接电极和第六电极，所述第一连接电极通过所述第一过孔连接所述第二电极和所述第二栅极，所述第六电极通过所述第二过孔连接所述第四电极。
本申请通过导电沟道层导体化形成薄膜晶体管的源漏极，并在钝化层开孔以及设置连接电极，将像素驱动电路中第一薄膜晶体管的漏极与第二薄膜晶体管的栅极连通，简化了像素驱动电路的膜层结构，进而减少了生产工序，降低了生产成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的像素驱动电路的等效电路结构示意图；
图2是本申请实施例提供的像素驱动电路的制作方法的流程示意图；
图3是图2所示的步骤101阶段得到的结构示意图；
图4A-图4F是图2所示的步骤102阶段得到的结构示意图；
图5A-图5C是图2所示的步骤103阶段得到的结构示意图；
图6是图2所示的步骤104阶段得到的结构示意图；
图7是图6所示区域A处的剖面图；
图8是图2所示的步骤105阶段得到的结构示意图；
图9A-9B是图2所示的步骤106阶段得到的结构示意图；
图10是本申请实施例提供的像素驱动电路的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“厚度”、“上”、““下”、“垂直”、“水平”、“内”、“外”、“一侧”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请的描述中，需要说明的是，“图案化”是指形成具有特定的图形结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步，此为本技术领域的技术人员所理解的工艺制程，在此不再赘述。
请参阅图1，图1是本申请实施例提供的像素驱动电路的等效电路结构示意图，该像素驱动电路包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3和存储电容CS。其中，第一薄膜晶体管T1为开关薄膜晶体管，第二薄膜晶体管T2为驱动薄膜晶体管，第三薄膜晶体管T3为补偿薄膜晶体管。其具体连接关系及工作原理为现有技术中的常规设置，在此不再赘述。
本申请实施例提供一种图1中所示的像素驱动电路的制作方法，通过对导电沟道图案进行导体化处理，直接形成了薄膜晶体管的源漏极，省去了现有技术中在导电沟道上沉积薄膜晶体管源漏极的工艺，并通过在钝化层开孔以及设置连接电极，将像素驱动电路中第一薄膜晶体管T1的漏极与第二薄膜晶体管T2的栅极连通，简化了像素驱动电路的膜层结构，进而减少了生产工序，降低了生产成本。
具体的，请参阅图2，图2为本申请实施例提供的像素驱动电路的制作方法的流程示意图，具体步骤包括：
步骤101、提供一基板。
请参阅图3，基板10可以为玻璃基板、石英基板、树脂基板、PI柔性基板(聚酰亚胺薄膜，Polyimide Film)或其他类型基板，在此不一一赘述。
步骤102、在所述基板上依次形成遮光金属图案、缓冲层图案和导电沟道图案。
具体的，步骤102包括：在所述基板上沉积金属层，对所述金属层进行图案化处理，以形成遮光金属块、第一金属电极以及第二金属电极；在经图案化处理后的所述金属层上沉积缓冲层，对所述缓冲层进行图案化处理，以覆盖所述遮光金属块，并暴露出所述第一金属电极和所述第二金属电极；在经图案化处理后的所述缓冲层上沉积导电沟道层，对所述导电沟道层进行图案化处理，以形成导电沟道图案。
请继续参阅图4A-4B，在基板10上沉积金属层20，对金属层20进行图案化处理，以形成遮光金属图案200。遮光金属图案200包括遮光金属块201、第一金属电极202以及第二金属电极203。遮光金属块201包括第一遮光金属块201a、第二遮光金属块201b和第三遮光金属块201c。其中，金属层20的材料为导电性优、遮光性好的金属，一般为钼、铜、铝或复合金属，本申请对此不作限定。
接着，请继续参阅图4C-4D，在经图案化处理后的金属层20上沉积缓冲层30，对缓冲层30进行图案化处理，形成缓冲层图案300。缓冲层图案300完全覆盖遮光金属块201，并暴露出第一金属电极202和第二金属电极203。
紧接着，请继续参阅图4E-4F，在经图案化处理后的缓冲层30上沉积导电沟道层40。对导电沟道层40进行图案化处理，形成导电沟道图案400(图示具有相同剖面线的部分)。其中，导电沟道层40的材料可以是氧化物半导体、多晶硅、非晶硅等。具体的，该氧化物半导体可以为铟镓锌氧化物、氧化铟锡锌和氧化锌等。
需要说明的是，缓冲层图案300完全覆盖遮光金属块201，使得第一遮光金属块201a、第二遮光金属块201b、第三遮光金属块201c、第一金属电极202和第二金属电极203之间隔离开，起到了隔离层的作用。同时缓冲层图案300作为导电沟道图案400和基板10之间的过渡膜层，使两个膜层之间的结合更稳固。
步骤103、在所述导电沟道图案上依次形成绝缘层图案和栅极金属层图案，所述栅极金属层图案包括所述第一薄膜晶体管的第一栅极、所述第二薄膜晶体管的第二栅极以及所述第三薄膜晶体管的第三栅极。
请参阅图5A-5C，首先在导电沟道图案400上依次沉积绝缘层50和栅极金属层60。在栅极金属层60上涂布光刻胶61。对光刻胶61进行曝光、显影，形成光刻胶图案610。之后，以光刻胶图案610为掩膜，分别对栅极金属层60和绝缘层50进行刻蚀，以形成绝缘层图案500(图示具有相同剖面线的部分)和栅金属图案600。最后，去除所述光刻胶图案610。其中，绝缘层图案500和栅极金属图案600在基板10上的投影完全重合。栅金属图案600包括第一薄膜晶体管T1的第一栅极601、第二薄膜晶体管T2的第二栅极602以及第三薄膜晶体管T3的第三栅极603。在本申请施例中，使用同一掩膜版依次形成了栅极金属层图案600和绝缘层图案500，简化了生产工序。
其中，绝缘层50可以是无机材料，例如氧化硅、氮化硅或氧化硅和氮化硅的结合等，也可以为有机材料。栅极金属层60可以是导电性良好的单层金属或不同金属的叠层。本申请对此均不做具体限定。
步骤104、对所述导电沟道图案进行导体化处理，以形成所述第一薄膜晶体管的第一导电沟道、所述第二薄膜晶体管的第二导电沟道、所述第三薄膜晶体管的第三导电沟道、第一电极、第二电极、第三电极、第四电极和第五电极，所述第一电极为所述第一薄膜晶体管的源极，所述第二电极为所述第一薄膜晶体管的漏极，所述第三电极为所述第二薄膜晶体管的源极，所述第四电极为所述第二薄膜晶体管的漏极以及所述第三薄膜晶体管的源极，所述第五电极为所述第三薄膜晶体管的漏极；
在本申请实施例中，在形成所述栅极金属图案和所述绝缘层图案后，采用自对准工艺对所述导电沟道图案进行导体化处理。
请参阅图6和图7，以栅极金属图案600和绝缘层图案500为掩膜对所述导电沟道图案400进行导体化处理，形成了第一薄膜晶体管T1的第一导电沟道401、第二薄膜晶体管T2的第二导电沟道402、第三薄膜晶体管T3的第三导电沟道403、第一电极404、第二电极405、第三电极406、第四电极407和第五电极408。其中，第一电极404为第一薄膜晶体管T1的源极，第二电极405为第一薄膜晶体管T1的漏极，第三电极406为第二薄膜晶体管T2的源极，第四电极407为第二薄膜晶体管T2的漏极以及第三薄膜晶体管T3的源极，第五电极408为第三薄膜晶体管T3的漏极。
可以理解的是，第一电极404、第二电极405、第三电极406、第四电极407及第五电极408均由导电沟道图案400被导体化的部分构成，导电沟道图案400被导体化的部分包括导电沟道图案400未被栅极金属层图案600覆盖的部分。
在本申请实施例中，通过对导电沟道图案400未被栅极金属层图案600覆盖的部分进行导体化处理，直接形成了薄膜晶体管的源漏极，简化了薄膜晶体管的膜层结构，省去了现有技术中需在导电沟道图案400上制作薄膜晶体管源漏极的工艺，进而降低了生产成本。
进一步的，第一金属电极202与第一电极404连接，第二金属电极203与第五电极408连接。第一薄膜晶体管T1的源极包括第一金属电极202以及第一电极404。第三薄膜晶体管T3的漏极包括第二金属电极203以及第五电极408。该设置使得遮光金属图案200在具备遮光作用的同时，还可以作为像素驱动电路中薄膜晶体管的源漏电极，以此简化像素驱动电路的膜层结构。
在一些实施例中，第一遮光金属块201a在基板10上的投影覆盖第一导电沟道401在基板10上的投影，第二遮光金属块201b在基板10上的投影覆盖第二导电沟道402在基板10上的投影，第三遮光金属块201c在基板10上的投影覆盖第三导电沟道403在基板10上的投影。
可以理解的是，第一导电沟道401、第二导电沟道402和第三导电沟道403在受到来自基板10一侧的光照射后会使得光生载流子增加，造成第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3产生阈值电压漂移、漏电流增加等不良现象。遮光金属块201可以遮挡从基板10远离遮光金属图案200的方向射入的光线，进而减弱外部光线对第一导电沟道401、第二导电沟道402和第三导电沟道403产生的干扰，提升像素驱动电路的稳定性，改善像素驱动电路的工作性能。
在本申请实施例中，在垂直于基板10的方向上，第一栅极601和第一遮光金属块201a的相对重叠区域形成存储电容CS。
步骤105、在所述栅极金属图案上形成钝化层，并对所述钝化层进行图案化处理，以在所述钝化层上形成第一过孔和第二过孔。
请参阅图8，在栅极金属图案600上沉积钝化层70，对钝化层70进行刻蚀，以形成第一过孔701和第二过孔702。第一过孔701暴露出第二电极405远离基板10的一侧和第二栅极602靠近第一栅极601的一侧。第二过孔702暴露出第四电极407远离基板10的一侧。
其中，钝化层70的材料可以是氧化硅、氮化硅或氧化硅和氮化硅的叠层结构等。
步骤106、在所述钝化层上沉积电极层，并对所述电极层进行图案化处理，以形成第一连接电极和第六电极，所述第一连接电极电极通过所述第一过孔连接所述第二电极和所述第二栅极，所述第六电极通过所述第二过孔连接所述第四电极。
请参阅图9A-9B，在钝化层70上沉积电极层80。通过对电极层80进行图案化处理，形成第一连接电极801和第六电极802。第一连接电极801通过第一过孔701连接第二电极405和第二栅极602。第六电极802通过第二过孔702连接第四电极407。
需要说明的是，请参阅图1，在有机发光二极管显示面板中，第六电极802可以是发光二极管的阳极。在形成发光二极管的阳极时，同时形成第一连接电极801，以实现像素驱动电路中薄膜晶体管之间的连接，进一步简化了生产工序。其中，电极层80的材料可以是导电性优异的金属，如铜、铝等，也可以是氧化铟锡，本申请对此不作限定。
在一些实施例中，第一薄膜晶体管T1的漏极和第二薄膜晶体管T2的栅极均包括第二电极405、第一连接电极801和第二栅极602。其中，栅极金属层60和电极层80可以使用同一种材料制成，减小第一薄膜晶体管T1和第二薄膜晶体管T2连接处的阻抗。
本申请通过将导电沟道图案400部分导体化形成薄膜晶体管的源漏极，省去了现有技术中需在导电沟道图案400上制作薄膜晶体管源漏极的工艺；进一步的，由于薄膜晶体管的源漏极与薄膜晶体管的导电沟道同层设置，只需在钝化层80开设第一过孔701以及设置第一连接电极801，即可实现像素驱动电路中薄膜晶体管之间的连通；相较于现有技术中在导电沟道图案400上制作薄膜晶体管的源漏极，减少了多道开孔工艺，简化了像素驱动电路的膜层结构，进而减少了生产工序，降低了生产成本。
本申请实施例还提供了一种像素驱动电路1000，请参阅图10，该像素驱动电路1000采用以上实施例的像素驱动电路的制作方法制成。如图10所示，该像素驱动电路1000包括：基板10；设置在基板10上的遮光金属图案200，遮光金属图案200包括遮光金属块201、第一金属电极202和第二金属电极203；设置在遮光金属块201上的缓冲层图案300；设置在缓冲层图案300上的导电沟道图案400，导电沟道图案400包括第一导电沟道401、第二导电沟道402、第三导电沟道403、第一电极404、第二电极405、第三电极406(图中未示出)、第四电极407和第五电极408；依次叠层设置在导电沟道图案400上的绝缘层图案500和栅极金属层图案600，栅极金属层图案600包括第一栅极601、第二栅极602和第三栅极603；设置在遮光金属图案200、导电沟道图案400和栅极金属层图案600上的钝化层70，钝化层70上设有第一过孔701和第二过孔702，第一过孔701暴露出第二电极405远离基板10的一侧和第二栅极602靠近第一栅极601的一侧，第二过孔702暴露出第四电极407远离基板10的一侧；设置在钝化层70上的第一连接电极801和第六电极802，第一连接电极801通过第一过孔701连接第二电极405和第二栅极602，第六电极802通过第二过孔702连接第四电极408。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种像素驱动电路的制作方法，所述像素驱动电路包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，其特征在于，所述制作方法包括：
提供一基板；
在所述基板上沉积金属层，对所述金属层进行图案化处理，以形成遮光金属块、第一金属电极以及第二金属电极；
在经图案化处理后的所述金属层上沉积缓冲层，对所述缓冲层进行图案化处理，以完全覆盖所述遮光金属块，并暴露出所述第一金属电极和所述第二金属电极；
在经图案化处理后的所述缓冲层上沉积导电沟道层，对所述导电沟道层进行图案化处理，以形成导电沟道图案；
在所述导电沟道图案上依次形成绝缘层图案和栅极金属层图案，所述栅极金属层图案包括所述第一薄膜晶体管的第一栅极、所述第二薄膜晶体管的第二栅极以及所述第三薄膜晶体管的第三栅极；
对所述导电沟道图案进行导体化处理，以形成所述第一薄膜晶体管的第一导电沟道、所述第二薄膜晶体管的第二导电沟道、所述第三薄膜晶体管的第三导电沟道、第一电极、第二电极、第三电极、第四电极和第五电极，所述第一电极为所述第一薄膜晶体管的源极，所述第二电极为所述第一薄膜晶体管的漏极，所述第三电极为所述第二薄膜晶体管的源极，所述第四电极为所述第二薄膜晶体管的漏极以及所述第三薄膜晶体管的源极，所述第五电极为所述第三薄膜晶体管的漏极；
在所述栅极金属层图案上形成钝化层，并对所述钝化层进行图案化处理，以在所述钝化层上形成第一过孔和第二过孔；
在所述钝化层上沉积电极层，并对所述电极层进行图案化处理，以形成第一连接电极和第六电极，所述第一连接电极通过所述第一过孔连接所述第二电极和所述第二栅极，所述第六电极通过所述第二过孔连接所述第四电极。
2.根据权利要求1所述的像素驱动电路的制作方法，其特征在于，所述在所述导电沟道图案上依次形成绝缘层图案和栅极金属层图案的步骤包括：
在所述导电沟道图案上依次沉积绝缘层和栅极金属层；
在所述栅极金属层上涂布光刻胶；
对所述光刻胶进行曝光、显影，形成光刻胶图案；
以所述光刻胶图案为掩膜分别对所述栅极金属层和所述绝缘层进行刻蚀，以形成栅极金属图案和绝缘层图案。
3.根据权利要求2所述的像素驱动电路的制作方法，其特征在于，在形成所述栅极金属图案和所述绝缘层图案后，采用自对准工艺对所述导电沟道图案进行导体化处理。
4.一种像素驱动电路，其特征在于，包括：
基板；
设置在所述基板上的遮光金属块、第一金属电极和第二金属电极；
设置在所述遮光金属块上的缓冲层图案，所述缓冲层图案完全覆盖所述遮光金属块；
设置在所述缓冲层图案上的导电沟道图案，所述导电沟道图案包括第一导电沟道、第二导电沟道、第三导电沟道、第一电极、第二电极、第三电极、第四电极和第五电极；
依次叠层设置在所述导电沟道图案上的绝缘层图案、栅极金属层图案，所述栅极金属层图案包括第一栅极、第二栅极和第三栅极；
设置在所述遮光金属块、所述导电沟道图案和所述栅极金属层图案上的钝化层，所述钝化层上设有第一过孔和第二过孔，所述第一过孔暴露出所述第二电极远离所述基板的一侧和所述第二栅极靠近所述第一栅极的一侧，所述第二过孔暴露出所述第四电极远离所述基板的一侧；
设置在所述钝化层上的第一连接电极和第六电极，所述第一连接电极通过所述第一过孔连接所述第二电极和所述第二栅极，所述第六电极通过所述第二过孔连接所述第四电极。
5.根据权利要求4所述的像素驱动电路，其特征在于，所述第一金属电极与所述第一电极连接，所述第二金属电极与所述第五电极连接；
其中，第一薄膜晶体管的源极包括所述第一金属电极以及所述第一电极，第三薄膜晶体管的漏极包括所述第二金属电极以及所述第五电极。
6.根据权利要求4所述的像素驱动电路，其特征在于，所述遮光金属块包括第一遮光金属块、第二遮光金属块和第三遮光金属块；
其中，所述第一遮光金属块在所述基板上的投影覆盖所述第一导电沟道在所述基板上的投影，所述第二遮光金属块在所述基板上的投影覆盖所述第二导电沟道在所述基板上的投影，所述第三遮光金属块在所述基板上的投影覆盖所述第三导电沟道在所述基板上的投影。
7.根据权利要求6所述的像素驱动电路，其特征在于，在垂直于所述基板的方向上，所述第一栅极和所述第一遮光金属块的相对重叠区域形成存储电容。
8.根据权利要求4所述的像素驱动电路，其特征在于，第一薄膜晶体管的漏极和第二薄膜晶体管的栅极均包括所述第二电极、所述第一连接电极和所述第二栅极。
9.根据权利要求4所述的像素驱动电路，其特征在于，所述导电沟道图案的材料包括氧化物半导体和多晶硅。
CN202010055606.0A 2020-01-17 2020-01-17 像素驱动电路及其制作方法 Active CN111244109B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010055606.0A CN111244109B (zh) 2020-01-17 2020-01-17 像素驱动电路及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010055606.0A CN111244109B (zh) 2020-01-17 2020-01-17 像素驱动电路及其制作方法

Publications (2)

Publication Number Publication Date
CN111244109A CN111244109A (zh) 2020-06-05
CN111244109B true CN111244109B (zh) 2022-12-23

Family

ID=70877910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010055606.0A Active CN111244109B (zh) 2020-01-17 2020-01-17 像素驱动电路及其制作方法

Country Status (1)

Country Link
CN (1) CN111244109B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992185A (zh) * 2015-11-26 2017-07-28 乐金显示有限公司 薄膜晶体管基板、包括其的显示器及其制造方法
CN107424935A (zh) * 2017-05-08 2017-12-01 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN108550553A (zh) * 2018-06-06 2018-09-18 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置
CN109920856A (zh) * 2019-02-27 2019-06-21 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992185A (zh) * 2015-11-26 2017-07-28 乐金显示有限公司 薄膜晶体管基板、包括其的显示器及其制造方法
CN107424935A (zh) * 2017-05-08 2017-12-01 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN108550553A (zh) * 2018-06-06 2018-09-18 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置
CN109920856A (zh) * 2019-02-27 2019-06-21 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置

Also Published As

Publication number Publication date
CN111244109A (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
US10312268B2 (en) Display device
US20200105789A1 (en) Array substrate, method of manufacturing the same, and display panel
US20210280615A1 (en) Method of fabricating array substrate, array substrate and display device
US10797124B2 (en) Organic light emitting display substrate and manufacturing method thereof
CN110729313B (zh) 显示面板、显示面板制备方法、显示装置
CN112490272B (zh) 一种显示基板及其制备方法、显示装置
US11665940B2 (en) Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus
WO2021036840A1 (zh) 显示基板及其制造方法、显示装置
CN110265470A (zh) 显示装置、显示面板及其制造方法
WO2021184235A1 (zh) 一种阵列基板及其制备方法和显示面板
US11930679B2 (en) Array substrate, preparation method therefor, and display device
US10217851B2 (en) Array substrate and method of manufacturing the same, and display device
CN111276493A (zh) 显示面板及其制作方法
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
WO2022083429A1 (zh) 一种薄膜晶体管及其制作方法、驱动基板和电子设备
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
US20230189564A1 (en) Display panel and method of manufacturing same, and display device
CN113629072A (zh) 阵列基板及其制备方法、显示面板
CN111933671B (zh) 一种显示基板及其制作方法、显示面板
CN111244109B (zh) 像素驱动电路及其制作方法
CN111223818B (zh) 像素驱动电路及其制作方法
US20240016017A1 (en) Display panel and method for manufacturing same
CN114883370A (zh) 显示面板及其制备方法、显示终端
CN112420765B (zh) 灯板及其制造方法、显示装置
WO2022041022A1 (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant