KR101291797B1 - 유기전계발광표시장치 및 그 제조 방법 - Google Patents

Abstract

본 발명은 n번째 및 n+1번째 서브 픽셀 사이에 각각의 서브 픽셀에 연결되는 두 개의 데이터 라인이 구비되고, n-1번째 및 n번째 서브 픽셀 사이에 두 서브 픽셀에 동시에 연결되는 공통전원 라인을 구비하여 발광 면적을 증대시키는 유기전계발광표시장치에 있어서, 상기 n번째 및 n+1번째 서브 픽셀 사이의 두 개의 데이터 라인 사이로 상기 서브 픽셀들에서 발생하는 빛이 새는 것을 방지하기 위한 빛샘 방지 패턴을 구비한 유기전계발광표시장치 및 그 제조 방법에 관한 것이다.

유기전계발광표시장치, 쉐어 구조, 빛샘 방지 패턴

Description

유기전계발광표시장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DISPALY DEVICE AND METHOD FOR FABRICATING THE SAME}

도 1a 및 도 1b는 종래 기술의 일 예인 유기전계발광표시장치의 평면도 및 단면도이다.

도 2는 종래 기술의 일 예인 유기전계발광표시장치의 빛샘 현상을 보여 주는 사진이다.

도 3은 본 발명의 일 실시예에 따른 유기전계발광표시장치를 도시한 평면도이다.

도 4는 상기 도 3의 B-B'라인을 따라 절취한 단면도이다.

도 5는 상기 도 3의 C 영역을 확대한 확대도이다.

도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조 방법을 도시하고 있는 단면도들이다.

<도면의 주요부분에 대한 부호의 설명>

200 : 소자 기판 210 : 표시부

220 : 실링부 230 : 회로부

240a, 240b, 240c : 서브 픽셀 250a, 250b : 데이터 라인

260 : 공통전원 라인 270a, 270b : 게이트 라인

280 : 빛샘 방지 패턴

본 발명은 유기전계발광표시장치 및 그 제조 방법에 관한 것이다.

최근에 음극선관(cathode ray tube)과 같이 무겁고, 크기가 크다는 종래의 표시 소자의 단점을 해결하는 액정 표시 장치(liquid crystal display device), 유기전계발광표시장치(organic electroluminescence display device) 또는 PDP(plasma display plane) 등과 같은 평판형 표시 장치(plat panel display device)가 주목 받고 있다.

이때, 상기 액정 표시 장치는 자체 발광 소자가 아니라 수광 소자이기 때문에 밝기, 콘트라스트, 시야각 및 대면적화 등에 한계가 있고, 상기 PDP는 자체 발광 소자이기는 하지만, 다른 평판형 표시 장치에 비해 무게가 무겁고, 소비 전력이 높을 뿐만 아니라 제조 방법이 복잡하다는 문제점이 있는 반면, 상기 유기전계발광표시장치는 자체 발광 소자이기 때문에 시야각, 콘트라스트 등이 우수하고, 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비 전력 측면에서도 유리하다.

그리고, 상기 유기전계발광표시장치는 직류 저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부 충격에 강하고 사용 온도 범위도 넓을 뿐만 아니라 제조 방법이 단순하고 저렴하다는 장점을 가지고 있다.

도 1a 및 도 1b는 종래 기술에 의해 제조된 유기전계발광표시장치의 평면도 및 단면도이다. 이때, 도 1b는 도 1a의 A-A'선을 따라 절취한 단면도이다.

도 1a 및 도 1b를 참조하여 설명하면, 유기전계발광표시장치는 소자 기판(100) 상에 일정 영역의 표시부(110), 상기 표시부(110)를 감싸며, 상기 소자 기판(100)과 봉지 기판(미도시)을 봉지할 수 있도록 하는 실링부(120) 및 상기 실링부(120)의 외각에 위치하며, 외부에서 상기 표시부(110)로 신호 및 전원 등을 공급하기 위한 패드부(130)를 구비하고 있다.

이때, 상기 표시부(110)에는 복수 개의 서브 픽셀이 행과 열로 배열되어 있을 수 있다. 이때, 상기 도 1a에서는 세 개의 서브 픽셀들(112a, 112b, 112c) 즉, n-1번째 서브 픽셀(112a), n번째 서브 픽셀(112b) 및 n+1번째 서브 픽셀(112c)를 도시하고 있다. 이때, 상기 각각의 서브 픽셀들(112a, 112b, 112c)은 각각 발광부(114a, 114b,114c) 및 회로부(116a, 116b, 116c)를 구비하고 있다.

이때, 상기 세 개의 서브 픽셀들(112a, 112b, 112c) 각각에 신호 및 전원을 공급하는 데이터 라인, 게이트 라인 및 공통전원 라인이 연결될 수 있는데, 대표적으로 n번째 서브 픽셀(112b)에 연결되는 데이터 라인, 게이트 라인 및 공통전원 라인을 설명하면, 상기 n번째 서브 픽셀(112b)에는 상기 n번째 서브 픽셀(112b) 및 n+1번째 서브 픽셀(112c) 사이에 구비된 두 개의 데이터 라인(140a, 140b) 중 하나의 데이터 라인(140a)과 연결되어 있고, 상기 n-1번째 서브 픽셀(112a) 및 n번째 서브 픽셀(112b) 사이에 구비된 공통전원 라인(150)과 연결되어 있다.

또한, 상기 세 개의 서브 픽셀(112a, 112b, 112c)에 모두 연결되는 게이트 라인(160b)(이때, 다른 하나의 게이트 라인(160a)는 다른 열에 있는 서브 픽셀들과 연결됨)이 구비될 수 있는데, 상기 데이터 라인(140a, 140b) 및 공통전원 라인(150)과 교차하도록 배치된다.

이때, 상기 도 1b에서 도시된 바와 같이 n-1번째, n번째 및 n+1번째 서브 픽셀들(112a, 112b, 112c)에는 각각 제1전극들(170a, 170b, 170c)과 상기 서브 픽셀들(112a, 112b, 112c)상에 공통적으로 구비되는 발광층(175) 및 제2전극(180)을 구비하여 각각의 서브 픽셀들(112a, 112b, 112c)에서 각각 적색(Red), 녹색(Green) 및 청색(Blue) 중 어느 하나의 빛(185a, 185b, 185c)를 발광하게 된다.

이때, 상기 서브 픽셀들(112a, 112b, 112c)의 가장 자리에서 발생하는 빛들 중 일부가 도 1b에 도시된 바와 같이 상기 제2전극(180)과 같은 도체에 반사되거나 산란하게 되는데, 그 중 상기 n번째와 n+1번째 서브 픽셀들(112b, 112c)에서 발광된 빛(185b, 185c)에서 반사되거나 산란되는 빛이 상기 n번째 서브 픽셀(112b)와 n+1번째 서브 픽셀(112c) 사이에 구비된 두 개의 데이터 라인(140a, 140b) 사이로 빛이 새어 하부의 소자 기판(100)을 통해 외부에 나타나는 빛샘 현상(190)이 발생하게 된다. 이때, 상기 n-1번째 서브 픽셀(112a)와 n번째 서브 픽셀(112b) 사이에는 공통전원 라인(150)이 구비되어 있어 빛샘 현상(190)이 발생하지 않는다.

이때, 상기 도 1b에서 미설명된 도면 부호 192 및 194는 각각 절연막인 패시베이션층(192) 및 화소정의막(194)이다.

상기 도 1a 및 도 1b를 참조하여 설명한 유기전계발광표시장치에서 빛샘 현 상(190)이 발생하는 도 2에서 보여 주고 있는데, 단위 픽셀들 사이로 얇은 직선 형태의 빛샘 현상(190)이 발생하는 것을 볼 수 있다.

따라서, 도 1a, 도 1b 및 도 2를 참조하여 설명한 바와 같이 두 개의 서브 픽셀 사이에 각각의 서브 픽셀에 연결되는 두 개의 데이터 라인이 구비되어 있는 경우 상기 두 개의 데이터 라인 사이로 빛샘 현상이 발생하는 문제점이 있다.

이러한 빛샘 현상은 혼색 현상을 유발하여 색의 선명도 및 색 재현율을 떨어트리는 등의 문제점을 유발한다.

따라서, 본 발명은 상기 서브 픽셀들에서 발생하는 빛샘을 방지하여 콘트라스트비를 높임으로써, 화질을 향상시킬 수 있는 유기전계발광표시장치 및 그 제조방법을 제공하는 것을 그 목적으로 한다.

상기 목적을 달성하기 위하여, 본 발명은, 게이트 라인, 데이터 라인 및 공통전원 라인을 포함하는 신호선들 및 상기 신호선들의 교차에 의하여 한정되며 발광부와 회로부를 구비한 다수개의 서브픽셀들을 포함하는 표시부를 구비한 유기전계발광표시장치에 있어서, 상기 n번째 및 n+1번째 서브 픽셀 사이에는 상기 n번째 및 n+1번째 서브 픽셀 각각에 연결되는 두 개의 데이터 라인이 위치하며, n-1번째 및 n번째 서브 픽셀 사이에는 상기 n-1번째 및 n번째 서브 픽셀에 공통전원을 동시에 공급하는 하나의 공통전원 라인이 위치하며, 상기 데이터 라인과 공통전원 라인과 교차하도록 상기 n-1번째, n번째 및 n+1번째 서브 픽셀에 공통 연결되는 게이트 라 인이 위치하며, 상기 두 개의 데이터 라인의 하부에 위치하는 빛샘 방지 패턴을 포함하는 유기전계발광표시장치를 제공한다.

또한, 본 발명은, 소자 기판을 준비하는 단계; 상기 소자 기판의 일정 영역 상에 반도체층, 상기 반도체층의 채널 영역과 대응하는 게이트 전극, 상기 게이트 전극과 각각 일정 간격으로 이격된 게이트 라인 및 상기 반도체층과 상기 게이트 전극 사이에 위치하는 게이트 절연막을 형성하는 단계;상기 반도체층의 일정 영역과 연결되는 소오스 전극 및 드레인 전극, 상기 게이트 라인과 교차되도록 배치되는 공통전원 라인 및 상기 공통전원 라인과 일정 간격으로 이격되는 두 개의 데이터 라인들을 형성하는 단계; 및 상기 반도체층 또는 게이트 전극의 형성시, 상기 두개의 데이터 라인과 대응하는 위치에 상기 반도체층 또는 게이트 전극과 이격되는 빛샘 방지 패턴을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조 방법을 제공한다.

아울러, 본 발명은, 소자 기판을 준비하는 단계; 상기 소자 기판 상에 버퍼층을 형성하는 단계; 상기 버퍼층 상에 반도체층, 상기 반도체층의 채널 영역과 대응하는 게이트 전극, 상기 게이트 전극과 각각 일정 간격으로 이격된 게이트 라인 및 상기 반도체층과 상기 게이트 전극 사이에 위치하는 게이트 절연막을 형성하는 단계; 상기 반도체층의 일정 영역과 연결되는 소오스 전극 및 드레인 전극, 상기 게이트 라인과 교차되도록 배치되는 공통전원 라인 및 상기 공통전원 라인과 일정 간격으로 이격되는 두 개의 데이터 라인들을 형성하는 단계; 및 상기 소자 기판과 상기 버퍼층 사이에 상기 두개의 데이터 라인과 대응되는 빛샘 방지 패턴 및 상기 반도체층과 대응되는 라이트 쉴드 패턴을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조 방법을 제공한다.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.

본 발명의 유기전계발광표시장치는 소자 기판 상에 일정 영역의 표시부, 상기 표시부를 감싸며, 상기 소자 기판과 봉지 기판을 봉지할 수 있는 도록 하는 실링부 및 상기 실링부의 외각에 위치하며, 외부에서 상기 표시부로 신호 및 전원 등을 공급하기 위한 패드부를 구비하고 있다.

상기 표시부는 발광부와 회로부를 구비하는 복수 개의 서브 픽셀이 상기 표시부 내에 매트릭스 형태로 반복적으로 구비되어 있고, 상기 서브 픽셀들 사이에는 데이터 라인, 게이트 라인 및 공통전원 라인 등의 배선들이 구비되어 있어, 상기 서브 픽셀들이 구비되는 서브 픽셀 영역을 정의하고 있다.(이때, 상기 배선들이 구비되어 있는 영역, 즉, 상기 서브 픽셀 영역을 제외한 표시부를 배선 영역이라 할 수 있다.)

이때, 상기 복수 개의 서브 픽셀들은 각각 상기 데이터 라인, 게이트 라인 및 공통전원 라인과 연결되는데, 본 발명의 유기전계발광표시장치에서는 n번째 및 n+1번째 서브 픽셀 사이에 상기 n번째 서브 픽셀 및 n+1번째 서브 픽셀에 각각 연결되 는 두 개의 데이터 라인이 구비되어 있고, n-1번째 및 n번째 서브 픽셀 사이에는 상기 n-1번째 서브 픽셀와 n번째 서브 픽셀에 동시에 연결되는 하나의 공통전원 라인을 구비하고 있다. (이때, 상기 n은 2 이상의 정수이다.)

그리고, 상기 데이터 라인들 및 공통전원 라인과 교차되도록(바람직하게는 수직하도록) 배치되며, 상기 n-1번째, n번째 및 n+1번째 서브 픽셀에 공통적으로 연결되는 게이트 라인을 구비하고 있다.

그리고, 상기 n번째 서브 픽셀 및 n+1번째 서브 픽셀 사이에 구비된 두 개의 데이터 라인의 하부에는 상기 두 개의 데이터 라인 사이로 발생할 수 있는 빛샘 현상을 방지할 수 있는 빛샘 방지 패턴을 구비하고 있다.

이때, 상기 빛샘 방지 패턴은 상기 두 개의 데이터 라인 사이의 간격 보다는 너비가 넓게 형성되고, 상기 서브 픽셀들의 길이와 동일한 길이 또는 서브 픽셀들의 길이보다는 작은 길이를 갖도록 형성되는 것이 바람직하다.

이는 상기 빛샘 방지 패턴이 게이트 라인과 동일한 물질로 동시에 형성되는 것이 가장 바람직한데, 상기 빛샘 방지 패턴이 길이가 긴 경우 상기 게이트 라인과 접촉할 수 있기 때문이다.

또한, 상기 빛샘 방지 패턴은 상기 회로부의 박막트랜지스터의 반도체층과 동일한 물질로 형성할 수도 있다.(이때, 상기 회로부는 상기 데이터 라인, 게이트 라인 및 공통전원 라인과 전기적으로 연결되는 박막트랜지스터 및 상기 박막트랜지스터 및 공통전원 라인과 전기적으로 연결된 캐패시터를 구비할 수 있다.)

상기 발광부는 상기 게이트 라인, 데이터 라인 및 공통전원 라인과 전기적으 로 연결된 제1전극, 상기 제1전극 상에 구비되고, 적어도 발광층을 포함하는 유기막층(바람직하게는 전공주입층, 전공수송층, 전하수송층 및 전하주입층을 더 구비하고 있음) 및 상기 발광층(또는 전하주입층)상에 구비된 제2전극을 구비하고 있다.

이때, 상기 제1전극은 투명한 도전체로 이루어져 있어 상기 발광층에서 발생한 빛이 투과할 수 있도록 하고, 상기 제2전극은 상기 발광층에서 발생한 빛을 반사할 수 있는 반사 특성이 우수한 도전체로 이루어져 있는 것이 바람직하다.

도 3은 본 발명의 일 실시예에 따른 유기전계발광표시장치를 도시한 평면도이다.

도 3을 참조하여 설명하면, 소자 기판(200) 상에 일정 영역의 표시부(210), 상기 표시부(210)를 감싸며, 상기 소자 기판(200)과 봉지 기판(미도시)을 봉지할 수 있는 도록 하는 실링부(220) 및 상기 실링부(220)의 외각에 위치하며, 외부에서 상기 표시부(210)로 신호 및 전원 등을 공급하기 위한 패드부(230)를 구비하고 있다.

상기 표시부(210)는 크게 발광부 및 회로부를 구비한 서브 픽셀이 구비된 서브 픽셀 영역과 상기 서브 픽셀 영역을 제외한 상기 표시부(210)의 영역상에 구비되며 상기 서브 픽셀에 신호 또는 전원을 공급하는 게이트 라인, 데이터 라인 및 공통전원 라인과 같은 배선이 구비되는 배선 영역으로 구분할 수 있다.

이때, 상기 서브 픽셀 영역은 상기 배선 영역에 의해 정의된다. 즉, 상기 게이트 라인, 데이터 라인 및 공통전원 라인이 둘러싸는 영역은 하나의 서브 픽셀 영 역이라 할 수 있고, 그 서브 픽셀 영역 내에 서브 픽셀이 구비될 수 있다.

예컨데, 도 3에서 도시된 서브 픽셀들(240a, 240b, 240c) 중 n번째 서브 픽셀(240b)는 n번째 서브 픽셀(240b)와 n+1번째 서브 픽셀(240c) 사이에 구비된 데이터 라인들(250a,250b) 중 상기 n번째 서브 픽셀(240b)와 가까운 데이터 라인(250a), 상기 n-1번째 서브 픽셀(240a)와 n번째 서브 픽셀(240b) 사이에 구비된 공통전원 라인(260) 및 상기 데이터 라인들(250a, 250b)와 공통전원 라인(260)과 교차되는 게이트 라인들(270a, 270b)에 의해 정의되어지는 서브 픽셀 영역 내에 구비하고 있다.

이때, 상기 각각의 서브 픽셀들(240a, 240b, 240c)을 둘러싸고 있는 게이트 라인, 데이터 라인 및 공통전원 라인의 배선들은 상기 각각의 서브 픽셀들(240a, 240b, 240c)의 회로부들(242a, 242b, 242c) 내에 구비된 박막트랜지스터 또는 캐패시터에 전기적으로 연결되고, 상기 회로부들(242a, 242b, 242c) 내에 구비된 박막트랜지스터 또는 캐패시터는 상기 각각의 서브 픽셀들(240a, 240b, 240c)의 발광부들(244a, 244b, 244c)의 발광을 제어하게 된다.

이때, 본 발명의 유기전계발광표시장치는 각각의 서브 픽셀들(240a, 240b, 240c) 각각에 전원을 공급하는 공통전원 라인을 각각 구비하고 있는 것이 아니라, 두 개의 서브 픽셀들(예컨데, n-1번째 서브 픽셀(240a)와 n번째 서브 픽셀(240b)) 사이에 두 개의 서브 픽셀들에게 동시에 전원을 공급하는 공통전원 라인을 구비하고 있다.

또한, 상기 n번째 서브 픽셀(240b)와 n+1번째 서브 픽셀(240c) 사이에 상기 n 번째 서브 픽셀(240b)와 n+1번째 서브 픽셀(240c)에 각각 연결되는 두 개의 데이터 라인(250a, 250b)를 구비하고 있다.

그리고, 상기 두 개의 데이터 라인(250a, 250b) 하부에 적어도 상기 두 개의 데이터 라인(250a, 250b)의 사이 간격 보다 너비가 넓은 빛샘 방지 패턴(280)을 구비하고 있다.

따라서, 본 발명의 유기전계발광표시장치는 n-1번째 및 n번째 서브 픽셀 사이에 하나의 공통전원 라인이 구비되어 넓은 단위 면적을 가짐으로써 저항값이 낮아져 IR 드롭(drop) 등과 같은 문제점을 예방할 수 있다.

또한, n번째 및 n+1번째 서브 픽셀 사이에 두 개의 데이터 라인이 구비함으로써 상기 단위들의 발광 면적을 최대화할 수 있을 뿐만 아니라 두 개의 데이터 라인이 구비되어 그 사이로 발생할 수 있는 빛샘 현상을 상기 두 개의 데이터 라인 하부에 구비한 빛샘 방지 패턴으로 방지할 수 있어, 빛샘 현상에 의한 혼색 현상을 방지하고 색재현율을 높일 수 있다.

도 4는 상기 도 3의 B-B'라인을 따라 절취한 단면도이다.

도 4를 참조하여 설명하면, 본 발명의 유기전계발광표시장치는 소자 기판(200) 상에 버퍼층(305)을 구비하고 있다.

또한, 상기 n-1번째 서브 픽셀(240a) 영역의 회로부(242a)의 상기 버퍼층(305) 상에 반도체층(310), 게이트 절연막(315), 게이트 전극(320), 층간절연막(325) 및 소오스/드레인 전극(330)을 포함하는 박막트랜지스터를 구비하고 있다.

이때, 상기 게이트 절연막(315) 및 층간절연막(325)은 상기 박막트랜지스터가 구비된 상기 회로부(242a) 뿐만 아니라 상기 소자 기판(200) 전면 상에 구비하고 있다.

이때, 상기 박막트랜지스터는 이후에 설명될 제1전극(340a)과 소오스/드레인 전극이 연결되어 있는 구동 박막트랜지스터일 수 있다. 따라서, 상기 도 5에서는 구동용 박막트랜지스터만 도시하고 있으나 스위칭 박막트랜지스터 및 캐패시터와 같은 다른 소자들도 동시에 구비될 수 있다.

그리고, 상기 박막트랜지스터, 게이트 라인(270b), 공통전원 라인(260), 데이터 라인들(250a, 250b) 및 빛샘 방지 패턴(280) 등의 하부 소자들이 구비됨으로서 발생하는 소자 기판 표면의 단차를 개선하기 위한 평탄화막 또는 상기 하부 소자들을 보호하기 위한 패시베이션층이 상기 소자 기판 전면 상에 구비될 수 있다. 이때, 상기 도 5에서는 평탄화막 기능을 포함하는 패시베이션층(335)을 구비하고 있다.

그리고, 상기 패시베이션층(335) 상부면 중 n-1번째, n번째 및 n+1번째 서브 픽셀(240a, 240b, 240c) 각각의 발광부(244a, 244b, 244c) 영역에 제1전극들(340a, 340b, 340c)을 구비하고 있다.

또한, 상기 제1전극들(340a, 340b, 340c)이 구비된 소자 기판상에 상기 제1전극들(340a, 340b, 340c)의 일부를 노출시켜 각각의 발광부들(244a, 244b, 244c)을 정의하는 뱅크(bank)(345)를 구비하고 있다.

상기 소자 기판 전면에 걸쳐 적어도 발광층(바람직하게는 전공주입층, 전공수송층, 발광층, 전자수송층 및 전자주입층)을 포함하는 유기막층(350) 및 상기 유 기막층(350) 상에 위치하는 제2전극(355)을 구비하고 있다.

이때, 상기 제1전극들(340a, 340b, 340c)는 ITO 및 IZO 등과 같이 투명한 도전체로 이루어져 있고, 상기 제2전극(350)은 알루미늄, 마그네슘, 은 또는 이들의 합금 중 어느 하나 이상으로 이루어져 있다.

이때, 상기에서 상술한 바와 같이, 상기 n-1번째, n번째 및 n+1번째 서브 픽셀들(240a, 240b, 240c)의 발광부(244a, 244b, 244c)에서는 빛들이 발생하여 외부로 발광(360a, 360b, 360c)하게 된다. 상기 발광(360a, 360b, 360c)하는 빛들 중 일부가 상기 제2전극(355) 등과 같은 빛을 반사할 수 있는 도체에 반사되거나 산란되어 빛샘 현상이 발생할 수 있게 되는데, 특히, n번째 서브 픽셀(240b)의 발광부(244b)와 n+1번째 서브 픽셀(240c)의 발광부(244c) 사이에 구비되고, 상기 n번째 서브 픽셀(240b)와 n+1번째 서브 픽셀(240c)에 각각 연결되는 두 개의 데이터 라인들(250a, 250b) 사이로 상기 반사되거나 산란된 빛이 진행하게 되면, 상기 소자 기판(200) 외부로 빛이 새는 빛샘 현상이 발생되는 경우가 많다.

그러나, 본원 발명의 유기전계발광표시장치는 도 5에서 도시된 바와 같이 상기 n번째 서브 픽셀(240b)와 n+1번째 서브 픽셀(240c) 사이에 구비된 두 개의 데이터 라인들(250a, 250b) 하부에 적어도 상기 두 개의 데이터 라인들(250a, 250b) 사이의 간격보다는 너비가 넓은 빛샘 방지 패턴(280)을 구비하고 있어 상기 반사되거나 산란된 빛(370)이 상기 빛샘 방지 패턴(280)에 의해 하부로 진행하지 못하도록 한다.

이때, 상기 빛샘 방지 패턴(280)은 상기 박막트랜지스터의 게이트 전극을 형 성하는 게이트 물질과 동일한 물질로 이루질 수 있다. 즉, 상기 게이트 물질을 상기 소자 기판 전면상에 증착하고, 이를 패터닝하여 게이트 전극을 형성할 때, 상기 빛샘 방지 패턴(280)을 동시에 형성할 수 있다. 이때 상기 게이트 라인들(270a, 270b) 역시 동시에 형성될 수 있다.

또한, 도 4에서는 상기 빛샘 방지 패턴(280)이 상기 게이트 절연막(315) 및 층간절연막(325) 사이에 구비되어 있는 것으로 도시하고 있으나, 필요하다면, 상기 소자 기판(200)의 상부면 또는 버퍼층(305)의 상부면에도 형성할 수 있다.

즉, 상기 빛샘 방지 패턴(280)은 상기 기판(200) 또는 버퍼층(305) 상에 별도의 공정을 더 추가하여 빛을 반사하는 특성이 우수한 물질인 라이트 쉴드 메탈로 성막한 다음, 이를 패터닝하여 상기 두 개의 데이터 라인들(250a, 250b)에 대응하도록 형성된 빛샘 방지 패턴(280)을 형성하고, 이와 동시에 트랜지스터가 형성될 영역에도 반도체층이 외광에 노출되는 것을 방지하기 위하여 추가적으로 빛샘 방지 패턴을 형성할 수도 있다.

또한, 상기 빛샘 방지 패턴(280)이 구비되는 경우에는 상기 박막트랜지스터의 반도체층(310)을 형성할 때, 상기 반도체층(310)과 동일한 물질로 형성할 수도 있다.

도 5는 상기 도 3의 C 영역을 확대한 확대도이다.

도 5를 참조하여 설명하면, 상기 빛샘 방지 패턴(280)은 상기 게이트 라인들(270a, 270b)과는 교차되지 않도록 하는 것이 바람직하다. 즉, 상기 n번째 및 n+1번째 서브 픽셀(240b, 240c) 사이의 빛샘 방지 패턴(280)이 상기에서 상술한 바 와 같이 게이트 물질로 상기 게이트 라인들(270a, 270b)과 동시에 형성되는 경우, 상기 빛샘 방지 패턴(280)과 게이트 라인들(270a, 270b)이 서로 교차하게 되면 상기 게이트 라인들(270a, 270b)이 서로 단락하게 되는 문제가 발생하기 때문이다.

따라서, 상기 빛샘 방지 패턴(280)의 길이는 상기 서브 픽셀들(240a, 240b, 240c)의 길이와 동일하거나 작아야 한다.

다만, 상기 빛샘 방지 패턴(280)이 상기 반도체층(310)과 같은 물질, 즉 상기 반도체층(310)을 이루는 물질로 형성되는 경우에는 상기 빛샘 방지 패턴(280)과 게이트 라인들(270a, 270b)이 평면적으로는 서로 교차하기는 하지만 각각 구비되어 있는 층이 서로 상이함으로 서로 단락되지 않기 때문에 상기 게이트 라인들(270a, 270b)과 같은 패턴으로 길게 형성되어도 무방하다. 즉, 상기 층간절연막(315)상에 형성되는 빛샘 방지 패턴(280)은 상기 게이트 라인들(270a, 270b)이 서로 단락되게 할 수 있음으로 상기 빛샘 방지 패턴(280)의 길이를 도 5에 도시된 바와 같이 상기 서브 픽셀들(240a, 240b, 240c)의 길이와 동일하게 하거나 작게 하여 상기 게이트 라인들(270a, 270b)과 교차되지 않도록 하고, 상기 소자 기판(200)의 상부면, 버퍼층(305)의 상부면 및 게이트 절연막(315)의 상부면에 형성되는 빛샘 방지 패턴(208)은 상기 게이트 라인들(270a, 270b)과는 같은 층에 구비되지 않음으로 서로 단락되지 않기 때문에 상기 데이터 라인들(250a, 250b)와 같이 길게 형성하여 무방하다.

또한, 상기 빛샘 방지 패턴(280)이 라이트 쉴드 메탈과 같이 금속으로 이루어지나 별도의 마스크를 이용하여 형성하는 경우에는 상기 도 5에서 도시된 바와 같 이 층간절연막(315)의 상부면에 형성되는 경우를 제외하고는 다른 층의 상부면에 형성하는 경우에는 상기 데이터 라인들(250a, 250b)와 같이 길게 형성하여도 무방하다.

또한, 상기 빛샘 방지 패턴(280)이 부도체인 유기 물질로 이루어진 BM으로 이루어지는 경우에는 게이트 라인들 간의 단란 문제를 일으키지 않음으로 어느 층의 상부면에 형성하여도 상기 데이터 라인들(250a, 250b)과 같이 길게 형성하여도 무방하다.

도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조 방법을 도시하고 있는 단면도들이다.

먼저, 소자 기판(200)을 준비한다. 이때, 상기 소자 기판(200)은 투명한 절연물질로 이루어진 유리 또는 플라스틱 기판인 것이 바람직하다.

그리고, 상기 소자 기판(200) 전면 상에 상기 소자 기판(200)으로부터 이후 형성될 소자들로 이온 등과 같은 불순물이 확산되는 것을 방지하는 버퍼층(305)을 형성할 수 있다.

이어서, 상기 소자 기판(200) 상에 반도체층(310)을 형성한다.

이때, 상기 반도체층(310)은 상기 소자 기판(200) 전면 상에 비정질 실리콘층을 형성한 후, 이를 결정화한 후 패터닝하여 형성할 수 있다.

이어서, 상기 반도체층(310)이 형성된 소자 기판(200) 전면 상에 게이트 절연막(315)을 형성한다.

도 6b를 참조하여 설명하면, 상기 게이트 절연막(315)이 형성된 소자 기 판(200) 상에 게이트 물질을 증착한 후, 이를 패터닝하여 상기 반도체층(310)의 채널 영역과 대응하는 게이트 전극(320)을 형성한다.

상기 게이트 전극(320)을 형성하는 동시에 상기 게이트 전극(320)과 이격되나, 상기 게이트 전극(320)과 전기적으로 연결되는 게이트 라인(270b)을 형성한다.

또한, 상기 게이트 전극(320)과 게이트 라인(270b)을 형성하는 동시에 상기 게이트 라인(270b)과 수직하는 방향으로 빛샘 방지 패턴(280)을 형성하되, 상기 게이트 라인(270b)과는 접촉하지 않도록 한다. 즉, 상기 도 5에서 도시된 바와 같이 상기 빛샘 방지 패턴(280)은 상기 게이트 라인들(270a, 270b)과는 수직하는 방향으로 형성되되, 상기 게이트 라인들(270a, 270b)과는 교차하지 않도록 형성한다.

도 6c를 참조하여 설명하면, 상기 소자 기판(200) 전면상에 층간절연막(325)을 형성한다.

이어서, 상기 층간절연막(325)상에 소오스/드레인 물질을 증착한 후, 이를 패터닝하여 상기 반도체층(310)의 소오스/드레인 영역과 콘택하는 소오스/드레인 전극(330)을 형성한다.

상기 소오스/드레인 전극(330)을 형성하는 동시에 상기 게이트 라인(270a, 270b)과 교차되도록 배치되는 공통전원 라인(260) 및 상기 공통전원 라인(260)과 일정 간격으로 이격되는 두 개의 데이터 라인들(250a, 250b)을 형성한다. 이때, 상기 두 개의 데이터 라인들(250a, 250b)은 상기 빛샘 방지 패턴(280) 상부에 형성되어야 한다.

이때, 상기 게이트 라인들(270a, 270b), 상기 공통전원 라인(260) 및 두 개의 데이터 라인들(250a, 250b)에 의해서 서브 픽셀들의 영역이 정의된다. 따라서, 상기 공통전원 라인(260) 및 두 개의 데이터 라인들(250a, 250b)은 각각 서브 픽셀들 사이의 배선 영역에 각각 구비되도록 이격되어 형성된다.

이어서, 상기 소자 기판(200) 전면 상에 패시베이션층(335)을 형성한다.

이때, 상기 패시베이션층(335)은 하부에 형성된 소자들에 의해 발생되는 상기 소자 기판(200) 표면의 모폴러지를 없애는 평탄화층 역할을 할 수 있을 뿐만 아니라, 하부의 소자들과 이후 형성될 소자들 사이의 절연과 전자기적 간섭을 방지하는 역할을 할 수 있다.

이어서, 상기 패시베이션층(335) 상에 형성하며 상기 게이트 라인들(270a 270b), 공통전원 라인(260) 및 두 개의 데이터 라인들(250a, 250b)에 의해 정의되는 서브 픽셀들(240a, 240b, 240c)(정확하게는 서브 픽셀들(240a, 240b, 240c) 각각의 발광부들(244a, 244b, 244c) 상에 제1전극들(340a, 340b, 340c)을 형성한다.

이때, 상기 제1전극들(340a, 340b, 340c)은 ITO 또는 IZO와 같이 투명한 산화금속인 것이 바람직하다. 이는 상기 ITO 또는 IZO와 같이 투명한 산화금속이 빛을 투과시킬 수 있기 때문이다.

이어서, 상기 소자 기판(200) 전면 상에 뱅크 형성 물질을 증착하고, 이를 패터닝하여 상기 제1전극들(340a, 340b, 340c) 각각의 일정 영역이 노출되도록 하는 뱅크 영역(345)을 형성한다.

이어서, 상기 제1전극들(340a, 340b, 340c)이 형성된 소자 기판(200) 전면 상에 적어도 발광층을 포함하는 유기막층(350)을 형성한다.

이때, 상기 유기막층(350)은 상기 발광층뿐만 아니라 정공주입층, 정공수송층, 전하수송층 및 전하주입층을 더 구비하는 것이 바람직하다.

상기 유기막층(350)상에 제2전극(350)을 형성한다.

이어서, 도 6c에서는 도시하고 있지 않지만, 상기 소자 기판(200)을 봉지 기판(미도시)과 봉지하여 유기전계발광표시장치를 완성할 수 있다.

이때, 상기 도 6a 내지 도 6c를 참조하여 설명한 본 발명의 유기전계발광표시장치의 제조 방법은 상기 빛샘 방지 패턴(280)이 게이트 물질로 게이트 전극(310) 및 게이트 라인들(270a, 270b)과 동시에 형성되는 경우만을 설명하고 있다. 따라서, 도 5를 참조하여 설명한 다른 물질로 이루어지는 빛샘 방지 패턴(280)(즉, 반도체층 물질, 라이트 쉴드 메탈)은 상기 도 6a 내지 도 6c를 참조하여 설명한 유기전계발광표시장치의 제조 방법을 그대로 이용하되 상기 빛샘 방지 패턴(280)이 형성될 때에는 상기 도 5를 참조하여 설명한 바와 같은 위치 또는 형상으로 형성함으로써 이루어질 수 있다.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.

따라서, 본 발명은 빛샘에 의한 혼색을 방지하고, 콘트라스트비를 높임으로써, 유기전계발광표시장치의 화면의 품질을 향상시킬 수 있는 효과가 있다.

Claims (11)

1. 게이트 라인, 데이터 라인 및 공통전원 라인을 포함하는 신호선들 및 상기 신호선들의 교차에 의하여 한정되며 발광부와 회로부를 구비한 다수개의 서브픽셀들을 포함하는 표시부를 구비한 유기전계발광표시장치에 있어서,

   n번째 및 n+1번째 서브 픽셀 사이에는 상기 n번째 및 n+1번째 서브 픽셀 각각에 연결되는 두 개의 데이터 라인이 위치하며, n-1번째 및 n번째 서브 픽셀 사이에는 상기 n-1번째 및 n번째 서브 픽셀에 공통전원을 동시에 공급하는 하나의 공통전원 라인이 위치하며, 상기 두 개의 데이터 라인과 공통전원 라인과 교차하도록 상기 n-1번째, n번째 및 n+1번째 서브 픽셀에 공통 연결되는 게이트 라인이 위치하며,

   상기 두 개의 데이터 라인의 하부에 위치하는 빛샘 방지 패턴을 포함하는 유기전계발광표시장치.
2. 제 1 항에 있어서,

   상기 서브 픽셀의 회로부는 상기 데이터 라인, 게이트 라인 및 공통전원 라인과 전기적으로 연결되는 적어도 하나 이상의 박막트랜지스터 및 캐패시터를 포함하며,

   상기 빛샘 방지 패턴은 상기 박막트랜지스터의 반도체층 또는 게이트 전극과 동일 물질인 유기전계발광표시장치.
3. 제 2 항에 있어서,

   상기 박막트랜지스터의 하부에 위치하는 라이트 쉴드층을 더 포함하며, 상기 빛샘 방지 패턴은 라이트 쉴드층과 동일 물질인 유기전계발광표시장치.
4. 제 1 항에 있어서,

   상기 빛샘 방지 패턴은 전기적으로 플로팅 상태인 유기전계발광표시장치.
5. 제 1 항에 있어서,

   상기 빛샘 방지 패턴의 폭은 상기 두개의 데이터 라인 사이의 폭 이상이며 상기 두개의 서브 픽셀 사이의 폭 이하인 유기전계발광표시장치.
6. 제 1 항에 있어서,

   상기 빛샘 방지 패턴의 길이는 상기 서브 픽셀의 길이 이하인 유기전계발광표시장치.
7. 제2항에 있어서,

   상기 서브픽셀의 발광부는 상기 회로부와 연결된 제1전극, 상기 제1전극 상에 위치하는 유기발광층 및 상기 유기발광층상에 구비된 제2전극을 포함하는 유기전계발광표시장치.
8. 제 7 항에 있어서,

   상기 제1전극은 투명 도전 물질을 포함하며, 상기 제2전극은 빛을 반사하는 도전 물질을 포함하는 유기전계발광표시장치.
9. 소자 기판을 준비하는 단계;

   상기 소자 기판의 일정 영역 상에 반도체층, 상기 반도체층의 채널 영역과 대응하는 게이트 전극, 상기 게이트 전극과 각각 일정 간격으로 이격된 게이트 라인 및 상기 반도체층과 상기 게이트 전극 사이에 위치하는 게이트 절연막을 형성하는 단계;

   상기 반도체층의 일정 영역과 연결되는 소오스 전극 및 드레인 전극, 상기 게이트 라인과 교차되도록 배치되는 공통전원 라인 및 상기 공통전원 라인과 일정 간격으로 이격되는 두 개의 데이터 라인들을 형성하는 단계; 및

   상기 반도체층 또는 게이트 전극의 형성시, 상기 두개의 데이터 라인과 대응하는 위치에 상기 반도체층 또는 게이트 전극과 이격되는 빛샘 방지 패턴을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조 방법.
10. 제9항에 있어서,

    상기 소자 기판 전면 상에 패시베이션층을 형성하는 단계;

    상기 패시베이션층 상에 형성하며 상기 게이트 라인, 공통전원 라인 및 두 개의 데이터 라인들에 의해 정의되는 영역 내에 제1전극을 형성하는 단계;

    상기 제1전극의 일정 영역이 노출되도록 뱅크 영역을 형성하는 단계;

    상기 노출된 제1전극 상에 유기발광층을 형성하는 단계; 및

    상기 유기발광층 상에 제2전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법.
11. 소자 기판을 준비하는 단계;

    상기 소자 기판 상에 버퍼층을 형성하는 단계;

    상기 버퍼층 상에 반도체층, 상기 반도체층의 채널 영역과 대응하는 게이트 전극, 상기 게이트 전극과 각각 일정 간격으로 이격된 게이트 라인 및 상기 반도체층과 상기 게이트 전극 사이에 위치하는 게이트 절연막을 형성하는 단계;

    상기 반도체층의 일정 영역과 연결되는 소오스 전극 및 드레인 전극, 상기 게이트 라인과 교차되도록 배치되는 공통전원 라인 및 상기 공통전원 라인과 일정 간격으로 이격되는 두 개의 데이터 라인들을 형성하는 단계; 및

    상기 소자 기판과 상기 버퍼층 사이에 상기 두개의 데이터 라인과 대응되는 빛샘 방지 패턴 및 상기 반도체층과 대응되는 라이트 쉴드 패턴을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조 방법.

Images