JPH04324683A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH04324683A JPH04324683A JP9453891A JP9453891A JPH04324683A JP H04324683 A JPH04324683 A JP H04324683A JP 9453891 A JP9453891 A JP 9453891A JP 9453891 A JP9453891 A JP 9453891A JP H04324683 A JPH04324683 A JP H04324683A
- Authority
- JP
- Japan
- Prior art keywords
- transparent
- insulating
- film
- layer
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010409 thin film Substances 0.000 title claims description 5
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000010408 film Substances 0.000 claims description 52
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 16
- 229920001721 polyimide Polymers 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 10
- 239000011521 glass Substances 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 229910004205 SiNX Inorganic materials 0.000 abstract description 4
- 239000004642 Polyimide Substances 0.000 abstract description 3
- 238000005498 polishing Methods 0.000 abstract description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタ及びそ
の製造方法に関する。近年，液晶ディスプレイ，エレク
トロルミネッセンス等の駆動素子として，薄膜トランジ
スタ（ＴＦＴ）マトリックスが使用されるようになった
。このようなＴＦＴマトリックスにおいては，数十万箇
のＴＦＴを無欠陥で作製する必要があり，そのため，構
造が簡単で工数が少なく，高歩留り，低コストが可能な
スタガー型ＴＦＴの開発が要望されている。
の製造方法に関する。近年，液晶ディスプレイ，エレク
トロルミネッセンス等の駆動素子として，薄膜トランジ
スタ（ＴＦＴ）マトリックスが使用されるようになった
。このようなＴＦＴマトリックスにおいては，数十万箇
のＴＦＴを無欠陥で作製する必要があり，そのため，構
造が簡単で工数が少なく，高歩留り，低コストが可能な
スタガー型ＴＦＴの開発が要望されている。
【０００２】
【従来の技術】図２（ａ） 〜（ｇ） はスタガー型Ｔ
ＦＴを製造する従来例を示す工程順断面図であり，以下
，これらの図を参照しながら従来例について説明する。
ＦＴを製造する従来例を示す工程順断面図であり，以下
，これらの図を参照しながら従来例について説明する。
【０００３】図２（ａ）ガラス基板１上にＣｒ膜を堆積
した後パターニングして遮光膜４ａを形成する。図２（
ｂ）全面に例えばＳｉＯ２ の透明絶縁膜９を形成する
。
した後パターニングして遮光膜４ａを形成する。図２（
ｂ）全面に例えばＳｉＯ２ の透明絶縁膜９を形成する
。
【０００４】図２（ｃ）全面に透明導電体として例えば
ＩＴＯ膜を堆積した後パターニングし，遮光領域外から
遮光膜４ａ上に展延する透明ソース電極２ａ及び透明ド
レイン電極２ｂを形成する。
ＩＴＯ膜を堆積した後パターニングし，遮光領域外から
遮光膜４ａ上に展延する透明ソース電極２ａ及び透明ド
レイン電極２ｂを形成する。
【０００５】図２（ｄ）プラズマＣＶＤ法により全面に
フォスフィンプラズマ処理を行い，透明ソース電極２ａ
及び透明ドレイン電極２ｂにリン（Ｐ）を導入する。
フォスフィンプラズマ処理を行い，透明ソース電極２ａ
及び透明ドレイン電極２ｂにリン（Ｐ）を導入する。
【０００６】図２（ｅ）つづいてプラズマＣＶＤ法によ
り全面に非晶質Ｓｉ（ａ−Ｓｉ）層５，窒化シリコン（
ＳｉＮｘ ）層６を連続して堆積する。この時ソース電
極２ａ及びドレイン電極２ｂ中のＰがａ−Ｓｉ層５に拡
散し，ｎ＋ ａ−Ｓｉ層５ａが形成される。
り全面に非晶質Ｓｉ（ａ−Ｓｉ）層５，窒化シリコン（
ＳｉＮｘ ）層６を連続して堆積する。この時ソース電
極２ａ及びドレイン電極２ｂ中のＰがａ−Ｓｉ層５に拡
散し，ｎ＋ ａ−Ｓｉ層５ａが形成される。
【０００７】図２（ｆ）スパッタ法により全面にＡｌ層
７を形成する。図２（ｇ）Ａｌ層７をエッチングしてゲ
ート電極８を形成し，それをマスクにして窒化シリコン
層６，ａ−Ｓｉ層５，ｎ＋ ａ−Ｓｉ層５ａをエッチン
グし，ゲート絶縁層６，動作半導体層５，コンタクト層
５ａを形成する。
７を形成する。図２（ｇ）Ａｌ層７をエッチングしてゲ
ート電極８を形成し，それをマスクにして窒化シリコン
層６，ａ−Ｓｉ層５，ｎ＋ ａ−Ｓｉ層５ａをエッチン
グし，ゲート絶縁層６，動作半導体層５，コンタクト層
５ａを形成する。
【０００８】このようにしてスタガー型ＴＦＴが完成す
るが，この従来法には次のような問題点が存在する。■
透明ソース電極２ａあるいは透明ドレイン電極２ｂ
と遮光膜４ａとの間に短絡の生じるおそれがある。
るが，この従来法には次のような問題点が存在する。■
透明ソース電極２ａあるいは透明ドレイン電極２ｂ
と遮光膜４ａとの間に短絡の生じるおそれがある。
【０００９】■ 透明ソース電極２ａ及び透明ドレイ
ン電極２ｂが遮光膜４ａ端の段差部で段切れの生じたり
，動作半導体層５やゲート絶縁層６の良好な被覆状態が
得られないことがある。
ン電極２ｂが遮光膜４ａ端の段差部で段切れの生じたり
，動作半導体層５やゲート絶縁層６の良好な被覆状態が
得られないことがある。
【００１０】■さらに，透明ソース電極２ａと透明ドレ
イン電極２ｂとの間に遮光膜４ａ，透明絶縁膜９を介し
て寄生容量が発生する。したがって，歩留りの低下やク
ロストークが発生するといった問題があった。
イン電極２ｂとの間に遮光膜４ａ，透明絶縁膜９を介し
て寄生容量が発生する。したがって，歩留りの低下やク
ロストークが発生するといった問題があった。
【００１１】
【発明が解決しようとする課題】本発明は上記の問題に
鑑み，透明ソース電極２ａあるいは透明ドレイン電極２
ｂと遮光膜４ａとの間に短絡が生ぜず，透明ソース電極
２ａ及び透明ドレイン電極２ｂに段切れの生ぜず，透明
ソース電極２ａと透明ドレイン電極２ｂの寄生容量が低
い構造のＴＦＴ及びその製造方法を提供することを目的
とする。
鑑み，透明ソース電極２ａあるいは透明ドレイン電極２
ｂと遮光膜４ａとの間に短絡が生ぜず，透明ソース電極
２ａ及び透明ドレイン電極２ｂに段切れの生ぜず，透明
ソース電極２ａと透明ドレイン電極２ｂの寄生容量が低
い構造のＴＦＴ及びその製造方法を提供することを目的
とする。
【００１２】
【課題を解決するための手段】図１（ａ） 〜（ｇ）
は本発明の実施例を示す工程順断面図である。上記課題
は，透明絶縁性基板１と，該透明絶縁性基板１上に配置
された透明ソース電極２ａ及び透明ドレイン電極２ｂと
，該透明ソース電極２ａと透明ドレイン電極２ｂとの間
の該透明絶縁性基板１上に配置され，表面の高さが該透
明ソース電極２ａ及び該透明ドレイン電極２ｂの表面の
高さに等しい絶縁性遮光膜４と， 該透明ソース電極２
ａ，該絶縁性遮光膜４，該透明ドレイン電極２ｂ上に展
延して順次積層された動作半導体層５，ゲート絶縁層６
，ゲート電極８とを有する薄膜トランジスタによって解
決される。
は本発明の実施例を示す工程順断面図である。上記課題
は，透明絶縁性基板１と，該透明絶縁性基板１上に配置
された透明ソース電極２ａ及び透明ドレイン電極２ｂと
，該透明ソース電極２ａと透明ドレイン電極２ｂとの間
の該透明絶縁性基板１上に配置され，表面の高さが該透
明ソース電極２ａ及び該透明ドレイン電極２ｂの表面の
高さに等しい絶縁性遮光膜４と， 該透明ソース電極２
ａ，該絶縁性遮光膜４，該透明ドレイン電極２ｂ上に展
延して順次積層された動作半導体層５，ゲート絶縁層６
，ゲート電極８とを有する薄膜トランジスタによって解
決される。
【００１３】また，透明絶縁性基板１上に透明導電体を
被着した後パターニングして，透明ソース電極２ａ及び
透明ドレイン電極２ｂを形成する工程と，全面に不透明
絶縁膜３を被着した後それを平坦に加工することにより
，該透明ソース電極２ａ及び該透明ドレイン電極２ｂ上
の該不透明絶縁膜３を除去しかつ該透明ソース電極２ａ
と該透明ドレイン電極２ｂとの間の該透明絶縁性基板１
上に該不透明絶縁膜３を残し，絶縁性遮光膜４を形成す
る工程と，全面に半導体層，絶縁層，金属層をこの順に
堆積した後，それらをパターニングして，該絶縁性遮光
膜４から両側の該透明ソース電極２ａ及び該透明ドレイ
ン電極２ｂ上に展延する動作半導体層５，ゲート絶縁層
６，ゲート電極８を形成する工程とを有する薄膜トラン
ジスタの製造方法によって解決される。
被着した後パターニングして，透明ソース電極２ａ及び
透明ドレイン電極２ｂを形成する工程と，全面に不透明
絶縁膜３を被着した後それを平坦に加工することにより
，該透明ソース電極２ａ及び該透明ドレイン電極２ｂ上
の該不透明絶縁膜３を除去しかつ該透明ソース電極２ａ
と該透明ドレイン電極２ｂとの間の該透明絶縁性基板１
上に該不透明絶縁膜３を残し，絶縁性遮光膜４を形成す
る工程と，全面に半導体層，絶縁層，金属層をこの順に
堆積した後，それらをパターニングして，該絶縁性遮光
膜４から両側の該透明ソース電極２ａ及び該透明ドレイ
ン電極２ｂ上に展延する動作半導体層５，ゲート絶縁層
６，ゲート電極８を形成する工程とを有する薄膜トラン
ジスタの製造方法によって解決される。
【００１４】
【作用】本発明では遮光膜として絶縁性遮光膜４を用い
ているので，透明ソース電極２ａあるいは透明ドレイン
電極２ｂと絶縁性遮光膜４間に短絡の生じることはない
。
ているので，透明ソース電極２ａあるいは透明ドレイン
電極２ｂと絶縁性遮光膜４間に短絡の生じることはない
。
【００１５】透明ソース電極２ａ及び透明ドレイン電極
２ｂは平坦に形成され，段差部をもたないから，段切れ
の生じることもない。遮光膜は絶縁性遮光膜４であるか
ら，従来の金属性遮光膜に比べて透明ソース電極２ａ，
透明ドレイン電極２ｂ間の寄生容量を小さくできる。
２ｂは平坦に形成され，段差部をもたないから，段切れ
の生じることもない。遮光膜は絶縁性遮光膜４であるか
ら，従来の金属性遮光膜に比べて透明ソース電極２ａ，
透明ドレイン電極２ｂ間の寄生容量を小さくできる。
【００１６】
【実施例】図１（ａ） 〜（ｇ） は本発明の実施例を
示す工程順断面図であり，以下，これらの図を参照しな
がら実施例について説明する。
示す工程順断面図であり，以下，これらの図を参照しな
がら実施例について説明する。
【００１７】図１（ａ）透明絶縁性ガラス基板１上にス
パッタ法により，厚さ２．５ μｍのＩＴＯ膜を堆積し
，それを通常のフォトグラフィー技術によりパターニン
グして，透明ソース電極２ａ， 透明ドレイン電極２ｂ
を形成する。
パッタ法により，厚さ２．５ μｍのＩＴＯ膜を堆積し
，それを通常のフォトグラフィー技術によりパターニン
グして，透明ソース電極２ａ， 透明ドレイン電極２ｂ
を形成する。
【００１８】図１（ｂ）不透明絶縁膜となるブラックポ
リイミドをスピンコートにより全面に塗布し，厚さ５μ
ｍのブラックポリイミド膜３を形成する。
リイミドをスピンコートにより全面に塗布し，厚さ５μ
ｍのブラックポリイミド膜３を形成する。
【００１９】図１（ｃ）全面研摩によりブラックポリイ
ミド膜３を平坦に除去し，透明ソース電極２ａ及び透明
ドレイン電極２ｂ上のブラックポリイミド膜３は完全に
除去する。ブラックポリイミド膜３は透明ソース電極２
ａと透明ドレイン電極２ｂとの間のガラス基板１上に残
り，表面の高さが透明ソース電極２ａ及び透明ドレイン
電極２ｂの表面の高さに等しい絶縁性遮光膜４が形成さ
れる。
ミド膜３を平坦に除去し，透明ソース電極２ａ及び透明
ドレイン電極２ｂ上のブラックポリイミド膜３は完全に
除去する。ブラックポリイミド膜３は透明ソース電極２
ａと透明ドレイン電極２ｂとの間のガラス基板１上に残
り，表面の高さが透明ソース電極２ａ及び透明ドレイン
電極２ｂの表面の高さに等しい絶縁性遮光膜４が形成さ
れる。
【００２０】図１（ｄ）プラズマＣＶＤ法により，全面
に１％ＰＨ３ ／Ａｒガスによるフォスフィンプラズマ
処理を行い，透明ソース電極２ａ及び透明ドレイン電極
２ｂ表面にリン（Ｐ）を導入する。
に１％ＰＨ３ ／Ａｒガスによるフォスフィンプラズマ
処理を行い，透明ソース電極２ａ及び透明ドレイン電極
２ｂ表面にリン（Ｐ）を導入する。
【００２１】図１（ｅ）つづいて，プラズマＣＶＤ法に
より，全面に２０％ＳｉＨ４ ／Ｈ２ ガスを用い，基
板温度を例えば２２０ ℃にして厚さ３００ Åの非晶
質Ｓｉ（ａ−Ｓｉ）層５，及び２０％ＳｉＨ４ ／Ｈ２
＋ＮＨ３ ガスを用い，基板温度を例えば２５０ ℃
にして，厚さ３０００Åの窒化シリコン（ＳｉＮｘ）層
６を連続堆積する。
より，全面に２０％ＳｉＨ４ ／Ｈ２ ガスを用い，基
板温度を例えば２２０ ℃にして厚さ３００ Åの非晶
質Ｓｉ（ａ−Ｓｉ）層５，及び２０％ＳｉＨ４ ／Ｈ２
＋ＮＨ３ ガスを用い，基板温度を例えば２５０ ℃
にして，厚さ３０００Åの窒化シリコン（ＳｉＮｘ）層
６を連続堆積する。
【００２２】この時，透明ソース電極２ａ及び透明ドレ
イン電極２ｂ表面のＰがａ−Ｓｉ層５に拡散し，ｎ＋
ａ−Ｓｉ層５ａが形成される。図１（ｆ）スパッタ法に
より全面に厚さ４０００ÅのＡｌ層７を形成する。
イン電極２ｂ表面のＰがａ−Ｓｉ層５に拡散し，ｎ＋
ａ−Ｓｉ層５ａが形成される。図１（ｆ）スパッタ法に
より全面に厚さ４０００ÅのＡｌ層７を形成する。
【００２３】図１（ｇ）Ａｌ層７をエッチングしてゲー
ト電極８を形成し，それをマスクにして窒化シリコン層
６，ａ−Ｓｉ層５，ｎ＋ ａ−Ｓｉ層５ａをＣＦ４ 系
のガスを用いてエッチングし，ゲート絶縁層６，動作半
導体層５，コンタクト層５ａを形成する。
ト電極８を形成し，それをマスクにして窒化シリコン層
６，ａ−Ｓｉ層５，ｎ＋ ａ−Ｓｉ層５ａをＣＦ４ 系
のガスを用いてエッチングし，ゲート絶縁層６，動作半
導体層５，コンタクト層５ａを形成する。
【００２４】このようにしてスタガー型ＴＦＴが完成す
る。ブラックポリイミド膜３を平坦に除去し，透明ソー
ス電極２ａ及び透明ドレイン電極２ｂ上のブラックポリ
イミド膜３を完全に除去する方法として，上記の研摩法
に替えて，例えばＣＦ４ 系のガスを用いる異方性ドラ
イエッチング法により，透明ソース電極２ａ及び透明ド
レイン電極２ｂ表面が現れるまでエッチングするように
してもよい。
る。ブラックポリイミド膜３を平坦に除去し，透明ソー
ス電極２ａ及び透明ドレイン電極２ｂ上のブラックポリ
イミド膜３を完全に除去する方法として，上記の研摩法
に替えて，例えばＣＦ４ 系のガスを用いる異方性ドラ
イエッチング法により，透明ソース電極２ａ及び透明ド
レイン電極２ｂ表面が現れるまでエッチングするように
してもよい。
【００２５】また，ブラックポリイミド膜３に替えて，
不透明なＳｉＯをＣＶＤ法あるいはＰＶＤ法により形成
し，絶縁性遮光膜４とすることもできる。なお，上記の
実施例ではＩＴＯ膜の厚さを２．５ μｍとしたが，ブ
ラックポリイミドよりもさらに光透過率の小さい絶縁物
を用いることにより，ＩＴＯ膜の厚さを２．５ μｍ以
下にし，ＩＴＯ膜を通る光の透過量を多くすることがで
きる。
不透明なＳｉＯをＣＶＤ法あるいはＰＶＤ法により形成
し，絶縁性遮光膜４とすることもできる。なお，上記の
実施例ではＩＴＯ膜の厚さを２．５ μｍとしたが，ブ
ラックポリイミドよりもさらに光透過率の小さい絶縁物
を用いることにより，ＩＴＯ膜の厚さを２．５ μｍ以
下にし，ＩＴＯ膜を通る光の透過量を多くすることがで
きる。
【００２６】
【発明の効果】以上説明したように，本発明によれば，
透明ソース電極２ａあるいは透明ドレイン電極２ｂと遮
光膜４間は，遮光膜４が絶縁性であるから当然のことな
がら短絡の生じることはない。
透明ソース電極２ａあるいは透明ドレイン電極２ｂと遮
光膜４間は，遮光膜４が絶縁性であるから当然のことな
がら短絡の生じることはない。
【００２７】透明ソース電極２ａ及び透明ドレイン電極
２ｂは平坦に形成され，段差部をもたないから，従来問
題であった段切れの生じることもない。遮光膜は絶縁性
遮光膜４であるから，従来の金属性遮光膜に比べて透明
ソース電極２ａ，透明ドレイン電極２ｂ間の寄生容量を
小さくでき，クロストークが減少する。
２ｂは平坦に形成され，段差部をもたないから，従来問
題であった段切れの生じることもない。遮光膜は絶縁性
遮光膜４であるから，従来の金属性遮光膜に比べて透明
ソース電極２ａ，透明ドレイン電極２ｂ間の寄生容量を
小さくでき，クロストークが減少する。
【００２８】なお，透明ソース電極２ａと透明ドレイン
電極２ｂ及び絶縁性遮光膜４形成のパターニングは１回
でよく，従来は２回のパターニングが必要であったのに
比べて，工程数が少ないという利点がある。
電極２ｂ及び絶縁性遮光膜４形成のパターニングは１回
でよく，従来は２回のパターニングが必要であったのに
比べて，工程数が少ないという利点がある。
【００２９】本発明はスタガー型ＴＦＴの特性の向上，
製造歩留りの向上，低コスト化に寄与するものである。
製造歩留りの向上，低コスト化に寄与するものである。
【図１】（ａ） 〜（ｇ） は実施例を示す工程順断面
図である。
図である。
【図２】（ａ） 〜（ｇ） は従来例を示す工程順断面
図である。
図である。
【符号の説明】
１は透明絶縁性基板であってガラス基板２ａは透明ソー
ス電極であってＩＴＯ膜２ｂはドレイン電極であってＩ
ＴＯ膜３は不透明絶縁膜であってブラックポリイミド膜
４は遮光膜であって絶縁性遮光膜４ａは遮光膜であって
金属性遮光膜５は動作半導体層であってａ−Ｓｉ層５ａ
はコンタクト層であってｎ＋ ａ−Ｓｉ層６はゲート絶
縁層であってＳｉＮｘ 層７は金属層であってＡｌ層８
はゲート電極９は透明絶縁膜であってＳｉＯ２ 膜
ス電極であってＩＴＯ膜２ｂはドレイン電極であってＩ
ＴＯ膜３は不透明絶縁膜であってブラックポリイミド膜
４は遮光膜であって絶縁性遮光膜４ａは遮光膜であって
金属性遮光膜５は動作半導体層であってａ−Ｓｉ層５ａ
はコンタクト層であってｎ＋ ａ−Ｓｉ層６はゲート絶
縁層であってＳｉＮｘ 層７は金属層であってＡｌ層８
はゲート電極９は透明絶縁膜であってＳｉＯ２ 膜
Claims (2)
- 【請求項１】 透明絶縁性基板（１） と，該透明絶
縁性基板（１） 上に配置された透明ソース電極（２ａ
）及び透明ドレイン電極（２ｂ）と，該透明ソース電極
（２ａ）と透明ドレイン電極（２ｂ）との間の該透明絶
縁性基板（１）上に配置され，表面の高さが該透明ソー
ス電極（２ａ）及び該透明ドレイン電極（２ｂ）の表面
の高さに等しい絶縁性遮光膜（４） と，該透明ソース
電極（２ａ），該絶縁性遮光膜（４），該透明ドレイン
電極（２ｂ）上に展延して順次積層された動作半導体層
（５）， ゲート絶縁層（６）， ゲート電極（８
） とを有することを特徴とする薄膜トランジスタ。 - 【請求項２】 透明絶縁性基板（１） 上に透明導電
体を被着した後パターニングして，透明ソース電極（２
ａ）及び透明ドレイン電極（２ｂ）を形成する工程と，
全面に不透明絶縁膜（３） を被着した後それを平坦に
加工することにより，該透明ソース電極（２ａ）及び該
透明ドレイン電極（２ｂ）上の該不透明絶縁膜（３）
を除去しかつ該透明ソース電極（２ａ）と該透明ドレイ
ン電極（２ｂ）との間の該透明絶縁性基板（１） 上に
該不透明絶縁膜（３） を残し，絶縁性遮光膜（４）
を形成する工程と，全面に半導体層，絶縁層，金属層を
この順に堆積した後，それらをパターニングして，該絶
縁性遮光膜（４） から両側の該透明ソース電極（２ａ
）及び該透明ドレイン電極（２ｂ）上に展延する動作半
導体層（５）， ゲート絶縁層（６）， ゲート電
極（８）を形成する工程とを有することを特徴とする薄
膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9453891A JPH04324683A (ja) | 1991-04-25 | 1991-04-25 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9453891A JPH04324683A (ja) | 1991-04-25 | 1991-04-25 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04324683A true JPH04324683A (ja) | 1992-11-13 |
Family
ID=14113101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9453891A Withdrawn JPH04324683A (ja) | 1991-04-25 | 1991-04-25 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04324683A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172185A (ja) * | 1996-11-27 | 1997-06-30 | Nec Corp | 順スタガ型薄膜トランジスタ |
| JP2000155335A (ja) * | 1998-11-20 | 2000-06-06 | Advanced Display Inc | 液晶表示装置の製造方法 |
| US6461775B1 (en) | 1999-05-14 | 2002-10-08 | 3M Innovative Properties Company | Thermal transfer of a black matrix containing carbon black |
| CN104393052A (zh) * | 2014-11-28 | 2015-03-04 | 昆山国显光电有限公司 | 薄膜晶体管及其制造方法 |
| JPWO2021112075A1 (ja) * | 2019-12-03 | 2021-12-09 | タツタ電線株式会社 | 電磁波シールドフィルム |
-
1991
- 1991-04-25 JP JP9453891A patent/JPH04324683A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172185A (ja) * | 1996-11-27 | 1997-06-30 | Nec Corp | 順スタガ型薄膜トランジスタ |
| JP2000155335A (ja) * | 1998-11-20 | 2000-06-06 | Advanced Display Inc | 液晶表示装置の製造方法 |
| US6461775B1 (en) | 1999-05-14 | 2002-10-08 | 3M Innovative Properties Company | Thermal transfer of a black matrix containing carbon black |
| US6617093B2 (en) | 1999-05-14 | 2003-09-09 | 3M Innovative Properties Company | Thermal transfer of a black matrix containing carbon black |
| US6783915B2 (en) | 1999-05-14 | 2004-08-31 | 3M Innovative Properties Company | Thermal transfer of a black matrix containing carbon black |
| CN104393052A (zh) * | 2014-11-28 | 2015-03-04 | 昆山国显光电有限公司 | 薄膜晶体管及其制造方法 |
| JPWO2021112075A1 (ja) * | 2019-12-03 | 2021-12-09 | タツタ電線株式会社 | 電磁波シールドフィルム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5976902A (en) | Method of fabricating a fully self-aligned TFT-LCD | |
| JPS60103676A (ja) | 薄膜トランジスタアレイの製造方法 | |
| US9716110B2 (en) | Array substrate, method for manufacturing the same, and display device | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| JPH01173650A (ja) | 非晶質シリコン薄膜トランジスタの製造方法 | |
| US4684435A (en) | Method of manufacturing thin film transistor | |
| JPH0618215B2 (ja) | 薄膜トランジスタの製造方法 | |
| TW415109B (en) | Structure and fabrication of thin-film transistor (TFT) array | |
| US6746959B2 (en) | Liquid crystal display and method | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| JPH04324683A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100336881B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| JPS6042868A (ja) | 非晶質シリコン薄膜電界効果トランジスタの製造方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100527086B1 (ko) | 액정표시장치의 제조방법 | |
| KR20040095761A (ko) | 액정표시장치의 어레이기판 제조방법 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| KR100687331B1 (ko) | 박막 트랜지스터 제조 방법 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH05144841A (ja) | 薄膜トランジスタの製造方法 | |
| JP3162897B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JPH1172802A (ja) | アクティブ素子アレイ基板の製造方法 | |
| KR970010688B1 (ko) | 박막트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |