JPS5888779A - マトリクス型液晶表示装置 - Google Patents
マトリクス型液晶表示装置Info
- Publication number
- JPS5888779A JPS5888779A JP56187248A JP18724881A JPS5888779A JP S5888779 A JPS5888779 A JP S5888779A JP 56187248 A JP56187248 A JP 56187248A JP 18724881 A JP18724881 A JP 18724881A JP S5888779 A JPS5888779 A JP S5888779A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- type liquid
- display device
- matrix type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 27
- 239000011159 matrix material Substances 0.000 title claims description 15
- 239000010408 film Substances 0.000 claims description 23
- 230000000903 blocking effect Effects 0.000 claims description 9
- 239000010410 layer Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は例えばＴＰＴ等の能動素子を複数個のゲート
線及びこのゲート線と直交するソース線の各交点に形成
したＴＦＴアレイを使用したマトリクス型液晶表示装置
において外部光によるＴＰＴの劣化を防止するためにＴ
Ｆ’Ｔのチャネル部上方を、光遮断特性を有するゲート
配線材料でゲート配線の形成と同時に、ゲート配線と連
続又は同層に形成したことを特徴とするマトリクス型液
晶表示装置に関するものである。
線及びこのゲート線と直交するソース線の各交点に形成
したＴＦＴアレイを使用したマトリクス型液晶表示装置
において外部光によるＴＰＴの劣化を防止するためにＴ
Ｆ’Ｔのチャネル部上方を、光遮断特性を有するゲート
配線材料でゲート配線の形成と同時に、ゲート配線と連
続又は同層に形成したことを特徴とするマトリクス型液
晶表示装置に関するものである。
まずマトリクス型液晶表示について、第１図、第２図と
ともに簡単に説明する・ マトリクス型液晶表示装置０９）は、複数個のゲート線
（１）、及びこれらのゲート線と直交・するソース線（
２）とを備え、その各交点に例えばＴ Ｐ Ｔ （３）
等の能動素子が形成され、そのドレイン電極（Ｉη宍示
電極（４）、信号蓄積用コンデンサー（５）を有する構
造のＴＦＴアレイ基板（７）と、これと対向する透明導
電膜（８）を有する対向基板（９）、及びこの両基板（
７） 、 （９）の間に液晶（６）が挾持されている。
ともに簡単に説明する・ マトリクス型液晶表示装置０９）は、複数個のゲート線
（１）、及びこれらのゲート線と直交・するソース線（
２）とを備え、その各交点に例えばＴ Ｐ Ｔ （３）
等の能動素子が形成され、そのドレイン電極（Ｉη宍示
電極（４）、信号蓄積用コンデンサー（５）を有する構
造のＴＦＴアレイ基板（７）と、これと対向する透明導
電膜（８）を有する対向基板（９）、及びこの両基板（
７） 、 （９）の間に液晶（６）が挾持されている。
ひき続きＴＰＴを第３図、第４図により説明する。第３
図は従来のＴＦＴアレイの部分平面図、第４図は第３図
ＩＴ−ＩＹ線における断面図である。
図は従来のＴＦＴアレイの部分平面図、第４図は第３図
ＩＴ−ＩＹ線における断面図である。
ＴＰＴはガラス等の絶縁基板の表面に、例えばポリシリ
コン等の半導体顛を減圧ＣＶＤ法等で成膜し、ＳｉＮ等
のマスク等をもちいてＴＦ’Ｔ形成部（ＩＱ、以外の部
分のポリシリコンを選択酸化した５ｉＯｔＯηを形成し
た後、ゲート絶縁膜（２）を例えば熱酸化法等で形成し
、ひき続きボロｙ等の不純物をドーピングしたポリシリ
コンＱ３を成膜した後にゲートのパターンニングを実施
する。この後、ソース、及びドレイン領域−〇５）に例
えば砒素等の不純物を注入し拡散する。ひき続きリンガ
ラス（［（Ｐ、Ｓ、Ｇ）膜をＣＶＤ法等で成膜しノ（タ
ーンニングして、ソース線（２）、及びドレイン電極α
力となるＡＩを例えば蒸着法等で形成する。又この後、
表示電極（４）となるＩｎ２Ｏ３膜を蒸着法等で形成パ
ターンニングしてドレイン電極αηに接続する。この後
、ソース線（２）及びゲート線（１）の層間絶縁膜（１
紛をプラズマＣＶＤによるＳｉＮ等を成膜し、ゲート線
（１）となるんを蒸着法等で形成してＴＦＴアレイ（７
）が完成する。
コン等の半導体顛を減圧ＣＶＤ法等で成膜し、ＳｉＮ等
のマスク等をもちいてＴＦ’Ｔ形成部（ＩＱ、以外の部
分のポリシリコンを選択酸化した５ｉＯｔＯηを形成し
た後、ゲート絶縁膜（２）を例えば熱酸化法等で形成し
、ひき続きボロｙ等の不純物をドーピングしたポリシリ
コンＱ３を成膜した後にゲートのパターンニングを実施
する。この後、ソース、及びドレイン領域−〇５）に例
えば砒素等の不純物を注入し拡散する。ひき続きリンガ
ラス（［（Ｐ、Ｓ、Ｇ）膜をＣＶＤ法等で成膜しノ（タ
ーンニングして、ソース線（２）、及びドレイン電極α
力となるＡＩを例えば蒸着法等で形成する。又この後、
表示電極（４）となるＩｎ２Ｏ３膜を蒸着法等で形成パ
ターンニングしてドレイン電極αηに接続する。この後
、ソース線（２）及びゲート線（１）の層間絶縁膜（１
紛をプラズマＣＶＤによるＳｉＮ等を成膜し、ゲート線
（１）となるんを蒸着法等で形成してＴＦＴアレイ（７
）が完成する。
次に、前述の構造を有する従来のＴＦＴアレイ（７）を
用いたマトリクス型液晶表示装置０９１の作用動作を第
５図、第６図を中心に、又、第２図、第３図を参照して
説明する。第５図はトリクス型液晶表示装置ＯＱの基本
構成を示す図、第６図はＴＰＴの動作特性例を示す図で
ある。ここでこのＴＰＴが動作するためには、ＴＰＴの
ＯＦＦ時の抵抗Ｒ，Ｄ８（ＯＦＦ）が、液晶の抵抗（又
はインピーダンス）ＲＬＣに比較して、よシ大きいこと
が必要である。
用いたマトリクス型液晶表示装置０９１の作用動作を第
５図、第６図を中心に、又、第２図、第３図を参照して
説明する。第５図はトリクス型液晶表示装置ＯＱの基本
構成を示す図、第６図はＴＰＴの動作特性例を示す図で
ある。ここでこのＴＰＴが動作するためには、ＴＰＴの
ＯＦＦ時の抵抗Ｒ，Ｄ８（ＯＦＦ）が、液晶の抵抗（又
はインピーダンス）ＲＬＣに比較して、よシ大きいこと
が必要である。
ところで受光型表示である液晶表示装置では第２図に示
す如く、少なくとも液晶表示装置の片側からの外部光−
が必要であり、又、液晶の抵抗値ＲＬＣは例えば１０’
Ωと大きい。この反面、ＴＦ’Ｔはポリシュン等を用い
た半導体素子であり、この外部光（財））のもつエネル
ギーｈ−ｖ （ｈはブランク定数、Ｖは振動数）による
光励起を受け、ＯＦＦ時の抵抗、ＲＤ８（０１ｉ’Ｆ）
が第６図に示す如く例えばＲＤ８（ＯＦＦ）に】０１°
Ωから１０”Ωに低下し、液晶表示のコントラストが向
上する特に明るい場所でＴ］ｌｉ’Ｔアレイ（７）が作
動せずマ） ＩＪクス型液晶表示装置が動作しない不都
合が生じる。
す如く、少なくとも液晶表示装置の片側からの外部光−
が必要であり、又、液晶の抵抗値ＲＬＣは例えば１０’
Ωと大きい。この反面、ＴＦ’Ｔはポリシュン等を用い
た半導体素子であり、この外部光（財））のもつエネル
ギーｈ−ｖ （ｈはブランク定数、Ｖは振動数）による
光励起を受け、ＯＦＦ時の抵抗、ＲＤ８（０１ｉ’Ｆ）
が第６図に示す如く例えばＲＤ８（ＯＦＦ）に】０１°
Ωから１０”Ωに低下し、液晶表示のコントラストが向
上する特に明るい場所でＴ］ｌｉ’Ｔアレイ（７）が作
動せずマ） ＩＪクス型液晶表示装置が動作しない不都
合が生じる。
この発明は前述のような従来のものの欠点を除去するた
めになされたもので、マトリクス型液晶表示装置のＴＦ
Ｔアレイの外部光による劣化を防止するために、ＴＰＴ
の少なくともチャネル部上方を、光遮断特性を有するゲ
ート配線材料でゲート配線の形成と同時に、ゲート配線
と連続又は、同層に、光遮断膜を形成することによシ外
部光による光劣化のないマトリクス型液晶表示装置を提
供することを目的としている。
めになされたもので、マトリクス型液晶表示装置のＴＦ
Ｔアレイの外部光による劣化を防止するために、ＴＰＴ
の少なくともチャネル部上方を、光遮断特性を有するゲ
ート配線材料でゲート配線の形成と同時に、ゲート配線
と連続又は、同層に、光遮断膜を形成することによシ外
部光による光劣化のないマトリクス型液晶表示装置を提
供することを目的としている。
以下この発明の一実施例を第７図、第８図によυ説明す
る。第７図はこの発明のＴＦＴアレイの構造を説明する
ための平面図であシ、第８図は第７図■−％’１Ｍにお
けるＴＦ’Ｔアレイの断面構造図である。
る。第７図はこの発明のＴＦＴアレイの構造を説明する
ための平面図であシ、第８図は第７図■−％’１Ｍにお
けるＴＦ’Ｔアレイの断面構造図である。
図において、（１）はゲート線、（２）はソース線、（
４）は表示電極、（７）ＴＦＴアレイ基板、αＯは半導
体。
４）は表示電極、（７）ＴＦＴアレイ基板、αＯは半導
体。
’ ０１１８１０２（２）ゲート絶縁膜、０はドープ
ドポリシリコン、θ夷はソース領域、Ｏｎはドレイン領
域、ｇＢＰ８Ｇ膜、０ηはドレイン電極、鵠はソース線
（２）及びゲート線（１）の層間絶縁膜、及び（２１）
はチャネル部上方光遮断膜を示している。
ドポリシリコン、θ夷はソース領域、Ｏｎはドレイン領
域、ｇＢＰ８Ｇ膜、０ηはドレイン電極、鵠はソース線
（２）及びゲート線（１）の層間絶縁膜、及び（２１）
はチャネル部上方光遮断膜を示している。
以下その詳細を第７図、第８図によシ説明するが、賭の
ソース線（２）及びゲート線（１）の層間絶縁膜端の形
成以前は、前述の従来例と全つく同一なので省略し、０
８１以降について以下に説明する。
ソース線（２）及びゲート線（１）の層間絶縁膜端の形
成以前は、前述の従来例と全つく同一なので省略し、０
８１以降について以下に説明する。
層間絶縁膜部をプラズマＣＶＤによるＳｉＮ等を成膜し
た後に、ゲート線（１）となる例えばＡＩを蒸着法等で
ＴＦＴアレイ上の全面に蒸着し、ホトエツチング技術等
でゲート線（１）をパターンニングする際に、ＴＰＴの
動作には本来不要な部分すなわちＴＰＴのチャネル部上
方にまでこのＡＩ蒸着膜をゲート線（１）と連続して延
長、あるいは不連続かつ同層にゲート線（１）と同時に
ＴＰＴ光遮断膜彰υを形成してＴＦＴアレイが完成する
０ 前記光遮断膜シ乃の膜厚は特に限定するものではないが
ゲート線（１）の配線抵抗、あるいは酌記各層表面横断
の際のステップカバレージ等の他、光遮断膜（２１１の
光遮断特性等から決定され、例えば蒸着法によるＡＩを
使用した場合、約２００ＯＡ以上の膜厚で良好な結果が
得られた。この方法によったＴＦＴアレイを使用したマ
トリクス型液晶表示装置は通常液晶表示に使用される、
約５０ルクス以上太陽光下までの照度範囲において良好
な動作を示し、外部光による光劣化を生じることがなか
った。
た後に、ゲート線（１）となる例えばＡＩを蒸着法等で
ＴＦＴアレイ上の全面に蒸着し、ホトエツチング技術等
でゲート線（１）をパターンニングする際に、ＴＰＴの
動作には本来不要な部分すなわちＴＰＴのチャネル部上
方にまでこのＡＩ蒸着膜をゲート線（１）と連続して延
長、あるいは不連続かつ同層にゲート線（１）と同時に
ＴＰＴ光遮断膜彰υを形成してＴＦＴアレイが完成する
０ 前記光遮断膜シ乃の膜厚は特に限定するものではないが
ゲート線（１）の配線抵抗、あるいは酌記各層表面横断
の際のステップカバレージ等の他、光遮断膜（２１１の
光遮断特性等から決定され、例えば蒸着法によるＡＩを
使用した場合、約２００ＯＡ以上の膜厚で良好な結果が
得られた。この方法によったＴＦＴアレイを使用したマ
トリクス型液晶表示装置は通常液晶表示に使用される、
約５０ルクス以上太陽光下までの照度範囲において良好
な動作を示し、外部光による光劣化を生じることがなか
った。
以上のように、この発明によればＴＰＴの光遮断膜を、
光遮断特性を有するゲート線の形成と同時に、ゲート線
と連続又は同層に形成するように構成したので、安価に
かつ高性能なマトリクス型液晶表示装置が得られる効果
がある。
光遮断特性を有するゲート線の形成と同時に、ゲート線
と連続又は同層に形成するように構成したので、安価に
かつ高性能なマトリクス型液晶表示装置が得られる効果
がある。
第１図はＴＦＴアレイ、マトリクス型液晶表示装置の構
成図、第２図はマ） ＩＪクス型液晶表示装置断面構造
図、第３図は従来のＴＦＴアレイ部分平面図、第４図は
第３図ＩＶ−ｆｆ線における断面構造図、第５図はマト
リクス型液晶表示装置の動作説明図、第６図はＴＰＴの
動作特性説明図、第７図はこの発明の一実施例であるＴ
ＦＴアレイ部分平面図、第８図は、第７図■−■線にお
ける断面構造図である。 図において（１）はゲート線、ＯＱは半導体、（２）は
ドープドポリシリコンゲー） 、 （２１＋はＴＰＴ光
遮断膜である。 なお図中、同一符合はそれぞれ同一、又は相当部分を示
している。 代理人 葛野信−（外１名） 第す図 第６図 Ｗ（ｉｓ Ｉ■ン 第７図 第８図 手続補正書（自発） ５７９２２ 昭和 年 月 日 発明の名称 マトリクス型液晶表示装置 補正をする者 代表者片山仁へ部 代理人 （１） ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書をつぎのとおり訂正する。 （２）
成図、第２図はマ） ＩＪクス型液晶表示装置断面構造
図、第３図は従来のＴＦＴアレイ部分平面図、第４図は
第３図ＩＶ−ｆｆ線における断面構造図、第５図はマト
リクス型液晶表示装置の動作説明図、第６図はＴＰＴの
動作特性説明図、第７図はこの発明の一実施例であるＴ
ＦＴアレイ部分平面図、第８図は、第７図■−■線にお
ける断面構造図である。 図において（１）はゲート線、ＯＱは半導体、（２）は
ドープドポリシリコンゲー） 、 （２１＋はＴＰＴ光
遮断膜である。 なお図中、同一符合はそれぞれ同一、又は相当部分を示
している。 代理人 葛野信−（外１名） 第す図 第６図 Ｗ（ｉｓ Ｉ■ン 第７図 第８図 手続補正書（自発） ５７９２２ 昭和 年 月 日 発明の名称 マトリクス型液晶表示装置 補正をする者 代表者片山仁へ部 代理人 （１） ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書をつぎのとおり訂正する。 （２）
Claims (1)
- 【特許請求の範囲】 （１）複数個のゲート線及びこのゲート線と直交する複
数個のソース線を備えその交点に薄膜トランジスタ（以
下ＴＰＴと称する）等の能動素子より成るＴＦ’Ｔアレ
イを形成した基板と、透明導電膜を形成した対向基板と
を有し、前記ＴＦＴアレイと前記対向基板との間隙に液
晶を挟持した構造のマ） ＩＪクス型液晶表示装置にお
いて、光遮断特性を有するゲート線と同一材料でかつ同
時に、少なくともＴＦ’Ｔのチャネル部上方を覆う如く
、ゲート線と連続又は同層に形成されたＴＰＴの光遮断
膜を有することを特徴とするマトリクス型液晶表示装置
。 （２１Ｔ Ｆ’ Ｔがポリシリコンゲートよりなる特許
請求の範囲第１項記載のマトリクス型液晶表示装置。 （３）ゲート線、及び光遮断膜がアルミニウムよシなる
特許請求の範囲第１項記載のマ） ＩＪクス型液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187248A JPS5888779A (ja) | 1981-11-20 | 1981-11-20 | マトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187248A JPS5888779A (ja) | 1981-11-20 | 1981-11-20 | マトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5888779A true JPS5888779A (ja) | 1983-05-26 |
Family
ID=16202635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56187248A Pending JPS5888779A (ja) | 1981-11-20 | 1981-11-20 | マトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5888779A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4601097A (en) * | 1983-11-11 | 1986-07-22 | Seiko Instruments & Electronics Ltd. | Method of producing thin-film transistor array |
| JPH01222227A (ja) * | 1988-03-01 | 1989-09-05 | Matsushita Electron Corp | 画像表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51112188A (en) * | 1974-12-09 | 1976-10-04 | Hughes Aircraft Co | Ic transistor array for flat panel liquid crystal display and method of producing same |
| JPS5492022A (en) * | 1977-12-29 | 1979-07-20 | Matsushita Electric Ind Co Ltd | Picture display device |
-
1981
- 1981-11-20 JP JP56187248A patent/JPS5888779A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51112188A (en) * | 1974-12-09 | 1976-10-04 | Hughes Aircraft Co | Ic transistor array for flat panel liquid crystal display and method of producing same |
| JPS5492022A (en) * | 1977-12-29 | 1979-07-20 | Matsushita Electric Ind Co Ltd | Picture display device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4601097A (en) * | 1983-11-11 | 1986-07-22 | Seiko Instruments & Electronics Ltd. | Method of producing thin-film transistor array |
| JPH01222227A (ja) * | 1988-03-01 | 1989-09-05 | Matsushita Electron Corp | 画像表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821092A (en) | Thin film transistor array for liquid crystal display panel | |
| US4958205A (en) | Thin film transistor array and method of manufacturing the same | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| US5751020A (en) | Structure of a liquid crystal display unit having exposed channel region | |
| US5349453A (en) | Liquid crystal display device with microlenses on same plane as switching elements | |
| JPH01129234A (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
| JPS6129820A (ja) | アクテイプマトリクス表示装置用基板 | |
| JPS61225869A (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JPH0483232A (ja) | マトリクス形表示装置 | |
| US20030117542A1 (en) | Liquid crystal display and fabricating method thereof | |
| JPH1010581A (ja) | 表示装置 | |
| JPS5888779A (ja) | マトリクス型液晶表示装置 | |
| JPH08213626A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH06101478B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPS6112271B2 (ja) | ||
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100218503B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100209622B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100192234B1 (ko) | 액정표시장치의 구조 및 제조방법 | |
| JPH0646277B2 (ja) | 記憶容量内蔵型液晶表示装置 | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JPS5888781A (ja) | マトリクス型液晶表示装置 | |
| KR100209621B1 (ko) | 액정표시장치 및 그 제조방법 |