CN1884618A - 蚀刻剂及用其制造互连线和薄膜晶体管基板的方法 - Google Patents

蚀刻剂及用其制造互连线和薄膜晶体管基板的方法 Download PDF

Info

Publication number
CN1884618A
CN1884618A CNA2006100864678A CN200610086467A CN1884618A CN 1884618 A CN1884618 A CN 1884618A CN A2006100864678 A CNA2006100864678 A CN A2006100864678A CN 200610086467 A CN200610086467 A CN 200610086467A CN 1884618 A CN1884618 A CN 1884618A
Authority
CN
China
Prior art keywords
layer
etching
line
substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100864678A
Other languages
English (en)
Other versions
CN1884618B (zh
Inventor
朴弘植
金时烈
郑钟铉
申原硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1884618A publication Critical patent/CN1884618A/zh
Application granted granted Critical
Publication of CN1884618B publication Critical patent/CN1884618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Abstract

本发明披露了一种蚀刻剂、使用该蚀刻剂制造多层互连线的方法、以及使用该蚀刻剂制造薄膜晶体管(TFT)基板的方法。用于由钼/铜/氮化钼组成的多层线的蚀刻剂包括：10－20wt％的过氧化氢、1－5wt％的有机酸、0.1－1wt％的基于三唑的化合物、0.01－0.5wt％的氟化合物、以及作为剩余物的去离子水。

Description

蚀刻剂及用其制造互连线和薄膜晶体管基板的方法
本申请要求于2005年6月22日在韩国知识产权局提交的韩国专利申请第10-2005-0054015号的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及蚀刻剂，尤其涉及用于包括钼/铜/氮化钼的多层互连线的蚀刻剂、使用该蚀刻剂制造钼/铜/氮化钼多层互连线的方法、以及使用该蚀刻剂制造薄膜晶体管(TFT)基板的方法。
背景技术
作为广泛应用的平板显示器之一的液晶显示器(“LCD”)包括具有多个电极的两个基板以及夹置在两个基板之间的液晶层。施加到电极的电压重新排列液晶分子，从而调节入射光的发射量。特别地，多个像素电极以矩阵形式排列在两个基板中的一个上，并且共电极覆盖另一基板的整个表面。通过将单个电压施加在各个像素电极上使图像显示在LCD上。在基板上，多个三端TFT通过传输信号以控制TFT的多个栅极线和数据线连接至各个像素电极。
随着LCD的显示面积的增加，连接到TFT的栅极线和数据线也变长，导致互连线阻抗的增加。为了解决由于阻抗增加而导致的信号延迟问题，栅极线和数据线应该由具有尽可能低的电阻率的材料形成。在低电阻率材料中，铜(Cu)可以用于LCD的互连线中。但是，铜与基板的粘附力很差，其中，基板由玻璃形成的绝缘材料和由本征非晶硅或掺杂的非晶硅制成的半导体制成。Cu对化学基板的耐化学性很差，当暴露于被采用以图样化Cu层的蚀刻剂时，很容易被氧化或腐蚀，并且很容易被过蚀刻或不均匀地蚀刻，并且可能从基板上翘起或剥离，从而降低互连线的侧轮廓。另外，因为暴露于蚀刻剂的Cu被氧化或腐蚀，电阻率增加并且互连线的可靠性降低。从而，需要能够改善互连线的侧轮廓、并且在图样化沉积在基板上的Cu层的过程中保持铜层对基板的粘附力的蚀刻剂。
发明内容
本发明提供了一种蚀刻剂以及一种制造具有承载薄膜晶体管和低电阻率互连线(尤其是由多层钼/铜/氮化钼(MoN)制成的线)的基板的LCD的方法。对于本领域普通技术人员来说，本发明的上述目的以及其他目的、特征和优点通过以下描述将变得明显。
根据本发明的一个方面，提供了一种用于(Mo)/(Cu)/(MoN)多层互连线的蚀刻剂。典型配方的蚀刻剂包括：10-20wt％的过氧化氢、1-5wt％的有机酸、0.1-1wt％的基于三唑的化合物、0.01-0.5wt％的氟化合物、以及作为剩余物的去离子水。
根据本发明的另一方面，提供了一种制造薄膜晶体管(TFT)基板的方法，该方法包括：在基板上形成多层栅极线，并且通过蚀刻多层栅极线形成栅极互连线；在基板和栅极互连线上形成栅极绝缘层和半导体层；在半导体基板层上形成多层数据线，并且通过蚀刻多层数据线形成数据互连线，其中，形成栅极互连线和/或数据互连线包括：在基板上顺序沉积钼层、铜层、氮化钼层，并且使用包括10-20wt％的过氧化氢、1-5wt％的有机酸、0.1-1wt％的基于三唑的化合物、0.01-0.5wt％的氟化合物、以及作为剩余物的去离子水的蚀刻剂进行蚀刻。
附图说明
通过参考附图详细描述本发明的优选实施例，本发明的以上和其他特征和优点将变得更明显。
图1至图3是示出根据本发明的实施例的用于制造金属互连线的方法的处理步骤的横截面图；
图4是根据本发明的实施例的金属互连线的横截面轮廓照片；
图5A是根据本发明的实施例的使用用于制造TFT基板的方法制造的薄膜晶体管(TFT)基板的布局图；
图5B是沿图5A的线B-B’的横截面图；
图6A、图7A、图8A、和图9A是根据本发明的实施例的顺序示出用于制造TFT基板的方法的布局图；
图6B、图7B、图8B、和图9B是沿图6A、图7A、图8A、和图9A的线B-B’的横截面图；
图10A是示出根据本发明的另一个实施例的使用用于制造TFT基板的方法制造的TFT基板的布局图；
图10B是沿图10A的线B-B’的横截面图；
图11A、图13A、和图19A是顺序示出根据本发明的另一实施例的用于制造TFT基板的方法的布局图；
图11B和图12是沿图11A的线B-B’的横截面图，用于示出处理步骤；
图13B至图18是沿图13A的线B-B’的横截面图，示出处理步骤；以及
图19B是沿图19A的线B-B’的横截面图，示出处理步骤。
具体实施方式
通过参考以下对优选实施例的详细描述和附图，本发明的优点和特征以及实现方法将很容易理解。然而，本发明可以以多种不同形式来实现，并且不限于在此描述的实施例。当然，对本领域的技术人员来说，提供这些实施例以彻底和完全地披露本发明，以及充分地传达本发明的思想，并且本发明将仅被所附权利要求限定。在整个说明书中，相同的参考标号表示相同部件。
图1至图3是示出根据本发明的实施例的用于制造金属互连线的方法的处理步骤的横截面图。参考图1，互连线2包括顺序沉积在基板1上的三个层：由Mo或Mo合金、钨(W)、钕(Nd)、和铌(Nb)形成的导电层(以下称为钼层)2a；包括Cu或Cu合金的导电层2b(以下称为Cu层)；以及包括MoN的导电层2c(以下称为氮化钼层)。基板1可以由例如绝缘玻璃或由本征非晶硅或掺杂的非晶硅制成的半导体制成。
Mo层2a、Cu层2b、和MoN层2c通过例如溅射方法形成。以下将详细描述溅射方法。首先，通过仅向Mo目标施加电能而不向Cu目标施加电能，来在基板1上形成Mo层2a。形成厚度大约为50-500的Mo层2a。当Mo层2a的厚度大于50时，通过有效地防止基板1和Cu层2b的彼此部分接触，可以在基板1和导电Cu层2b之间提供充分的粘附力。优选地，Mo层2a的厚度小于500，以实现期望的接触电阻。更优选地，形成厚度为100-300的Mo层2a。Mo层2a通过改善到基板1的粘附力来防止三层互连线2剥离或翘起，并且防止Cu被氧化并扩散到基板1中。
在断开施加到Mo目标的电能后，将电能施加至Cu目标，从而形成Cu层2b。形成厚度约为1000-3000，优选地为1500-2500的Cu层2b。
在断开施加到Cu目标的电能后，将电能再次施加至Mo目标。然后，提供诸如氮气(N2)、氨(NH3)或一氧化二氮(N2O)的供氮气体，并且Mo和N相互作用并形成MoN层2c。可以分开提供供氮气体，但是优选地，以40∶60的比率混合氩(Ar)气和供氮气体，并且提供混合物。
形成厚度约为50-2000的MoN层2c。当形成厚度为50或更厚的MoN层2c时，其可以适当地作为钝化层。优选地，形成厚度为2000或更薄(更优选地，约100-500)的MoN层2c，以实现期望的接触电阻。形成在Cu层2b上的MoN层2c作为钝化层，用于在制造过程中，保护Cu层2b和防止Cu层2b的Cu被氧化或被其他有机材料污染。MoN层2c还可以防止Cu层2b的Cu扩散。
MoN固有的氮特性防止Cu在MnO和Cu的接触区域被氧化，从而防止三层互连线2的阻抗迅速增加。
接下来，如图2所示，在三层互连线2上涂敷光刻胶膜，然后使其曝光和显影，从而形成限定互连线图样的光刻胶膜图样3。如图3所示，使用光刻胶膜图样3作为蚀刻掩模来蚀刻三层互连线2，然后去除光刻胶膜图样3，从而形成三层互连线2。对于三层互连线2的蚀刻可以是使用蚀刻剂的湿蚀刻。根据本发明的实施例的蚀刻剂包括过氧化氢、有机酸、基于三唑的化合物、氟化合物、以及作为剩余物的去离子水。过氧化氢与蚀刻速度有关。当过氧化氢的量大于10wt％时，可以提供足够高的蚀刻速度。当过氧化氢的量小于20wt％时，可以容易地控制蚀刻速度。
有机酸帮助将蚀刻剂的pH值控制在约0.5-4.5的范围内，从而提供可以同时蚀刻Cu层、Mo层、以及MoN层的环境。乙酸、丁酸、柠檬酸、蚁酸、葡萄糖酸、乙醇酸、丙二酸、草酸、或戊酸可以被用作有机酸。优选地，柠檬酸可以用作有机酸。然而，有机酸不限于这些实例，还可以使用其他水溶性有机酸。用于控制蚀刻剂的pH值的有机酸的适当数量在但不限于1.0-5wt％的范围内，可以随添加材料的pH值而改变。
基于三唑的化合物抑制底切(undercut)，并且与蚀刻速度有关。可以使用1，2，3-三唑、1，2，4-三唑、5-苯基-1，2，4-三唑、5-氨基-1，2，4-三唑、苯并三唑、1-甲基-苯并三唑、或甲基苯并三氮唑作为基于三唑的化合物。优选地，将苯并三唑作为基于三唑的化合物。当基于苯并三唑的化合物的量大于0.1wt％时，可以有效地抑制底切。当基于苯并三唑的化合物的量小于1wt％时，可以保持足够高的蚀刻速度。氟化合物加速MoN层的蚀刻。
使用氢氟酸、氟化铵、氟化钠、或氟化钾作为氟化合物。优选地，使用氢氟酸作为氟化合物。当氟化合物的量大于0.01wt％时，Mo层被充分蚀刻。当氟化合物的量小于0.5wt％时，可以防止基板或半导体层的过蚀刻。此外，为了改进蚀刻剂的特性，诸如表面活性剂的添加剂还可以包括在蚀刻剂中。表面活性剂可以是阴离子表面活性剂、阳离子表面活性剂、或非离子表面活性剂。包含在蚀刻剂中的表面活性剂的量可以在0.001wt％-1wt％的范围内，优选地在0.005wt％-0.1wt％的范围内。蚀刻剂可以包括作为除以上提及的材料之外的剩余物的去离子水。蚀刻剂的pH值在大约0.5-4.5的范围内。
为了制备蚀刻剂，将过氧化氢、有机酸、基于三唑的化合物、以及氟化合物混合到诸如去离子水的水中，或者预先制造这些物质的溶液，然后将它们混合。然而，在蚀刻制造方法和混合顺序上没有特别限制。该蚀刻剂对于三层互连线2具有高蚀刻选择性，在蚀刻处理后保持三层互连线2到基板1的粘附力，并且使三层互连线2具有很好的锥形侧轮廓，其关于基板1是锐角。
以下将详细描述根据本发明的实施例的使用蚀刻剂蚀刻三层互连线2的过程。三层互连线2的蚀刻可以独立地在每个MoN层2c、Cu层2b、以及Mo层2a上执行。然而，MoN层2c、Cu层2b、以及Mo层2a可以以批量的方式被蚀刻，使三层互连线2具有很好的侧轮廓。
蚀刻可以通过将蚀刻剂溅射到在其上形成有光刻胶膜3的三层互连线2的表面上来执行。蚀刻温度可以维持在约20℃-50℃。蚀刻时间可以通过考虑曝光时间来确定。使用端点检测器(end pointdetector，EPD)，蚀刻时间可以是曝光时间的1.5倍。例如，蚀刻时间可以为大约50秒-120秒。
参考附图4描述使用蚀刻剂的根据本发明的实施例的金属互连线的轮廓，图4示出根据本发明的实施例的包括使用蚀刻剂形成在被图样化的基板上的Mo层、Cu层、以及MoN层的三层互连线的横截面轮廓。通常，包括在三层互连线2中的Cu层2b到基板1的粘附力较差。为了改进关于基板1的粘附力，在示出的本发明的实施例中，Mo层2a形成在基板1和Cu层2b之间作为缓冲层，从而提高到基板1的粘附力并且防止互连线的剥离或翘起。在示出的实施例中，MoN层2c被沉积在Cu层2b上，从而防止Cu层2b的氧化或腐蚀。
应该理解，使用用于图样化三层互连线2的传统蚀刻剂可以导致过蚀刻，从而严重偏离尺寸，降低了三层互连线2的线性，并且由于破损而降低了可靠性。而且，如果Cu层下面的Mo层被过蚀刻，则Cu层可能从基板翘起或剥离。当Mo的蚀刻率低时，Cu层下面的Mo层被不适当地蚀刻，并且Mo层的一部分可能被保留。保留的Mo层可以导致短路或降低电特性。而且，当关于每个Mo层、Cu层、以及MoN层的蚀刻速度不被控制时，三层互连线2的侧轮廓可能不均匀，并且可能具有倒锥形倾斜角。
另一方面，如图4所示，当使用根据本发明的实施例的蚀刻剂蚀刻三层互连线2时，蚀刻剂的高蚀刻选择性显示出了非常好的蚀刻均匀性，并且可以在不影响三层互连线2与基板1的粘附力的情况下形成具有锐角的较好的锥形侧轮廓。而且，如图4所示，可以获得约1.5μm-2.0μm的较好的尺寸倾斜(dimension skew)，从而提供三层图样的直线性。此外，因为用在所示的本发明的实施例中的三层包括作为最顶层的MoN层，在蚀刻期间Cu层不直接暴露给蚀刻剂。另外，因为直接暴露给蚀刻剂的MoN层具有很高的抗蚀刻剂的耐化学性，所以可以保护Cu层不被蚀刻剂破坏。从而，可以防止Cu层的氧化和腐蚀。蚀刻剂和使用蚀刻剂制造Mo/Cu/MoN三层互连线的方法也可以作为制造TFT基板的方法。
以下将参考附图描述根据本发明的实施例的用于制造TFT基板的方法。首先，将参考图5A和图5B描述通过该方法制造的TFT基板的结构。图5A是根据本发明的实施例的使用制造TFT基板的方法制造的薄膜晶体管(TFT)基板的布局，以及图5B是沿着图5A的线B-B’的横截面图。传输选通信号的多条栅极互连线形成在绝缘基板10上。栅极互连线包括沿横向延伸的栅极线22，连接到栅极线22的端部以从外部接收选通信号并将其传输至栅极线22的栅极盘24，连接到栅极线22的凸出TFT的栅电极26，以及平行于栅极线22形成的存储电极27和存储电极线28。
存储电极线28穿过像素区域沿横向延伸，并且连接至比存储电极线28宽的存储电极27。存储电极27与和像素电极82连接的漏电极延伸部分67重叠，以形成用于增加像素的电荷存储容量的存储电容器。存储电极27和存储电极线28的形状和排列可以改变，并且当像素电极82和栅极线22的重叠给出足够的存储容量时，可以省略存储电极27和存储电极线28。
栅极互连线可以由三层22、24、26、27、以及28形成。三层栅极线22包括导电层221、222、和223。三层24包括导电层241、242、和243。三层26包括导电层261、262、和263。三层27包括导电层271、272、和273。导电层221、241、261、和271由Mo或Mo合金(以下称为“Mo层”)形成。导电层222、242、262、和272由Cu或Cu合金(以下称为“Cu层”)形成。导电层223、243、263、和273由MoN(以下称为“MoN层”)形成。虽然在图5B中未示出，但是存储电极线28也具有与三层22、24、26和27相同的三层结构。具有三层结构的栅极互连线的以下描述包括存储电极线28。
三层22、24、26、27、和28的结构和功能与上述在根据本发明的实施例的制造互连线的方法中的三层的结构和功能相同。栅极绝缘层30由氮化硅(SiNx)形成在基板10和三层栅极互连线22、24、26、27、和28上。半导体层40由非晶硅氢化物或多晶硅以岛形形成在栅电极26上的栅极绝缘层30上。欧姆接触层55和56由硅化物或重掺杂有n型杂质的n+非晶硅氢化物形成在半导体层40上。
数据互连线形成在欧姆接触层55和56以及栅极绝缘层30上。数据互连线包括沿纵向形成并与栅极线22交叉以定义像素的数据线62，作为数据线62的分支并延伸到欧姆接触层55的源电极65，连接至数据线62的端部并且从外部接收图像信号的数据盘68，与源电极65分离并且在栅电极26或TFT的沟道区域周围与源电极65相对形成在欧姆接触层56上的漏电极56，以及具有从漏电极66延伸并且与存储电极27重叠的大面积的漏电极延伸部分67。
数据互连线由三层62、65、66、67和68形成。三层数据线62包括导电层621、622、和623。三层源电极65包括导电层651、652、和653。三层漏电极66包括导电层661、662、和663。三层67包括导电层671、672、和673。三层68包括导电层681、682、和683。导电层621、651、661、671、和681由Mo或Mo合金(以下称为“Mo层”)形成。导电层622、652、662、672、和682由Cu或Cu合金(以下称为“Cu层”)形成。导电层623、653、663、673、和683由MoN(以下称为“MoN层”)形成。在此，因为Mo层621、651、661、671和681以及MoN层623、653、663、673、和683的结构和功能与栅极互连线的结构和功能相同，所以不再进一步描述。
源电极65的至少一部分和漏电极66的一部分与半导体层40重叠。源电极65和漏电极66围绕栅电极26相对设置。在此，欧姆接触层55和56夹置在下层半导体层40和上层源电极65之间以及在半导体层40和漏电极66之间，以减小它们之间的接触电阻。
漏电极延伸部分67与存储电极27重叠，以形成在存储电极27和栅极绝缘层30之间的存储电容。在不存在存储电极27的情况下，也省略漏电极延伸部分67。
钝化层70形成在数据互连线62、65、66、67、和68以及没有被数据互连线覆盖的部分半导体层40上。在此，钝化层70优选地由无机绝缘体、具有良好平坦特性的感光有机材料、诸如由等离子体增强化学气相沉积(PECVD)形成的a-Si:C:O和a-Si:O:F、或诸如SiNx的无机材料制成。当钝化层70由有机材料形成时，可以进一步在钝化层70下面形成由SiNx或二氧化硅(SiO2)形成的绝缘层(未示出)，以防止钝化层70的有机材料与源电极65和漏电极66之间的部分半导体层40接触。
使漏电极延伸部分67和数据盘68暴露的接触孔77和78形成在钝化层70中。使栅极盘24暴露的接触孔74形成在钝化层70和栅极绝缘层30中。通过接触孔77电连接至漏电极66并且位于像素中的像素电极82形成在钝化层70上。在提供有数据电压的像素电极82和上显示面板的共电极之间产生电场，其确定LC层中的液晶分子在像素电极82和共电极之间的方向。
通过接触孔74连接至栅极盘24的辅助栅极盘84和通过接触孔78连接至数据盘68的辅助数据盘88形成在钝化层70上。像素电极82、辅助栅极盘84、和辅助数据盘88由ITO形成。
以下将参考图5A和图5B以及图6A至图9B详细描述根据本发明的实施例的用于制造TFT基板的方法。首先，如图6A和图6B所示，Mo或Mo合金、Cu或Cu合金、以及MoN顺序沉积在绝缘基板10上，从而形成包括Mo层221、241、261、和271、Cu层222、242、262、和272、以及MoN层223、243、263、和273的三层栅极线22、24、26、27、和28。
根据本发明的实施例，使用与参考图1至图4描述的高选择性液体蚀刻剂相同的高选择性液体蚀刻剂使用光刻法形成三层栅极互连线22、24、26、27和28，其中，该高选择性液体蚀刻剂产生具有锐角的较好的锥形侧轮廓和对三层栅极互连线到基板10的粘附力没有不利影响的较好尺寸倾斜。以此方式，如图6A和图6B所示，形成包括栅极线22、栅电极26、栅极盘24、存储电极27、以及存储电极线28的栅极互连线。
接下来，如图7A和图7B所示，由氮化硅形成的栅极绝缘层30、本征非晶硅层、和掺杂的非晶硅层使用例如化学气相沉积(CVD)连续沉积为1500-5000、500-2000、以及300-600的厚度。在本征非晶硅层和掺杂的非晶硅层上执行光刻，以形成岛形的半导体层40和在栅电极24上的栅极绝缘层30上形成欧姆接触层55和56。
接下来，如图8A和图8B所示，在其上顺序沉积有Mo层621、651、661、671和681、Cu层622、652、662、672、和682、以及MoN层623、653、663、673、和683的三层数据互连线62、65、66、67、以及68通过溅射形成在栅极绝缘层30、半导体层40的暴露部分、以及欧姆接触层55和56上。在此，沉积Mo层621、651、661、671、和681、Cu层622、652、662、672、和682、以及MoN层623、653、663、673、和683的方法与在形成栅极互连线的过程中沉积Mo层221、241、261、和271、Cu层222、242、262、和272以及MoN层223、243、263、和273的方法相同，所以不再进行描述。随后，在三层数据线上执行光刻。蚀刻可以是使用蚀刻剂的湿蚀刻。蚀刻剂与参考图1至图4描述的蚀刻剂相同，所以将省略对其的重复描述。
当根据本发明的实施例使用蚀刻剂执行蚀刻时，因为当用于蚀刻三层栅极线时，蚀刻剂具有高蚀刻选择性并且显示出非常好的蚀刻均匀性，所以可以获得具有锐角的很好的锥形侧轮廓，并且可以获得很好的尺寸倾斜而没有对三层数据互连线62、65、66、67和68与栅极绝缘层30和欧姆接触层55和56的粘附力产生不利影响。从而，形成数据互连线62、65、66、67、和68，其包括与栅极线22交叉的数据线62，连接至数据线62并延伸到栅电极26的源电极65，连接至数据线62的端部的数据盘68，与源电极65分开的并围绕栅电极26与源电极65相对设置的漏电极66，以及具有从漏电极66延伸并且与存储电极27重叠的大面积的漏电极延伸突起67。数据互连线62、65、66、67、和68通过数据互连线未覆盖的掺杂非晶硅层的蚀刻部分分支到栅电极26的两侧，并且暴露欧姆接触层55和56之间的部分半导体层40。在此，希望执行氧等离子体处理，以稳定半导体层40的暴露部分的表面。
接下来，如图9A和图9B所示，钝化层70是单层或多层，包括具有良好特性的有机材料，或通过等离子体增强化学气相沉积(PECVD)形成的诸如Si:C:O和Si:O:F的低介电绝缘材料，诸如a-Si:O:F的具有低介电常数的绝缘材料，或诸如SiNx的无机材料。接下来，栅极绝缘层30和钝化层70通过光刻被图样化，从而形成使栅极盘24、漏电极延伸突起67、和数据盘68暴露的接触孔74、77、和78。在此，当钝化层70是具有感光性的有机层时，接触孔74、77、和78仅通过光刻来形成。希望在栅极绝缘层30和钝化层70具有相同选择性的蚀刻条件下形成接触孔74、77、和78。
最后，如图5A和图5B所示，沉积ITO层并执行光刻以形成通过接触孔77连接至漏电极66的像素电极82，形成通过接触孔74连接至栅极盘24的辅助栅极盘84，并且形成通过接触孔78连接至数据盘68的辅助数据盘88。虽然在本发明的该实施例中，栅极线和数据线由包括Mo层、Cu层、和MoN层的三层结构形成在基板上，但是只有栅极线和数据线中的一个由三层结构形成。
在以上描述中，使用不同的掩模通过光刻形成半导体层和数据互连线，但是它们还可以如以下描述，使用单一光刻胶膜图样通过光刻来形成。将参考图10A和图19B描述根据本发明的另一实施例的通过用于制造TFT基板的方法制造的TFT基板的单位像素的结构。
如在图5A至图9B中所示的本发明的实施例，传输选通信号的多条栅极互连线22、24、26、27和28由三层形成在绝缘基板10上。首先，传输选通信号的多条栅极互连线形成在绝缘基板10上。栅极互连线包括：沿横向延伸的栅极线22，连接至栅极线22的端部以从外部接收选通信号并将其传输至栅极线22的栅极盘24，连接至栅极线22的凸起TFT的栅电极26，以及平行于栅极线22的存储电极27和存储电极线28。存储电极线28沿横向延伸与像素区域交叉并且连接至存储电极27，其比存储电极线28宽。存储电极线27与连接有像素电极82的漏电极延伸部分67重叠，以形成用于增加像素的电荷存储容量的存储电容器。存储电极27和存储电极线28的形状和排列可以改变，并且当像素电极82和栅极线22的重叠给出足够的存储容量时，可以省略存储电极27和存储电极线28。
如图5A至图9B中所示的本发明的实施例，栅极互连线(wire，电缆)22、24、26、27、28可以由通过顺序沉积由Mo或Mo合金制成的Mo层221、241、261、和271、由Cu或Cu合金制成的Cu层222、242、262、和272、以及MoN层223、243、263、和273形成的三层形成。栅极绝缘层30由氮化硅(SiNx)形成在基板10和三层栅极互连线22、24、26、27、和28上。
半导体图样42、44、和48由非晶硅氢化物或多晶硅形成在栅极绝缘层30上。由硅化物或重掺杂有n型杂质的n+非晶硅氢化物制成的欧姆接触层52、55、56、和58形成在半导体图样42、44、和48上。数据互连线形成在欧姆接触层52、55、56、和58以及栅极绝缘层30上。数据互连线包括：沿纵向形成并与栅极线22交叉以限定像素的数据线62，作为数据线62的分支并且延伸至欧姆接触层55的源电极65，连接至数据线62的端部并且从外部接收图像信号的数据盘68，与源电极65分开并且环绕栅电极26或TFT的沟道区域形成在与源电极65相对的欧姆接触层56上的漏电极66，以及具有从漏电极66延伸并且与存储电极27重叠的大面积的漏电极延伸部分67。
数据互连线由三层62、65、66、67、和68形成。三层数据线62包括导电层621、622、和623。三层源电极65包括导电层651、652、和653。三层漏电极66包括导电层661、662、和663。三层67包括导电层671、672、和673。三层68包括导电层681、682、和683。导电层621、651、661、671、和681由Mo或Mo合金(以下称为“Mo层”)形成。导电层622、652、662、672、和682由Cu或Cu合金(以下称为“Cu层”)形成。导电层623、653、663、673、和683由MoN(以下称为“MoN层”)形成。
源电极65的至少一部分和漏电极66的一部分与半导体层40重叠。源电极65围绕栅电极26与漏电极66相对设置。在此，欧姆接触层55和56夹置在下半导体层40和上覆源电极65之间以及半导体层40和漏电极66之间，以减少它们之间的接触电阻。漏电极延伸部分67与存储电极27重叠，以在存储电极27和栅极绝缘层30之间形成存储电容。在不存在存储电极27的情况下，也省略漏电极延伸部分67。
欧姆接触层52、55、56、和58减少下半导体图样42、44、和48以及上数据互连线62、65、66、67、和68之间的接触电阻，并且具有与数据互连线62、65、66、67、和68完全相同的形状。
除TFT沟道区域之外，半导体图样42、44、和48具有与数据连线62、65、66、67、和68以及欧姆接触层52、55、56、和58基本相同的形状。也就是说，源电极和漏电极65和66在TFT沟道区域彼此分离，在此，在源电极65下面的欧姆接触层55和在漏电极66下面的欧姆接触层56也彼此分离。但是，TFT半导体图样44在此连续而不断开，以形成TFT沟道。
钝化层70形成在数据互连线62、65、66、67、和68以及数据互连线62、65、66、67、和68未覆盖的部分半导体图样44上。在此，钝化层(保护)层70优选地由具有良好平面特性的感光有机材料、由等离子体增强化学气相沉积(PECVD)形成的诸如a-Si:C:O和a-Si:C:F的低介电绝缘材料、或诸如氮化硅或二氧化硅的无机绝缘体制成。当钝化层70由有机材料形成时，由SiNx或二氧化硅(SiO2)形成的绝缘层(未示出)还可以形成在钝化层70下面，以防止钝化层70的有机材料与源电极65和漏电极66之间的半导体图样44的一部分接触。
使漏电极延伸部分67和数据线盘68暴露的接触孔77和78形成在钝化层70中。使栅极盘24暴露的接触孔74形成在钝化层70和栅极绝缘层30中。通过接触孔74连接至栅极盘24的辅助栅极盘84和通过接触孔78连接至数据盘68的辅助数据盘88形成在钝化层70上。像素电极82、辅助栅极盘84、和辅助数据盘88由ITO形成。
以下将参考图10A和图10B以及图11A至图19A描述根据本发明的另一实施例的用于制造TFT基板的方法。如图11A和图11B所示，类似如图5A至图9B所示的实施例，形成通过顺序沉积Mo层221、241、261、271、Cu层222、242、262、272、以及MoN层223、243、263、273而形成的三层栅极线22、24、26、27、和28。接下来，在三层栅极线22、24、26、27、和28上执行光刻。蚀刻可以是使用与参考图1至图4所述的蚀刻剂相同的蚀刻剂的湿蚀刻，在此省略其相关描述。
以此方式，如图11A和图11B所示，形成包括栅极线22、栅电极26、栅极盘24、存储电极27、和存储电极线28的栅极互连线。接下来，如图12所示，由氮化硅形成的栅极绝缘层30、本征非晶硅层40、和掺杂的非晶硅层50使用CVD连续沉积为例如1500-5000、500-2000、和300-600的厚度。然后，其上连续堆叠有Mo层601、Cu层602、和MoN层603的三层数据线60使用溅射形成在掺杂的非晶硅层50上。用于沉积三层数据线60的方法与在图5A至图9B的实施例中的用于沉积三层数据线的方法相同。
然后，将光刻胶膜110涂敷在三层数据线60上。接下来，参考图13A至图18，光刻胶膜110通过掩模曝光并且显影，以形成如图13B所示的光刻胶膜图样112和114。在此，在光刻胶膜图样112和114中，每个光刻胶膜图样112和114的第一部分，即，对应于光刻胶膜图样114的部分，位于TFT的沟道区域上，其位于源电极65和漏电极66之间，以及每个第二部分，即，对应于光刻胶膜图样112的部分，位于在数据线形成的地方的数据线区域上。去除剩余区域上的光刻胶膜的所有部分，并且使第一部分比第二部分薄。在此，根据以下描述的随后蚀刻步骤的处理条件，调节在沟道区域上的第一部分和在数据线区域上的第二部分的厚度比率，并且优选地，第一部分的厚度等于或小于第二部分厚度的一半，例如，等于或小于4000。
通过多种技术获取光刻胶膜图样112和114的取决于位置的厚度。缝隙图样、格子图样、或半透明膜设置在掩模上，以调节透光率。当使用缝隙图样时，缝隙的宽度以及缝隙和缝隙之间的间隙的宽度小于用于光刻的曝光装置的分辨率。在使用半透明膜的情况下，使用具有不同透光率或不同厚度的薄膜调节掩模上的透光率。
当光刻胶膜通过诸如掩模曝光时，直接被曝光的部分的聚合物几乎被完全分解，并且因为光照量少，所以通过缝隙图样或半透明膜曝光的部分的聚合物不完全分解。通过设置在掩模上的遮光膜遮挡的一部分光刻胶膜的聚合物几乎没有分解。在光刻胶膜显影后，包括没有被分解的聚合物的部分被保留。此时，少量曝光部分的厚度比没有曝光部分的厚度薄。因为需要很长曝光时间分解所有分子，所以需要调节曝光时间。
可以使用回流获取光刻胶膜图样112和114的取决于位置的厚度。即，光刻胶膜由可回流材料制成，并可通过具有不透明和透明部分的普通掩模曝光。然后，光刻胶膜显影并且经受回流，使得光刻胶膜的部分流到没有光刻胶的区域，从而形成更薄的光刻胶膜部分。
在光刻胶膜图样114和包括Mo层603、Cu层602、和MoN层601的三层数据线60上执行蚀刻。因为蚀刻基本上与图5A至图9B所示的本发明的实施例中的用于形成数据互连线的蚀刻和用于形成栅极互连线22、24、26、28、和29的蚀刻相同，所以不对其进行描述。因此，如图14所示，仅留下在沟道区域和数据线区域上的三层图样62、64、67、和68，并且除了沟道区域和数据线区域之外的剩余区域的三层数据线60被完全去除，以暴露掺杂的非晶硅层50的下部。除了源电极65和漏电极66彼此不是分开而是彼此连接之外，剩下的三层图样62、64、67、和68具有与数据互连线(图5B的62、65、66、67、和68)的形状基本相同的形状。
接下来，如图15所示，除沟道和数据线区域以及光刻胶膜的第一部分之外，掺杂的非晶硅层50的暴露部分和在其它部分上的本征非晶硅层40的下部通过干蚀刻同时被去除。在此，在光刻胶膜图样112和114、掺杂的非晶硅层50、和本征非晶硅层40被同时蚀刻以及栅极绝缘层30几乎没有被蚀刻的条件下执行蚀刻。特别地，优选地，光刻胶膜图样112和114与本征非晶硅层40的蚀刻率几乎相同。例如，通过使用SF6或HCl的气体混合物或SF6或O2的气体混合物，光刻胶膜图样112和114以及本征非晶硅层40的蚀刻厚度基本相同。当光刻胶膜图样112和114的蚀刻率和本征非晶硅层40的蚀刻率相同时，第一部分的初始厚度等于或小于本征非晶硅层40的厚度和掺杂的非晶硅层50的厚度的总和。
从而，如图15所示，去除沟道区域上的第一部分以使源/漏三层图样64的下部暴露，并且去除在剩余区域上的部分掺杂的非晶硅层50和本征非晶硅层40，以使栅极绝缘层30的下部暴露。同时，数据线区域上的第二部分还被蚀刻以变得更薄。然后，留在沟道区域上的源/漏三层图样64的表面上的光刻胶残余物通过灰化被去除。
接下来，如图16所示，通过蚀刻去除包括沟道区域的Mo层643、Cu层642、和MoN层641的三层图样64。蚀刻可以是使用蚀刻剂的湿蚀刻。蚀刻剂与参考图1至图4描述的蚀刻剂相同，所以不再对其进行描述。由掺杂的非晶硅形成欧姆接触层被蚀刻去除。在此，可以使用干蚀刻进行欧姆接触层的蚀刻。用于蚀刻欧姆接触层的蚀刻气体的例子可以是CF4和HCl的气体混合物以及CF4和O2的气体混合物。使用CF4和O2的气体混合物能够获得由本征非晶硅形成的半导体图样44的蚀刻部分的均匀厚度。在这点上，半导体图样44的暴露部分被蚀刻以减小厚度，并且光刻胶图样112和114的第二部分也被蚀刻以减小厚度。在栅极绝缘层30没有被蚀刻的状态下执行该蚀刻，并且优选地，光刻胶图样112和114的厚度足以防止第二部分被去除，以使数据互连线62、65、66、67、和68的下部暴露。
从而，源电极65和漏电极66相互分离，并且同时完成数据互连线65和66及其下的欧姆接触层55和56。接下来，如图17所示，去除留在数据互连线区域上的光刻胶膜图样112和114的第二部分。接下来，如图18所示，形成钝化层70。
如图19A和图19B所示，在钝化层70和栅极绝缘层30上执行光刻，从而形成使漏电极延伸部分67、栅极盘24、和数据盘68暴露的接触孔77、74、和78。最后，如图10A和图10B所示，厚度为400-500的ITO层被沉积并经受光刻，从而形成连接至漏电极延伸部分67的像素电极82、连接至栅极盘24的辅助栅极盘84、以及连接至数据盘68的辅助数据盘88。
希望在沉积ITO之前使用用于预热处理的氮气，以防止金属氧化层形成在通过接触孔74、77、和78暴露的金属层24、67、和68上。
在本发明的另一实施例中，使用单一掩膜形成下欧姆接触层52、54、55、56、和58和下半导体图样42和48以及源电极65和漏电极66的分离，本发明所示的实施例提供了简单的制造方法以及由第一实施例给出的优点。尽管在本发明所示的实施例中，栅极互连线和数据互连线由包括Mo层、Cu层、和MoN层的三层形成，本发明还可以应用于栅极互连线和数据互连线中仅有一个由三层形成的情况。
根据本发明的用于制造TFT的方法可以容易地应用到滤色器(AOC)上的阵列，其中，TFT阵列在滤色器上形成。如上所述，通过使用根据本发明的实施例的蚀刻剂蚀刻Mo/Cu/MoN多层，保持到多层下面的结构的粘附力，并且可以获取在其中Cu层不被腐蚀的具有非常好的轮廓的互连线。而且，通过使用根据本发明的实施例的蚀刻剂制造具有Mo/Cu/MoN多层的TFT基板，改善栅极互连线和数据互连线到TFT基板的粘附力，以及栅极互连线和数据互连线的轮廓。而且，提供了栅极互连线和数据互连线的可靠性，从而改善了信号特性和图像质量。
在详细描述中，本领域普通技术人员应该理解，在基本不脱离本发明的原理的情况下，可以对本发明做出多种修改和改变。从而，所披露的本发明的优选实施例仅用于一般描述而不用于限制本发明。

Claims (15)

1.一种用于钼(Mo)/铜(Cu)/氮化钼(MoN)多层互连线的蚀刻剂，所述蚀刻剂包括：
10wt％-20wt％的过氧化氢；
1wt％-5wt％的有机酸；
0.1wt％-1wt％的基于三唑的化合物；
0.01wt％-0.5wt％的氟化合物；以及
作为剩余物的去离子水。
2.根据权利要求1所述的蚀刻剂，其中，所述有机酸是柠檬酸，所述基于三唑的化合物是苯并三唑，以及所述氟化合物是氢氟酸。
3.一种用于制造互连线的方法，所述方法包括：在基板上形成包括钼(Mo)层、铜(Cu)层、以及氮化钼(MoN)层的多层；以及使用包括10wt％-20wt％的过氧化氢、1wt％-5wt％的有机酸、0.1wt％-1wt％的基于三唑的化合物、0.01wt％-0.5wt％的氟化合物、以及作为剩余物的去离子水的蚀刻剂蚀刻所述多层。
4.根据权利要求3所述的方法，其中，所述有机酸是柠檬酸，所述基于三唑的化合物是苯并三唑，以及所述氟化合物是氢氟酸。
5.根据权利要求3所述的方法，其中，所述基板是绝缘基板或半导体基板。
6.根据权利要求3所述的方法，其中，所述蚀刻在20℃-50℃的温度执行。
7.根据权利要求3所述的方法，其中，使用溅射来执行所述蚀刻。
8.根据权利要求3所述的方法，其中，执行所述蚀刻50-120秒。
9.根据权利要求3所述的方法，其中，以批量方式在形成所述多层的所述Mo层、所述Cu层、以及所述MoN层上执行所述蚀刻。
10.一种用于制造薄膜晶体管(TFT)基板的方法，所述方法包括以下步骤：
在基板上形成多层栅极线，并且通过蚀刻所述多层栅极线来形成栅极互连线；
在所述基板和所述栅极互连线上形成栅极绝缘层和半导体层；以及
在所述半导体层上形成多层数据线，并且通过蚀刻所述多层数据线来形成数据互连线，其中，形成所述栅极互连线和/或所述数据互连线的步骤包括：在所述基板上顺序沉积钼(Mo)层、铜(Cu)层、和氮化钼(MoN)层，以及使用包括10wt％-20wt％的过氧化氢、1wt％-5wt％的有机酸、0.1wt％-1wt％的基于三唑的化合物、0.01wt％-0.5wt％的氟化合物、以及作为剩余物的去离子水的蚀刻剂进行蚀刻。
11.根据权利要求10所述的方法，其中，所述有机酸是柠檬酸，所述基于三唑的化合物是苯并三唑，以及所述氟化合物是氢氟酸。
12.根据权利要求10所述的方法，其中，在20℃-50℃的温度执行所述蚀刻。
13.根据权利要求10所述的方法，其中，使用溅射来执行所述蚀刻。
14.根据权利要求10所述的方法，其中，执行所述蚀刻50-120秒。
15.根据权利要求3所述的方法，其中，以批量方式在形成所述多层的所述Mo层、所述Cu层、以及所述MoN层上执行所述蚀刻。
CN2006100864678A 2005-06-22 2006-06-21 蚀刻剂及用其制造互连线和薄膜晶体管基板的方法 Active CN1884618B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050054015 2005-06-22
KR1020050054015A KR101199533B1 (ko) 2005-06-22 2005-06-22 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR10-2005-0054015 2005-06-22

Publications (2)

Publication Number Publication Date
CN1884618A true CN1884618A (zh) 2006-12-27
CN1884618B CN1884618B (zh) 2011-04-06

Family

ID=37568131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100864678A Active CN1884618B (zh) 2005-06-22 2006-06-21 蚀刻剂及用其制造互连线和薄膜晶体管基板的方法

Country Status (5)

Country Link
US (1) US7943519B2 (zh)
JP (1) JP5111790B2 (zh)
KR (1) KR101199533B1 (zh)
CN (1) CN1884618B (zh)
TW (1) TWI390018B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034745A (zh) * 2009-10-07 2011-04-27 三星电子株式会社 显示装置及制造该显示装置的方法
CN102216886A (zh) * 2008-11-14 2011-10-12 Lg伊诺特有限公司 触摸屏及其制造方法
CN102472938A (zh) * 2009-07-23 2012-05-23 东友Fine-Chem股份有限公司 液晶显示装置用阵列基板的制造方法
CN102576170A (zh) * 2009-08-20 2012-07-11 东友Fine-Chem股份有限公司 制造用于液晶显示器的阵列基板的方法
CN103924244A (zh) * 2013-01-14 2014-07-16 易安爱富科技有限公司 铜/钼膜或铜/钼合金膜的蚀刻液组合物
CN104280916A (zh) * 2013-07-03 2015-01-14 东友精细化工有限公司 制造液晶显示器用阵列基板的方法
CN105321906A (zh) * 2014-07-30 2016-02-10 爱思开海力士有限公司 具有光学穿孔结构的半导体器件
CN106549021A (zh) * 2016-12-02 2017-03-29 京东方科技集团股份有限公司 柔性显示基板、柔性显示装置及其修复方法
CN108149247A (zh) * 2017-12-04 2018-06-12 佛山杰致信息科技有限公司 一种薄膜晶体管用蚀刻液的制备方法
CN109423648A (zh) * 2017-09-04 2019-03-05 三星显示有限公司 蚀刻剂组合物及使用其制造金属图案和薄膜晶体管衬底的方法
CN113594185A (zh) * 2021-07-29 2021-11-02 北海惠科光电技术有限公司 阵列基板的制作方法及阵列基板
CN114164003A (zh) * 2021-12-06 2022-03-11 Tcl华星光电技术有限公司 用于显示面板的蚀刻剂组合物及显示面板的蚀刻方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353123B1 (ko) * 2005-12-09 2014-01-17 동우 화인켐 주식회사 금속막 식각용액
US8017950B2 (en) * 2005-12-29 2011-09-13 Lg Display Co., Ltd. Organic electro-luminescence display device and method of manfacturing the same
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
JP5559956B2 (ja) * 2007-03-15 2014-07-23 東進セミケム株式会社 薄膜トランジスタ液晶表示装置のエッチング液組成物
KR100839428B1 (ko) * 2007-05-17 2008-06-19 삼성에스디아이 주식회사 식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법
US20100301010A1 (en) * 2007-10-08 2010-12-02 Basf Se ETCHANT COMPOSITIONS AND ETCHING METHOD FOR METALS Cu/Mo
KR20090037725A (ko) * 2007-10-12 2009-04-16 삼성전자주식회사 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치
KR101406573B1 (ko) * 2008-01-25 2014-06-11 동우 화인켐 주식회사 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR101495683B1 (ko) * 2008-09-26 2015-02-26 솔브레인 주식회사 액정표시장치의 구리 및 구리/몰리브데늄 또는 구리/몰리브데늄합금 전극용 식각조성물
KR101475954B1 (ko) * 2008-11-04 2014-12-24 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR101529733B1 (ko) * 2009-02-06 2015-06-19 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
TWI479574B (zh) 2009-03-16 2015-04-01 Hannstar Display Corp Ｔｆｔ陣列基板及其製造方法
JP5604056B2 (ja) * 2009-05-15 2014-10-08 関東化学株式会社 銅含有積層膜用エッチング液
KR20110046992A (ko) * 2009-10-29 2011-05-06 동우 화인켐 주식회사 식각액 조성물
EP2518759B1 (en) 2009-12-25 2017-06-21 Mitsubishi Gas Chemical Company, Inc. Method for manufacturing semiconductor device using an etchant
KR20110123025A (ko) * 2010-05-06 2011-11-14 삼성전자주식회사 금속 배선 식각액 및 이를 이용한 금속 배선 형성 방법
WO2012008192A1 (ja) * 2010-07-15 2012-01-19 シャープ株式会社 回路基板、表示装置、及び、回路基板の製造方法
KR101951044B1 (ko) * 2011-08-04 2019-02-21 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
TWI467724B (zh) * 2012-05-30 2015-01-01 Innocom Tech Shenzhen Co Ltd 應用於面板的導電結構及其製造方法
JP2014032999A (ja) * 2012-08-01 2014-02-20 Panasonic Liquid Crystal Display Co Ltd 薄膜トランジスタ及びその製造方法
KR20140060679A (ko) * 2012-11-12 2014-05-21 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR102169571B1 (ko) * 2014-03-31 2020-10-23 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
JP6312317B2 (ja) * 2014-07-29 2018-04-18 株式会社Adeka マスクブランクス除去用組成物及びマスクブランクスの除去方法
KR102331036B1 (ko) 2014-10-10 2021-11-26 삼영순화(주) 에칭액 조성물 및 이를 이용하는 다층막의 에칭 방법
US9728650B1 (en) * 2016-01-14 2017-08-08 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
JP6190920B2 (ja) * 2016-06-08 2017-08-30 パナソニック液晶ディスプレイ株式会社 薄膜トランジスタ
CN106653772B (zh) * 2016-12-30 2019-10-01 惠科股份有限公司 一种显示面板及制程

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3387529B2 (ja) 1992-10-06 2003-03-17 朝日化学工業株式会社 銅および銅合金の化学溶解液
JP3225470B2 (ja) 1992-12-15 2001-11-05 旭電化工業株式会社 銅の化学溶解剤
JP3535755B2 (ja) * 1997-12-25 2004-06-07 キヤノン株式会社 エッチング方法
US6630433B2 (en) * 1999-07-19 2003-10-07 Honeywell International Inc. Composition for chemical mechanical planarization of copper, tantalum and tantalum nitride
US6171910B1 (en) * 1999-07-21 2001-01-09 Motorola Inc. Method for forming a semiconductor device
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP3768402B2 (ja) * 2000-11-24 2006-04-19 Ｎｅｃエレクトロニクス株式会社 化学的機械的研磨用スラリー
JP2002231666A (ja) 2001-01-31 2002-08-16 Fujimi Inc 研磨用組成物およびそれを用いた研磨方法
JP4224221B2 (ja) * 2001-03-07 2009-02-12 日立化成工業株式会社 導体用研磨液及びこれを用いた研磨方法
SG144688A1 (en) * 2001-07-23 2008-08-28 Fujimi Inc Polishing composition and polishing method employing it
KR100459271B1 (ko) 2002-04-26 2004-12-03 엘지.필립스 엘시디 주식회사 구리 단일막 또는 구리 몰리브덴막의 식각용액 및 그식각방법
KR100505328B1 (ko) * 2002-12-12 2005-07-29 엘지.필립스 엘시디 주식회사 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법
KR100960687B1 (ko) * 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
TWI282377B (en) * 2003-07-25 2007-06-11 Mec Co Ltd Etchant, replenishment solution and method for producing copper wiring using the same
JP4965253B2 (ja) * 2003-08-08 2012-07-04 インテグリス・インコーポレーテッド 回転可能ベース上に鋳造されるモノリシック多孔性パッドを作製する方法および材料
JP4431860B2 (ja) * 2003-10-30 2010-03-17 三菱瓦斯化学株式会社 銅および銅合金の表面処理剤
TWI258048B (en) * 2004-06-15 2006-07-11 Taiwan Tft Lcd Ass Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof
KR20060062913A (ko) * 2004-12-06 2006-06-12 삼성전자주식회사 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
JP4902299B2 (ja) * 2006-09-11 2012-03-21 三星電子株式会社 表示装置の製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102216886A (zh) * 2008-11-14 2011-10-12 Lg伊诺特有限公司 触摸屏及其制造方法
US8842083B2 (en) 2008-11-14 2014-09-23 Lg Innotek Co., Ltd. Touch screen and manufacturing method thereof
CN103927049B (zh) * 2008-11-14 2017-03-15 Lg伊诺特有限公司 触摸屏及其制造方法
CN102472938A (zh) * 2009-07-23 2012-05-23 东友Fine-Chem股份有限公司 液晶显示装置用阵列基板的制造方法
CN102576170A (zh) * 2009-08-20 2012-07-11 东友Fine-Chem股份有限公司 制造用于液晶显示器的阵列基板的方法
CN102034745B (zh) * 2009-10-07 2014-11-12 三星显示有限公司 制造显示装置的方法
CN102034745A (zh) * 2009-10-07 2011-04-27 三星电子株式会社 显示装置及制造该显示装置的方法
CN103924244A (zh) * 2013-01-14 2014-07-16 易安爱富科技有限公司 铜/钼膜或铜/钼合金膜的蚀刻液组合物
CN110147008A (zh) * 2013-07-03 2019-08-20 东友精细化工有限公司 制造液晶显示器用阵列基板的方法
CN104280916A (zh) * 2013-07-03 2015-01-14 东友精细化工有限公司 制造液晶显示器用阵列基板的方法
CN110147008B (zh) * 2013-07-03 2022-03-22 东友精细化工有限公司 制造液晶显示器用阵列基板的方法
CN105321906B (zh) * 2014-07-30 2019-09-13 爱思开海力士有限公司 具有光学穿孔结构的半导体器件
CN105321906A (zh) * 2014-07-30 2016-02-10 爱思开海力士有限公司 具有光学穿孔结构的半导体器件
US10304874B2 (en) 2016-12-02 2019-05-28 Boe Technology Group Co., Ltd. Flexible display substrate, flexible display device, and method for repairing the same
CN106549021A (zh) * 2016-12-02 2017-03-29 京东方科技集团股份有限公司 柔性显示基板、柔性显示装置及其修复方法
CN109423648A (zh) * 2017-09-04 2019-03-05 三星显示有限公司 蚀刻剂组合物及使用其制造金属图案和薄膜晶体管衬底的方法
CN109423648B (zh) * 2017-09-04 2022-06-17 三星显示有限公司 蚀刻剂组合物及使用其制造金属图案和薄膜晶体管衬底的方法
CN108149247A (zh) * 2017-12-04 2018-06-12 佛山杰致信息科技有限公司 一种薄膜晶体管用蚀刻液的制备方法
CN113594185A (zh) * 2021-07-29 2021-11-02 北海惠科光电技术有限公司 阵列基板的制作方法及阵列基板
CN114164003A (zh) * 2021-12-06 2022-03-11 Tcl华星光电技术有限公司 用于显示面板的蚀刻剂组合物及显示面板的蚀刻方法

Also Published As

Publication number Publication date
JP2007005790A (ja) 2007-01-11
TWI390018B (zh) 2013-03-21
US7943519B2 (en) 2011-05-17
CN1884618B (zh) 2011-04-06
KR20060134380A (ko) 2006-12-28
JP5111790B2 (ja) 2013-01-09
KR101199533B1 (ko) 2012-11-09
US20060292888A1 (en) 2006-12-28
TW200702427A (en) 2007-01-16

Similar Documents

Publication Publication Date Title
CN1884618A (zh) 蚀刻剂及用其制造互连线和薄膜晶体管基板的方法
KR100812954B1 (ko) 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치
TWI388062B (zh) 蝕刻劑，以及使用該蝕刻劑與其製得之結構來製造包含導線之薄膜電晶體基材的方法
CN102456623B (zh) 有机电致发光设备的阵列基板及其制造方法
KR101004219B1 (ko) 배선, 배선의 형성방법, 박막 트랜지스터 및 표시장치
CN1577025A (zh) 薄膜晶体管阵列面板及其制造方法
JP2008140984A (ja) 半導体素子、半導体素子の製造方法、及び表示装置
CN1913146A (zh) 薄膜导体及其制造方法
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN1897269A (zh) 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN1510169A (zh) 用于多层铜和钼的蚀刻溶液及使用该蚀刻溶液的蚀刻方法
CN1551367A (zh) 薄膜晶体管阵列基板及其制造方法
CN1702532A (zh) 薄膜晶体管、具有该晶体管的平板显示器及其制造方法
JP2008123002A (ja) 低抵抗配線を有する液晶ディスプレイパネル
KR20080003706A (ko) 액정표시장치의 기판 및 그 제조방법
CN1183604C (zh) 薄膜晶体管及其制造方法和包括该晶体管的半导体器件
CN1489217A (zh) 薄膜晶体管阵列面板
US9159746B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN1897248A (zh) 形成接触孔的方法和利用该方法制造薄膜晶体管板的方法
CN1893092A (zh) 薄膜晶体管衬底及其制造方法
CN1901169A (zh) 制造薄膜晶体管基板的方法
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN1577434A (zh) 薄膜半导体器件和薄膜半导体器件的制造方法
JP2007109733A (ja) 半導体装置および半導体装置の製造方法
CN1811570A (zh) 薄膜晶体管阵列面板、液晶显示器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20130104

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130104

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.