JP3481481B2 - フェーズドアレイアンテナおよびその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ波などの
高周波信号の送受信に用いられ、各放射素子に給電する
位相を制御することによりビーム放射方向を電気的に調
整するフェーズドアレイアンテナおよびその製造方法に
関するものである。

【０００２】

【従来の技術】従来より、衛星追尾車載アンテナや衛星
搭載用アンテナとして、アレイ状に配置された多数の放
射素子からなるフェーズドアレイアンテナが提案されて
いる（例えば、電子情報通信学会技術報告ＡＰ９０−７
５や特開平１−２９０３０１号公報など参照）。この種
のフェーズドアレイアンテナは、各放射素子に給電する
位相を電子的に変えることによって、ビームの方向を任
意に変更する機能を有している。通常、各放射素子の給
電位相を変化させる手段として移相器が用いられる。

【０００３】この移相器としては、それぞれが固定的な
異なる移相量を有する複数の移相回路から構成されたデ
ィジタル移相器（以下、ディジタル移相器を単に移相器
という）が使用される。各移相回路は、各々１ビットの
ディジタルの制御信号によりオン／オフ制御され、それ
ぞれの移相回路が有する移相量を組み合わせることによ
り、移相器全体で０〜３６０゜の給電位相が得られる。

【０００４】特に、従来のフェーズドアレイアンテナで
は、各移相回路におけるスイッチング素子として、ＰＩ
Ｎダイオード、ＧａＡｓＦＥＴなどの半導体デバイス
や、これらを駆動するための駆動回路部品が多数使用さ
れている。そして、これらスイッチング素子に直流電流
または直流電圧を印加してオン／オフし、伝送路長、サ
セプタンス、反射係数などを変化させることにより、所
定の移相量を発生させる構成となっている。

【０００５】一方、近年は、低軌道衛星通信の分野など
において、インターネットの利用拡大さらにはマルチメ
ディア通信の普及などにより、高データレートでの通信
が要求されており、アンテナの高利得化が必要となって
いる。また、高データレートでの通信を実現するために
は伝送帯域幅の拡大が必要となり、さらには低周波数帯
における周波数資源の欠乏などから、Ｋａ帯（２０ＧＨ
ｚ〜）以上の高周波数帯で適用できるアンテナを実現す
る必要がある。

【０００６】具体的には、低軌道衛星追尾端末（地上
局）のアンテナとして、例えば、 周波数：３０ＧＨｚ、 アンテナ利得：３６ｄＢｉ、 ビーム走査範囲：正面方向よりビームチルト角５０゜ という技術性能の要求がある。これをフェーズドアレイ
アンテナで実現するためには、まず、 開口面積：約０．１３ｍ² （３６０ｍｍ×３６０ｍｍ） を必要とする。

【０００７】さらに、サイドローブを抑制するために
は、放射素子を約１／２波長（３０ＧＨｚで５ｍｍ前
後）間隔で配置してグレーティングローブの発生を回避
する必要がある。また、ビーム走査ステップを細かく
し、かつディジタル位相器量子化誤差にともなうサイド
ローブ劣化を低く抑えるためには、各移相器に使用され
る移相回路は４ビット（最小ビット移相器２２．５゜）
以上であることが望ましい。

【０００８】上記の条件を満たすフェーズドアレイアン
テナに用いられる合計の放射素子数および移相回路ビッ
ト数は、 移相回路素子数：７２×７２＝約５０００個、 移相回路ビット数：７２×７２×４＝約２００００ビッ
ト となる。

【０００９】

【発明が解決しようとする課題】ここで、このような高
利得で高周波数帯に適用可能なフェーズドアレイアンテ
ナを、前述した従来技術、例えば図１９に示す特開平１
−２９０３０１公報記載のフェーズドアレイアンテナで
実現しようとした場合、次のような問題点があった。す
なわち、このような従来のフェーズドアレイアンテナで
は、図１９に示すように１つのドライバ回路で各位相器
内の個々の移相回路を制御する構成となっているため、
このドライバ回路とすべての移相回路とを個々に接続す
る必要がある。

【００１０】したがって、その接続のための配線は、放
射素子数×移相回路ビット数の本数だけ必要となり、前
述した数値を適用すれば、放射素子７２個×７２個のア
レイ配置において、１列分（放射素子７２個分）の各移
相回路（４ビット）への配線数は、７２×４＝２８８本
となる。このような配線を同一平面上に形成した場合、
配線幅／配線間隔（Ｌ／Ｓ）＝５０／５０μｍとして
も、１列分（放射素子７２個分）の配線束の幅は、０．
１ｍｍ×２８８＝２８．８ｍｍとなる。

【００１１】これに対して、前述したように、周波数３
０ＧＨｚに適用できるフェーズドアレイアンテナでは、
その放射素子の間隔を５ｍｍ前後で配置する必要がある
が、従来技術では、配線束の幅が太すぎて物理的に配置
できなくなる。したがって、このような従来技術では、
高利得で高周波数帯に適用可能なフェーズドアレイアン
テナを実現できないという問題点があった。

【００１２】さらに、従来のように、スイッチング素子
やその駆動回路など、移相器を構成するディスクリート
部品を個々に基板実装した場合、放射素子数の増加に応
じて実装部品数が莫大な数になる。したがって、これら
部品を基板実装するのに要する時間が長大して、製造リ
ードタイムが増加し、製造コストが増大するという問題
点があった。本発明はこのような課題を解決するための
ものであり、高利得で高周波数帯に適用可能なフェーズ
ドアレイアンテナを提供することを目的としている。

【００１３】

【課題を解決するための手段】このような目的を達成す
るために、本発明によるフェーズドアレイアンテナは、
放射素子および移相ユニットをそれぞれ個別の放射素子
層および位相制御層に形成し、これら両層を第１結合層
により結合して、全体を多層構造としたものである。さ
らに、分配合成部を分配合成層に形成し、位相制御層と
分配合成層とを第２の結合層により結合して、全体を多
層構造としたものである。したがって、位相制御層から
放射素子さらには分配合成部が取り除かれ、位相制御層
でこれらに占有される面積が削減される。

【００１４】また、信号線および走査線により、各移相
ユニットをそれぞれ格子状に接続し、これら信号線およ
び走査線をマトリクス駆動することにより、その交点に
位置する移相ユニットに所望の移相量を設定するように
したものである。したがって、各移相ユニットを制御す
るための信号配線が共用される。

【００１５】さらに、各位相ユニットのスイッチを、位
相制御層（同一基板上）に同時多数一括形成したもので
ある。したがって、従来のように個々の回路部品を個別
に実装する場合と比較して、部品点数および接続点数が
削減される。

【００１６】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は本発明の一実施の形態であるフェ
ーズドアレイアンテナ１のブロック図である。以下で
は、フェーズドアレイアンテナを高周波信号の送信アン
テナとして用いた場合を例にして説明するが、これに限
定されるものではなく、可逆の理より同様の動作原理か
ら、高周波信号の受信アンテナとして用いることも可能
である。また、アンテナ全体が複数のサブアレイで構成
されている場合、各サブアレイのフェーズドアレイアン
テナに本発明を適用してもよい。

【００１７】図１は、フェーズドアレイアンテナ１の構
成を説明する図である。同図において、フェーズドアレ
イアンテナ１は、アンテナ放射素子や位相制御回路等が
多層基板に実装された多層基板部２と、多層基板部２に
高周波電力を供給する給電部１３と、多層基板部２の各
放射素子の位相を制御する制御装置１１から構成されて
いる。

【００１８】図１では、ｍ×ｎ（ｍ，ｎは２以上の整
数）個の放射素子１５がアレイ状に配置されており、給
電部１３から分配合成部１４およびストリップ線路２４
（図中太線部分）を介して高周波信号が給電されてい
る。なお、放射素子１５の配置形状については、方形格
子配列で並べてもよく、また三角配列等のその他の配列
で並べてもよい。

【００１９】各放射素子１５には、それぞれ移相器１７
と、これを制御する位相制御部１８が設けられている。
なお、以下では、各放射素子１５ごとに設けられた移相
器１７、この移相器１７に接続されるストリップ線路の
一部、および位相制御部１８をまとめて移相ユニット１
６という。

【００２０】本発明の移相ユニット１６は、例えば半導
体素子製造プロセスを使用して同時に多数（前項に述べ
た例では５０００個）一括にて形成することで多層基板
部２へ実装される。制御装置１１は、所望のビーム放射
方向に基づき各放射素子１５の給電移相量を算出する装
置である。算出された各放射素子１５の移相量は、制御
信号１１Ｘ，１１Ｙにより制御装置１１から信号線駆動
部１２Ｘおよび走査線選択部１２Ｙに出力される。

【００２１】信号線駆動部１２Ｘおよび走査線選択部１
２Ｙの出力である信号線Ｘ１〜Ｘｍおよび走査線Ｙ１〜
Ｙｎは、各位相制御部１８と格子状に接続されている。
したがって、信号線駆動部１２Ｘおよび走査線選択部１
２Ｙにおいて、後述するマトリックス駆動を制御信号１
１Ｘ，１１Ｙに基づいて行うことにより、各位相制御部
１８に対してその放射素子１５の移相量が個別に設定さ
れる。

【００２２】なお、トリガ信号Ｔｒｇ’は、各位相制御
部１８に設定された移相量をそれぞれの移相器１７に指
示出力するタイミングを決定する信号である。したがっ
て、各位相制御部１８に対して個別の移相量を設定した
後、制御装置１１からこのトリガ信号Ｔｒｇ’を出力す
ることにより、各放射素子１５への給電移相量をすべて
同一タイミングで更新でき、ビーム放射方向を瞬時に変
更できる。

【００２３】また、トリガ信号Ｔｒｇ’を常時出力する
ことにより、各放射素子１５への給電位相を逐次更新す
ることも可能である。この場合は、移相器１７が同時に
切り替わることなく一部づつ切り替えられるので、放射
ビームの瞬断を回避できる。

【００２４】次に、図２を参照して、本実施の形態によ
るフェーズドアレイアンテナの多層基板部２について説
明する。図２は多層基板部２を示す説明図であり、各層
の斜視図と断面の模式図が示されている。

【００２５】これら各層は、フォトリソグラフィ技術、
エッチング技術、印刷技術によってパターン形成された
後、積層され一体として多層化される。なお、各層の積
層順序は必ずしも図２に示されている形態に限定される
ものではなく、電気的・機械的要求の条件により、削除
あるいは追加されたり、積層順序が一部入れ替わった場
合も本発明は有効である。

【００２６】分配合成層３９には、図１の給電部１３
（図２には図示せず）からの高周波信号を分配する枝状
のストリップ線路２３が形成されている。このストリッ
プ線路２３としては、２分岐を繰り返すトーナメント方
式や櫛状に主線路から徐々に分岐させるシリーズ分配方
式などが利用できる。なお、機械強度等の機械的設計条
件、あるいは不要放射抑圧等の電気的設計条件に応じ
て、分配合成層３９の外側にはさらに誘電体層３８Ａ及
び導体による接地層３９Ａが付加される。

【００２７】この分配合成層３９の上方には、誘電体層
３８を介して結合層３７（第２の結合層）が設けられて
いる。結合層３７は、接地プレーンに穴すなわち結合ス
ロット２２が形成された導体パターンから構成されてい
る。その上方には、誘電体層３６を介して位相制御層３
５が設けられている。位相制御層３５には、各移相ユニ
ット１６およびこれら移相ユニット１６を個別に制御す
るための配線Ｘ１〜Ｘｍ，Ｙ１〜Ｙｎが設けられてい
る。

【００２８】この位相制御層３５の上方には、誘電体層
３４を介して結合層３７と同様の結合スロット２１が形
成された結合層３３（第１の結合層）が設けられてい
る。その上方には、誘電体層３２を介して放射素子１５
が形成された放射素子層３１が設けられている。

【００２９】さらにその上方には、誘電体層３１Ｂを介
して無給電素子１５Ａが形成された無給電素子層３１Ａ
が設けられている。ただし、無給電素子１５Ａは、広帯
域化のために付加されるものであり、必要に応じて構成
すればよい。なお、誘電体層３１Ｂ，３２，３８として
は、比誘電率が１〜４程度の低誘電率の基板、例えばプ
リント基板、ガラス基板や発泡材などの材料が用いられ
る。また、これらの誘電体層は、空間（空気層）であっ
てもよい。

【００３０】誘電体層３６としては、ガラス基板の他、
半導体基板（シリコン、ガリウム砒素化合物等）が使用
可能である。特に、位相制御層３５には移相器１７のス
イッチが後述のように一括形成されるため、誘電体層３
４として空間（空気層）を形成してもよい。

【００３１】なお、図４では簡単の為、多層基板部２を
構成する各層を個々に分解して説明したが、誘電体層３
１Ｂ、３２、３４、３６，３８、３８Ａに隣接する層、
例えば、放射素子層３１、結合層３２などは前記の誘電
体層の片面もしくは両面にパターン形成することによっ
て実現できる。また、上記誘電体層は必ずしも単一材料
で形成されている必要はなく、複数の材料が積層された
構成であってもよい

【００３２】以上説明した多層構成のアンテナにおい
て、給電部１３（図２には図示せず）からの高周波信号
は、分配合成層３９のストリップ線路２３から、結合層
３７の結合スロット２２を介して、位相制御層３５のス
トリップ線路に伝搬する。そして、移相器１７で所定の
給電移相量が与えられ、結合層３３の結合スロット２１
を介して、放射素子層３１の放射素子１５に伝搬し、そ
れぞれの放射素子１５から所定のビーム方向に放射され
る。

【００３３】ここで、各移相ユニット１６を構成する回
路（すなわち放射素子ごとに設けられる位相器１７、位
相制御部１８）と、各移相ユニットに高周波信号を供給
するストリップ線路２４と、位相制御層３５上の多層構
造領域外に配置されている信号線駆動部１２Ｘ及び走査
線選択部１２Ｙと各位相制御部とを電気的に接続する信
号線Ｘ１〜Ｘｍ及びＹ１〜Ｙｎと、トリガ信号線Ｔｒｇ
及び各種回路駆動用の電源パターン及び接地パターンと
が、一連の製造プロセスを経て同時に一括にて形成さ
れ、位相制御層３５上に組み込まれている。

【００３４】また、信号線Ｘ１〜Ｘｍおよび走査線Ｙ１
〜Ｙｎは、互いに交差するように位相制御層３５に形成
されており、各位相制御部１８をそれぞれ格子状に接続
している。そして、後述するように、信号線駆動部１２
Ｘが信号線Ｘ１〜Ｘｍを介して駆動信号を逐次送出する
一方、走査線選択部１２Ｙが走査線Ｙ１〜Ｙｎを順次選
択することにより、その交点に位置する位相制御部１８
に所望の移相量が設定される。

【００３５】このように、本発明は、信号線Ｘ１〜Ｘｍ
および走査線Ｙ１〜Ｙｎにより、各位相制御部１８をそ
れぞれ格子状に接続し、これら信号線Ｘ１〜Ｘｍおよび
走査線Ｙ１〜Ｙｎをマトリクス駆動することにより、そ
の交点に位置する位相制御部１８に所望の移相量を設定
するようにした。これにより、各位相制御部１８を制御
するための信号配線が共用でき、その配線数を大幅に削
減でき、これら配線に必要な面積を大幅に削減できる。

【００３６】また、本発明は、放射素子１５および移相
ユニット１６をそれぞれ個別の放射素子層３１および位
相制御層３５に形成し、これら両層を結合層３３により
結合して、全体を多層構造とした。さらには、分配合成
部１４を個別の分配合成層３９に形成し、位相制御層３
５と分配合成層３９を結合層３７により結合して、全体
を多層構造とした。これにより、位相制御層３５上で放
射素子１５および分配合成部１４により占有される面積
を削減し、一放射素子あたりの占有面積を小さくするこ
とができる。

【００３７】したがって、このようにして１つの移相ユ
ニット１６を比較的小さな面積で構成できることから、
例えば３０ＧＨｚ程度の高周波信号に対し、５ｍｍ前後
の最適な間隔で各放射素子１５を配置でき、高利得で高
周波数帯に適用可能なフェーズドアレイアンテナを実現
できる。また、最適な素子間隔を実現できることによ
り、グレーティングローブが発生するビーム走査角度が
拡がるので、アンテナ正面方向を中心として広い範囲で
ビームを走査できる。

【００３８】また、本発明は各移相ユニットで用いられ
る移相器１７、位相制御部１８、制御信号線、電源配線
及びストリップ線路２４を位相制御層３５に一括形成し
たので、従来のように個々の回路部品を個別に実装する
場合と比較して、別途搭載する部品の点数および接続点
数が削減されるとともに、組立工数が削減され、フェー
ズドアレイアンテナ全体の製造コストを大幅に削減でき
る。

【００３９】なお、本発明で用いる各ストリップ線路と
しては、マイクロストリップ形の他、トリプレート形、
コプレーナ導波管形、スロット形などの分布定数線路を
利用できる。また、放射素子１５としては、パッチアン
テナの他、プリンテッドダイポールアンテナ、スロット
アンテナ、アパーチャ素子などを利用でき、特に結合層
３３のスロット２１の開口部を大きくすることによりス
ロットアンテナとして利用でき、この場合は放射素子層
３１が結合層３３で兼用され、放射素子層３１や無給電
素子層３１Ａが不要となる。

【００４０】なお、結合スロット２１の代わりに、位相
制御層３５のストリップ線路と放射素子１５とを接続す
る導電性の給電ピンを用いて高周波信号を結合してもよ
い。さらに、結合スロット２２の代わりに、位相制御層
３５のストリップ線路から結合層３７に設けられた穴を
介して誘電体層３８内に突出して設けられた導電性の給
電ピンを用いて高周波信号を結合してもよい。

【００４１】また、分配合成層３９と同一の機能は、ラ
ジアル導波路を用いても実現可能である。図１７は、ラ
ジアル導波路を使用した場合の本発明の構成例を示す説
明図である。この場合、分配合成機能は、図１７に示す
多層基板部２のうち、誘電体層３８，接地層３９Ａ，プ
ローブ２５により実現され、図２の形態においては必要
であった合成分配層３９が不要となっている。

【００４２】なお、この場合も誘電体層３８はプリント
基板，発泡剤，あるいは空間（空気層）により構成され
る。また、接地層３９Ａとしては、プリント基板上の銅
箔をそのまま利用してもよいし、金属板あるいは誘電体
層３８の側面全体を囲む金属筐体などを別途設けてもよ
い。

【００４３】さらに、本発明は空間給電フェーズドアレ
イアンテナにおいても適用可能である。その一例とし
て、図１８に反射型空間給電フェーズドアレイアンテナ
の構成例を示す。

【００４４】図１８に示されるフェーズドアレイアンテ
ナ１は、給電部１３，一次放射部２６からなる放射給電
部２７と多層基板部２、および制御装置１１（図示せ
ず）とから構成される。ここで、多層基板部２は図２に
示される形態とは異なり、放射素子層３１，誘電体層３
２，結合層３３，誘電体層３４および位相制御層３５か
ら構成されている。また、図１に示された分配合成部１
４の機能は一次放射部２６により実現されているため、
多層基板部２から分配合成層３９が除外されている。

【００４５】このフェーズドアレイアンテナ１において
は、放射給電部２７から放射された高周波信号は放射素
子層３１上の各放射素子１５により一度受信され、結合
層３３を介して位相制御層３５上の移相ユニット１６へ
それぞれ結合される。ここで、高周波信号は各々の移相
ユニット１６により位相制御されたのち、結合層３３を
介して再び各放射素子１５へと伝搬し、それぞれの放射
素子１５から所定のビーム方向に放射される。

【００４６】以上説明した空間給電型フェーズドアレイ
アンテナのように、多層基板部２に合成分配層３９を含
まない形態においても本発明は有効である。

【００４７】次に、図３を参照して、各放射素子１５ご
とに設けられる移相ユニット１６について説明する。図
３は移相ユニットを示すブロック図であり、ここでは、
それぞれ異なる移相量２２．５゜、４５゜、９０゜、１
８０゜を有する４つの移相回路１７Ａ〜１７Ｄから移相
器１７が構成されている。

【００４８】各移相回路１７Ａ〜１７Ｄは、分配合成部
１４から放射素子１５へ高周波信号を伝搬させるストリ
ップ線路２４に接続されている。特に、各移相回路１７
Ａ〜１７Ｄには、スイッチ１７Ｓがそれぞれ設けられて
いる。このスイッチ１７Ｓ内の各スイッチを切り換える
ことにより、後述するようにそれぞれ所定の給電移相量
を与えるものとなっている。

【００４９】これら各移相回路１７Ａ〜１７Ｄのスイッ
チ１７Ｓを個別に制御する位相制御部１８は、各移相回
路１７Ａ〜１７Ｄごとに設けられた駆動回路１９Ａ〜１
９Ｄから構成されている。各駆動回路１９Ａ〜１９Ｄに
は、直列接続された２つのラッチ１９１，１９２が設け
られている。

【００５０】そのうち、ラッチ１９１は、入力Ｄに接続
された信号線Ｘｉのレベルを入力ＣＬＫに接続された走
査線Ｙｉの立ち上がりタイミングでラッチする。また、
ラッチ１９２は、ラッチ１９１の出力Ｑを入力ＣＬＫに
接続されたトリガ信号Ｔｒｇ’の立ち上がりでラッチ
し、出力Ｑをそれぞれ対応する移相回路のスイッチ１７
Ｓに出力する。

【００５１】図３では、１つの位相制御部１８に対し
て、２本の信号線Ｘｉ１，Ｘｉ２と２本の走査線Ｙｊ
１，Ｙｊ２とを設けて、４つの駆動回路１９Ａ〜１９Ｄ
に個別に各スイッチのオン／オフデータを設定してい
る。すなわち、Ｘｉ１，Ｙｉ１で移相回路１７Ａの動作
を制御し、Ｘｉ１，Ｙｊ２で移相回路１７Ｂの動作を制
御し、Ｘｉ２，Ｙｊ１で移相回路１７Ｃの動作を制御
し、Ｘｉ２，Ｙｊ２で移相回路１７Ｄの動作でを制御し
ている。

【００５２】図４は位相制御部の動作を示すタイミング
チャートであり、移相回路１７Ａに対応する駆動回路１
９Ａが例として示されている。図３における走査線駆動
部１２Ｘは、信号線Ｘｉ１に印可する駆動信号として駆
動回路１９Ａのための信号のみならず、信号線Ｘｉ１に
連なる他の駆動回路、すなわち同一位相制御部１８の駆
動回路１９Ｂや他の位相制御部１８の駆動回路のための
信号も流しているため、常に変化している。

【００５３】一方、走査線選択部１２Ｙは周期Ｔ１の間
にＹ１１〜Ｙｎ２を一本づつ順次選択しているので、走
査線Ｙｊ１にパルスが加わえられるのは周期Ｔ１の間に
一度だけ（図５の例ではｔ１）である。

【００５４】ここで、周期Ｔ１の時刻ｔ１に走査線電圧
Ｙｊ１’がＨレベルに変化した場合、信号線電圧Ｘｉ
１’のレベルすなわちＨレベルがラッチ１９１の出力Ｑ
から出力され、走査線電圧Ｙｊ１’がＬレベルに戻った
後もその状態は保持される。そして、その後の時刻ｔ２
においてトリガ信号Ｔｒｇ’がＨレベルに変化したとき
に、ラッチ１９１の出力Ｑがラッチ１９２の出力Ｑから
出力されるようになり、トリガ信号Ｔｒｇ’がＬレベル
に戻った後もその状態が保持される。

【００５５】これにより、移相回路１７Ａのスイッチ１
７Ｓはｔ２の瞬間からｔ４（次にトリガ信号Ｔｒｇ’が
加わる瞬間）までオン状態に維持され、その間はストリ
ップ線路２４を伝搬する高周波信号に＋２２．５゜の給
電移相量が与えられる。その後の周期Ｔ２では、時刻ｔ
３において、信号線電圧Ｘｉ１’のＬレベルがラッチ１
９１に保持され、その後の時刻ｔ４においてラッチ１９
２に保持される。

【００５６】これにより、移相回路１７Ａのスイッチ１
７Ｓはオフ状態に維持され、ストリップ線路２４を伝搬
する高周波信号への給電移相量が０゜の状態に戻され
る。なお、図５に示すように、トリガ信号Ｔｒｇ’を常
にＨレベルに維持しておいてもよく、この場合は、ラッ
チ１９１のラッチ出力Ｑがすぐにラッチ１９２へと転送
されてスイッチ１７Ｓに出力される。

【００５７】このようにして、スイッチ１７Ｓを順次切
り換えることにより、スイッチ切り換え時間にともなう
放射ビームの瞬断を回避することができ、常に安定した
動作を確保することが可能となる。なお、ラッチ１９２
の出力電圧または電流がスイッチ１７Ｓを駆動するに十
分でない場合は、ラッチ１９２の出力側に電圧増幅器あ
るいは電流増幅器を設けてもよい。

【００５８】次に、図６を参照して、具体的な寸法の一
例を引用しながらスイッチ１７Ｓの構成例について説明
する。図６はスイッチの構成例を示す斜視図である。こ
のスイッチは、コンタクト（微小接点部）６４によりス
トリップ線路６２，６３を短絡／開放するマイクロマシ
ンスイッチから構成されている。

【００５９】ストリップ線路６２，６３（厚さ１μｍ程
度）は僅かな隙間を有して基板６１上に形成されてお
り、その隙間の上部にはコンタクト６４（厚さ２μｍ程
度）がストリップ線路６２，６３と接離自在となるよう
支持部材６５により支持されている。ここでコンタクト
６４の下面とストリップ線路６２，６３の上面との距離
は４μｍ程度であり、基板６１の上面を基準としたコン
タクト６４の上面の高さ、つまりマイクロマシンスイッ
チ全体の高さは７μｍ程度である。

【００６０】一方、基板６１上のストリップ線路６２，
６３の隙間には、導体の電極６６（厚さ０．２μｍ程
度）が形成されており、この電極６６の高さ（厚さ）
は、ストリップ線路６２，６３の高さ（厚さ）よりも低
い（薄い）。

【００６１】このスイッチの動作について以下に説明す
る。電極６６には、駆動回路１９Ａ〜１９Ｄの出力電圧
（例えば１０〜１００Ｖ程度）が個別に供給される。こ
こで、電極６６に正の出力電圧が印加された場合は、こ
れにより電極６６の表面に正電荷が発生するとともに、
対向するコンタクト６４の表面には静電誘導により負電
荷が現れ、両者間の吸引力によりストリップ線路６２，
６３側へ引き寄せられる。

【００６２】このとき、コンタクト６４の長さがストリ
ップ線路６２，６３の隙間よりも長いため、コンタクト
６４がストリップ線路６２，６３の両方に接触し、スト
リップ線路６２，６３がコンタクト６４を介して高周波
的に導通状態となる。また、電極６６への出力電圧の印
加が停止された場合は、吸引力がなくなって支持部材６
５によりコンタクト６４が元の離間した位置へ復元さ
れ、ストリップ線路６２，６３が開放される。

【００６３】なお、以上の説明では、コンタクト６４に
電圧を与えず、電極６６に対して出力電圧を印加する場
合について説明したが、逆も可能である。すなわち、電
極６６に電圧を与えず、コンタクト６４に対して導体か
らなる支持部材６５を介して駆動回路の出力電圧を印加
するようにしてもよく、前述と同様の作用が得られる。

【００６４】また、コンタクト６４は、少なくとも下面
が導体で形成され、ストリップ線路６２，６３とオーミ
ック接触するものであっても、導体部材の下面に絶縁体
薄膜が形成されストリップ線路６２，６３と容量結合す
るものであってもよい。ここで、マイクロマシンスイッ
チは、コンタクト６４が可動部分であるため、フェーズ
ドアレイアンテナのように多層基板内に位相制御層３５
を設けた場合に、コンタクト６４が自由に可動できるよ
うな空間を設ける必要がある。

【００６５】このように、給電位相の制御を行うスイッ
チング素子として、マイクロマシンスイッチを用いるよ
うにしたので、ＰＩＮダイオードなどの半導体デバイス
を用いる場合と比較して、半導体接合面での電力消費が
なくなり、消費電力が１０分の１程度まで低減できる。

【００６６】次に、位相制御層３５に組み込まれる移相
ユニット１６を構成する回路部品の形成手段について説
明する。図１４〜図１６は、回路部品を形成する手段の
一例として、半導体素子製造プロセス、特にガラス基板
上へ薄膜トランジスタ（ＴＦＴ）を形成する手段を応用
して位相制御部１８（図示せず）と、スイッチ１７Ｓこ
こではマイクロマシンスイッチを同時に形成する場合を
示す。

【００６７】まず、表面が平坦度Ｒａ＝４〜５ｎｍ程度
に精密研磨されたガラス基板２０１を用意し、この上に
フォトレジストを塗布する。これを公知のフォトリソグ
ラフィ技術でパターンニングし、図１４（ａ）に示すよ
うに、所定の箇所に溝２０２Ａを備えたレジストパター
ン２０２を形成する。

【００６８】次に、図１４（ｂ）に示すように、溝２０
２Ａを含むレジストパターン２０２の上に、スパッタ法
で、例えばクロムまたはアルミなどからなる金属膜２０
３を形成する。そして、有機溶剤などに溶解させる方法
などによりレジストパターン２０２を除去することで、
その上の金属膜２０３を選択的に除去（リフトオフ）
し、図１４（ｃ）に示すように、ガラス基板２０１上に
ゲート電極２０３Ａと配線パターン２２０を形成する。

【００６９】次に、図１４（ｄ）に示すように、ガラス
基板２０１上に、ゲート電極２０３Ａおよび配線パター
ン２２０を覆うように、スパッタ法でシリコン酸化物等
を成長させて絶縁膜２０４を形成する。そして、その絶
縁膜２０４上にフォトレジストを塗布し、これを公知の
フォトリソグラフィ技術でパターンニングし、図１４
（ｅ）に示すように、ゲート電極２０３Ａ上に開口部２
０５Ａを備えたレジストパターン２０５を形成する。

【００７０】次に、図１４（ｆ）に示すように、開口部
２０５Ａを埋めるようにレジストパターン２０５上に、
スパッタ法により、シリコン膜２０６を形成する。そし
て、有機溶剤などに溶解させる方法などによりレジスト
パターン２０５を除去することで、図１５（ｇ）に示す
ように、絶縁膜２０４の上であってゲート電極２０３Ａ
の上部位置に半導体層２０６Ａを形成する。これによ
り、半導体層２０６Ａの下に絶縁膜２０４を介してゲー
ト電極２０３Ａが配置された構成となる。

【００７１】次に、半導体層２０６Ａに対してソースお
よびドレインを形成した後、図１５（ｈ）に示すよう
に、絶縁膜２０４上にドレイン電極２０７およびソース
電極２０８を形成する。これにより、半導体層２０６
Ａ、絶縁膜（ゲート絶縁膜）２０４、ゲート電極２０３
Ａ、ドレイン電極２０７およびソース電極２０８からな
る薄膜トランジスタ（ＭＯＳ）２１０が形成される。

【００７２】これら電極形成の際、同時にその近傍の所
定位置に、スイッチ１７Ｓのストリップ線路６２、６３
およびスイッチ駆動用電極６６、支持部材６５の柱部電
極（図示せず）を同時に形成する。なお、これらパター
ン形成手段としては、ゲート電極２０３を形成した場合
と同様に、リフトオフ法を用いればよい。

【００７３】次に、図１５（ｉ）に示すように、ストリ
ップ線路６２，６３上に、金等からなる金属膜２０９を
選択的に成長させる。これにより、配線抵抗が下がって
高周波帯における通過損失が低減できると同時に、コン
タクト６４がストリップ線路６２、６３と高周波的に導
通状態となる位置まで変位した場合でも、コンタクト６
４と電極６６との間に空隙が確保され、コンタクト６４
と電極６６との短絡を回避できる。

【００７４】次に、図１５（ｊ）に示すように、基板２
０１上を全部覆うように、スパッタ法によりシリコン酸
化膜等の絶縁膜２１１を形成する。この絶縁膜２１１上
の領域に、リフトオフ法により、金属からなるマスクパ
ターン２１２を形成する。

【００７５】そして、このマスクパターン２１２をマス
クとしてドライエッチング法でエッチングすることによ
り、図１５（ｋ）に示すように、薄膜トランジスタ２１
０上に、絶縁膜２１１からなる保護膜２１１Ａを形成す
る。これにより、半導体層２０６Ａが保護膜２１１Ａに
より密閉され、薄膜トランジスタ２１０の安定動作が得
られる。

【００７６】次に、図１６（ｌ）に示すように、ポリイ
ミド等を塗布し乾燥および硬化させて、基板２０１の全
域に、膜厚５〜６μｍ程度に犠牲層２１３を形成する。
そして、公知のフォトリソグラフィ技術とエッチング技
術を用いて、スイッチ１７Ｓの支持部材６５の柱部位置
に開口部（図示せず）を形成し、その開口部を充填する
ように金属からなる柱部を形成する。

【００７７】次に、図１６（ｍ）に示すように、この柱
部６５Ａとストリップ線路６２，６３上とにまたがる位
置に、金属からなる支持部材６５のアーム（腕）部およ
びコンタクト６４を、リフトオフ法により形成する。こ
れにより、コンタクト６４および支持部材６５のアーム
部が、支持部材６５の柱部と電気的に接続される。

【００７８】次に、酸素ガスのプラズマを用いたドライ
エッチング法で、図１６（ｎ）に示すように、犠牲層２
１３のみを選択的に除去する。これにより、前述した
（図６参照）マイクロマシンスイッチ（スイッチ１７
Ｓ）が、薄膜トランジスタ２１０と同時に、ガラス基板
２０１すなわち位相制御層３５上に形成される。

【００７９】以上説明した例では位相制御部１８を構成
する薄膜トランジスタ２１０とスイッチ１７Ｓをガラス
基板上に同時に形成する手段について述べたが、本発明
の移相ユニット１６を構成する回路部品の形成手段はこ
れに限らず、薄膜トランジスタをガラス基板に形成した
後にスイッチ１７Ｓを別途形成することも可能である。
また、ガラス基板２０１の代わりに半導体基板を用い、
不純物拡散法にて本例と同様の能動素子を半導体基板上
に形成した後に別途スイッチ１７Ｓを形成することも可
能である。

【００８０】以上説明したように、本発明では半導体素
子製造プロセスを用いることにより位相制御層３５上に
位相制御部１８を構成する回路部品を同一面上にその全
てを同一プロセス中で一括して形成することにより、従
来のように個々の回路部品を個別に実装する場合と比較
して、別途搭載すべき部品点数および接続点数が削減さ
れる為組立工数が削減され、フェーズドアレイアンテナ
全体の製造コストを大幅に削減できる。

【００８１】次に、図７を参照して、移相器で用いるス
イッチの実装形態について説明する。本発明では、多層
構造の内部に積層される位相制御層３５において、移相
器のスイッチが同一基板上に同時多数に一括形成されて
いる。

【００８２】図７はスイッチの実装例を示す説明図であ
り、ここではスイッチの実装スペースである空間を別部
品であるスペーサで形成した例として、（ａ）はスイッ
チ上面に空間を確保した場合、（ｂ）はスイッチ下面に
空間を確保した場合を示している。

【００８３】図７（ａ）では、誘電体層３６上に位相制
御層３５が形成されており、移相器１７で用いられるス
イッチ１７Ｓ、ここではマイクロマシンスイッチが、位
相制御層３５上に一括形成されている。なお、誘電体層
３６としては、ガラス基板（比誘電率：４〜８程度）の
他、半導体（シリコン、ガリウム砒素）基板も利用でき
る。

【００８４】また、位相制御層３５の薄膜形成は、前述
したように真空蒸着法やスパッタリング法で行われ、パ
ターンの形成は金属マスクを通して、あるいはフォトエ
ッチング法により行われる。特に、駆動回路１９Ａ〜１
９Ｄを構成する２つのラッチ１９１，１９２は、誘電体
層３６上に、薄膜トランジスタ（ＴＦＴ）により形成さ
れている。

【００８５】先ほど述べたようにマイクロマシンスイッ
チのコンタクトなどのような可動部を有するスイッチ１
７Ｓを用いる場合には、スイッチの実装スペースとして
の空間を確保する必要がある。ここでは、その実装スペ
ースは、位相制御層３５と結合層３３との間に形成され
た空間３４Ｓ（内部空間）から構成されており、ここで
は別部品であるスペーサ３４Ａを設けることにより空間
３４Ｓを形成している。

【００８６】この場合、スペーサ３４Ａを結合スロット
２１の下部に配置してもよく、これにより、通常、空き
領域となる結合スロット２１の真下をスペーサ３４Ａの
配置領域として兼用でき、スペーサ３４Ａによる占有面
積を削減できる。

【００８７】さらに、スペーサ３４Ａとして、アルミナ
など比誘電率が５〜３０程度の高誘電率の材料を用い、
結合スロット２１の下部に配置してもよく、結合スロッ
ト２１と位相制御層３５上のストリップ線路２４とが高
周波的に効率よく結合される。また、スペーサ３４Ａは
誘電体層３６に設けられ、その表裏が電気的に接続され
ているビアホール（導通ホール）の真上位置に配置し
て、接地パターン例えば結合層３３および３７の導体パ
ターンと電気的に接続するようにしてもよい。

【００８８】図７（ｂ）では、前述した、図７（ａ）と
比較して、誘電体層３６、位相制御層３５および誘電体
層３４が逆の順序に多層化されている。すなわち、誘電
体層３６の上側と結合層３３とが密接し、誘電体層３６
の下側の位相制御層３５と結合層３７との間にスペーサ
３４Ａが設けられ、その空間３４Ｓにより誘電体層３４
が形成されている。したがって、スイッチ１７Ｓのマイ
クロマシンスイッチは位相制御層３５に対してその下面
に空間３４Ｓを確保した形になっている。

【００８９】次に、図８を参照して、移相器で用いるス
イッチの他の実装形態について説明する。図８はスイッ
チの他の実装例を示す説明図であり、ここではスイッチ
の実装スペースを各種部材により形成している。図８
（ａ）は、誘電体膜３４Ｂを用いてスイッチ１７Ｓの実
装スペースとして空間３４Ｓを形成した場合を示してい
る。

【００９０】この場合、ポリイミドなどの誘電体膜３４
Ｂはスイッチ１７Ｓを形成する際に用いる犠牲層２１３
上にさらに誘電体膜を付与した後に選択的にその誘電体
膜及び犠牲層２１３の一部を取り除くことでスイッチ１
７Ｓの高さより厚い誘電体膜３４Ｂを形成することが可
能である。なお、誘電体膜３４Ｂとして感光性接着剤を
用いることにより、その後の基板積層の際の接着剤とし
て兼用できる。

【００９１】図８（ｂ）は、位相制御層３５上の配線パ
ターン導体を厚く形成することにより、スイッチ１７Ｓ
の実装スペースとしての空間３４Ｓを形成した場合を示
している。配線パターン導体を厚く形成する方法として
は、スイッチ１７Ｓを保護した上で電解メッキなどによ
り金属を厚付けメッキすればよい。また、この配線パタ
ーン導体としては、比較的幅拡のストリップ線路２４や
別途設けた面積の大きなスペーサ専用配線パターンなど
を用いることにより、安定した実装スペースが得られ
る。

【００９２】また図８（ｃ）は、キャビティー（空間）
３４Ｅを有する基板３４Ｄを用いてスイッチ１７Ｓの実
装スペースとしての空間３４Ｓを形成した場合を示して
いる。この場合、基板３４Ｄには、位相制御層３５上に
実装されたスイッチ１７Ｓの位置に対応するように、予
めキャビティー３４Ｅを形成しておく。そして、この基
板３４Ｄを誘電体層３４として、位相制御層３５と結合
層３３との間に積層すればよい。

【００９３】なお、基板３４Ｄとしては、比較的誘電率
の低い（比誘電率：１〜４程度）基板が用いられる。キ
ャビティー３４Ｅの形成方法としては、機械加工により
基板３４Ｄの表面を切削してもよく、あるいは型抜きな
どにより貫通穴を設けてもよい。また、有機基板に感光
性樹脂を塗布した後、露光および現像処理によりキャビ
ティー３４Ｅ部分の樹脂を剥離するようにしてもよく、
各種の形成方法を利用できる。

【００９４】

【実施例】次に、図９〜１３を参照して、本発明を３０
ＧＨｚのフェーズドアレイアンテナに適用した場合の第
１〜第５の実施例（１放射素子あたりの構成例）につい
て説明する。なお、以下では、それぞれ異なる移相量２
２．５゜、４５゜、９０゜、１８０゜を有する４つの移
相回路１７Ａ〜１７Ｄから移相器１７を構成した場合を
例に説明する。

【００９５】さらに、図９〜図１３で引用された実施例
では、駆動回路１９Ａ〜１９Ｄはそれぞれ対応する移相
回路の周辺に配置されているが、一つの移相ユニットに
対応する駆動回路が１カ所に集積されて配置されてもよ
いし、ある程度数をまとめて複数の移相ユニットに対応
する駆動回路を一カ所に集積して配置してもよい。

【００９６】また、移相回路のスイッチング素子として
マイクロマシンスイッチが用いられているものとする。
なお、以下に記載する寸法は、あくまでも３０ＧＨｚに
おけるアンテナの各部寸法の例示に過ぎず周波数が変わ
れば寸法が変わるのはもちろんのこと、３０ＧＨｚであ
っても別の寸法で実現可能であることをあらかじめ断っ
ておく。

【００９７】まず、図９を参照して、第１の実施例につ
いて説明する。図９は第１の実施例を示す回路配置図で
あり、（ａ）は移相ユニット全体を示す位相制御層の回
路配置図、（ｂ）は多層構成を示す模式図、（ｃ）は位
相制御層３５上に配線されている信号線及び走査線等が
交差する部分を模式した拡大図である。図９（ａ）に示
すように、移相ユニット１６は、アレイ状に配置された
各放射素子１５に対応して設けられており、ほぼ正方形
（５ｍｍ×５ｍｍ）の領域（図中破線正方形参照）内に
形成されている。

【００９８】特に、その周部には、信号線選択部１２Ｘ
からの信号線Ｘｉ１，Ｘｉ２、走査線選択部１２Ｙから
の走査線Ｙｊ１，Ｙｊ２、制御装置１１からのトリガ信
号線Ｔｒｇ、およびスイッチの駆動電源線Ｖｄｒｖが格
子状に配置されている。また、これら配線の内側には、
結合スロット２２の上部位置から結合スロット２１の下
部位置までを接続するストリップ線路２４が設けられて
いる。

【００９９】さらに、このストリップ線路２４の途中に
は、２２．５゜，４５゜，９０゜，１８０゜の各移相回
路とこれに対応する駆動回路とがそれぞれ配置されてい
る。そして、これら移相回路と駆動回路１９Ａ〜１９Ｄ
とが、位相制御層３５として同一基板（ガラス基板）上
の同一面上に一括して形成されている。また、スロット
２１の上層の放射素子層３１には、直径２．５ｍｍ〜４
ｍｍの円形の放射素子１５（図中細線破線）が配置され
ている。

【０１００】図９（ｂ）には、第１の実施例による多層
構造が示されており、前述した図７と同じ部分には同一
符号を付してある。なお、この図は多層構造を模式的に
示すものであり、図９（ａ）の特定の断面を示すもので
はない。

【０１０１】本実施例における多層構成は、図９（ｂ）
の下から上へ順に、接地層３９Ａ、ラジアル導波路を形
成する誘電体層３８（厚さ１ｍｍ）、接地層３７、誘電
体層３６（厚さ０．２ｍｍ）、位相制御層３５、誘電体
層３４（厚さ０．２ｍｍ）、結合スロット２１が形成さ
れた接地層３３、誘電体層３２（厚さ０．３ｍｍ）、放
射素子層３１、誘電体層３１Ｂ（厚さ１ｍｍ）、無給電
素子層３１Ａが積層されている。

【０１０２】ここで、位相制御層３５と結合層３３との
間の誘電体層３４は、厚さ（高さ）が０．２ｍｍのスペ
ーサ３４Ａにより確保された空間から構成されており、
位相制御層３５上にはスイッチ１７Ｓが一括にて形成さ
れている。

【０１０３】この場合、スペーサ３４Ａを結合スロット
２１の下部に配置してもよく、これにより、通常、空き
領域となる結合スロット２１の真下をスペーサ３４Ａの
配置領域として兼用でき、スペーサ３４Ａによる占有面
積を削減できる。さらに、スペーサ３４Ａとして、アル
ミナなど比誘電率が５〜３０程度の高誘電率の材料を用
い、結合スロット２１の下部に配置してもよく、結合ス
ロット２１と位相制御層３５上のストリップ線路２４と
が高周波的に効率よく結合される。

【０１０４】また、図９（ｃ）には位相制御層３５に形
成され、横方向に配線された走査線Ｙｊ１，Ｙｊ２と、
縦方向に配線された信号線Ｘｉ１，Ｘｉ２、トリガ信号
線Ｔｒｇおよび駆動電源線Ｖｄｒｖとが交差する部分に
ついての拡大図を示したものであるが、本構造は誘電体
層３６上へ配線３６Ｂをあらかじめ形成しておき、その
上に絶縁膜３６Ａを誘電体層３６全面に付与した後、配
線３６Ｃを形成することで得ることができる。

【０１０５】特に誘電体３６をガラス基板とし、位相制
御部を薄膜トランジスタで誘電体層３６上へ形成する場
合、薄膜トランジスタのゲート電極を形成すると同時に
配線３６Ｂを形成し、絶縁膜３６Ａとしてシリコン酸化
膜等をスパッタリング法にてガラス基板の全面に付与し
た後、薄膜トランジスタのゲート電極、ドレイン電極を
形成すると同時に配線３６Ｃを形成してもよい。

【０１０６】また、誘電体３６上に縦方向及び横方向の
配線をあらかじめ同時に形成しておき、上記各制御信号
線が交差する部分については、ゼロオームのジャンパ抵
抗でその干渉を回避することも可能である。

【０１０７】次に、図１０を参照して、本発明の第２の
実施例について説明する。図１０は第２の実施例を示す
回路配置図であり、（ａ）は移相ユニット全体を示す位
相制御層の回路配置図、（ｂ）は多層構成を示す模式
図、（ｃ）は位相制御層３５上に配線されている信号線
及び走査線等が交差する部分を模式した拡大図である。

【０１０８】本実施例は、図７（ｂ）に示したように、
位相制御層３５上にスイッチ１７Ｓが一括形成され、結
合層３３上に形成されている誘電体層３６に一体化され
ており、その実装スペースとしての空間がスペーサ３４
Ａにより確保されている。この場合、スイッチ１７Ｓは
下向きに実装されていることになる。なお、第１の実施
例においては、高誘電率を有するスペーサ３４Ａを用い
たが、図１０に示す第２の実施例については導体からな
るスペーサを用いた構成を示している。

【０１０９】この場合、誘電体層３６に設けられたビア
ホール（導通ホール）の位置に導体スペーサを配置し
て、接地パターン、例えば結合層３７および結合層３３
の接地パターンとが電気的に接続されている。これによ
り、別途、接地電位を結合する手段を設けることなく、
接地板間不要モード（パラレルプレートモード）を抑制
することができる。

【０１１０】なお、第１の実施例に対し誘電体層３６に
ビアホール３６Ａを形成し、スペーサ３４Ａとして導体
を用いること、第２の実施例に対し誘電体層３６にビア
ホール３６Ａを形成せずにスペーサ３４Ａとして誘電体
を用いることができ、この場合各々同様の効果を得るこ
とができる。

【０１１１】次に、図１１を参照して、本発明の第３の
実施例について説明する。図１１は第３の実施例を示す
回路配置図であり、（ａ）は移相ユニット全体を示す位
相制御層の回路配置図、（ｂ）は多層構成を示す模式
図、（ｃ）は位相制御層３５上に配線されている信号線
及び走査線等が交差する部分を模式した拡大図である。
ここでは、図８（ａ）に示したように、誘電体膜３４Ｂ
（厚さ１０μｍ）により、スイッチ１７Ｓを実装するス
ペースとしての空間が確保されている。

【０１１２】特に、図８（ａ）では、誘電体膜３４Ｂの
みで誘電体層３４を構成したが、本実施例では、誘電体
膜３４Ｂと結合層３３との間に、基板３４Ｃが挿入され
ている。これは、位相制御層３５と結合層３３との間に
必要な距離が、スイッチ１７Ｓの高さに比較してかなり
高い場合、誘電体層３４のうちスイッチ１７Ｓを実装す
るための空間の高さより上側を基板３４Ｃで構成したも
のである。

【０１１３】これにより、誘電体膜３４Ｂの厚さが薄く
済み、誘電体膜３４Ｂの形成処理が容易となる。また、
基板３４Ｃとして誘電体（例えば、比誘電率＝５〜３
０）を用いることにより、位相制御層３５上のストリッ
プ線路２４からの高周波信号が結合スロット２１を介し
て効率よく放射素子１５に結合される。

【０１１４】次に、図１２を参照して、本発明の第４の
実施例について説明する。図１２は第４の実施例を示す
回路配置図であり、（ａ）は移相ユニット全体を示す移
相制御層の回路配置図、（ｂ）は多層構成を示す模式
図、（ｃ）は位相制御層３５上に配線されている信号線
及び走査線等が交差する部分を模式した拡大図である。
ここでは、図８（ｂ）に示したように、位相制御層３５
の配線パターン厚により、スイッチ１７Ｓを実装するス
ペースとしての空間が確保されている。

【０１１５】この場合、ストリップ線路２４の一部の配
線パターン２４Ｂが、厚付けメッキなどにより、スイッ
チ１７Ｓの高さより厚く形成されている。そして、この
厚膜の配線パターン２４Ｂと結合層３３との間に、基板
３４Ｃが挿入されている。なお、基板３４Ｃとして高誘
電体（例えば、比誘電率＝６〜８）を用いることによ
り、位相制御層３５上のストリップ線路２４からの高周
波信号が結合スロット２１を介して効率よく放射素子１
５に結合される。

【０１１６】次に、図１３を参照して、本発明の第５の
実施例について説明する。図１３は第５の実施例を示す
回路配置図であり、（ａ）は移相ユニット全体を示す位
相制御層の回路配置図、（ｂ）は多層構成を示す模式
図、ｃ）は位相制御層３５上に配線されている信号線及
び走査線等が交差する部分を模式した拡大図である。こ
こでは、図８（ｃ）に示したように、キャビティー３４
Ｅを有する基板３４Ｄ（厚さ１０μｍ）により、スイッ
チ１７Ｓを実装するスペースとしての空間が確保されて
いる。

【０１１７】この場合、基板３４Ｄには、その位相制御
層３５上に実装されているスイッチ１７Ｓの位置に、キ
ャビティー（空間）３４Ｅが形成されており、基板密着
時にはスイッチ１７Ｓがキャビティー３４Ｅ内に納めら
れる。なお、基板３４Ｄとして高誘電体（例えば、比誘
電率＝６〜８）を用いることにより、位相制御層３５上
のストリップ線路２４からの高周波信号が結合スロット
２１を介して効率よく放射素子１５に結合される。

【０１１８】基板３４Ｄにキャビティー３４Ｅを形成方
法としては、ルータなどにより基板３４Ｄの表面を切削
する機械加工、あるいは型抜きなどにより貫通穴を設け
る機械加工でもよい。また、有機基板に感光性樹脂を塗
布した後、露光および現像処理によりキャビティー３４
Ｅ部分の樹脂を剥離するようにしてもよく、各種の形成
方法を利用できる。

【０１１９】以上、図９〜１３を引用し、分配合成部１
４としてラジアル導波路を採用した場合について述べた
が、図２に示した形態、すなわち分岐ストリップ線路に
よる分配合成層３９を用いてもよいことは言うまでもな
い。

【０１２０】また、前述したように、図９〜１３で示し
た実施例とは異なる積層の順番へも、本発明を適用する
ことができる。例えば、積層の順番を下から上へ順に、
位相制御層３５，誘電体層３６，結合層３７，誘電体層
３８Ａ，分配合成層３９，誘電体層３８，結合層３３，
誘電体層３２，放射素子層３１として、分配合成層３９
を内側の層に、位相制御層３５を外側の層に配置するこ
とも可能である。

【０１２１】この場合、高周波信号の層間結合手段とし
ては、例えば、分配合成層３９と位相制御層３５の間は
結合層３７上に設けられた穴を貫通する給電ピンにより
高周波的に接続し、位相制御層３５と放射素子１５の間
も結合層３７上および結合層３３上を貫通する給電ピン
により高周波的に接続すればよい。このように位相制御
層３５を外側に配置すると、位相ユニット１６の高さに
よらず積層構成が可能となる。

【０１２２】さらに、図１８に示す形態のように、放射
給電部２７を多層基板部２の他に別途設けて空間給電方
式を用いれば、分配合成部１４として機能する層（図２
における分配合成層２７や図９〜１３の実施例における
ラジアル導波路）を多層基板部２から除くことができ
る。

【０１２３】

【発明の効果】以上説明したように、本発明は、放射素
子および移相ユニットをそれぞれ個別の放射素子層およ
び位相制御層に形成し、これら両層を第１結合層により
結合して全体を多層構造とし、さらには、分配合成部を
分配合成層に形成し、位相制御層と分配合成層とを第２
の結合層により結合して全体を多層構造としたので、位
相制御層から放射素子さらには分配合成部が取り除かれ
て、位相制御層上でこれらに占有される面積が削減され
る。

【０１２４】また、信号線および走査線により、各移相
ユニットをそれぞれ格子状に接続し、これら信号線およ
び走査線をマトリクス駆動することにより、その交点に
位置する移相ユニットに所望の移相量を設定するように
したので、各移相ユニットを制御するための信号配線が
共用でき、その配線数を大幅に削減できる。さらに、移
相ユニットを構成する駆動回路をガラス基板上に薄膜ト
ランジスタで形成するとともに、移相回路にマイクロマ
シンスイッチを用いることにより、これら回路部品が占
める面積を従来と比べて削減できる。したがって、１つ
の移相ユニットを非常に小さな面積で構成できることか
ら、３０ＧＨｚ程度の高周波信号に最適な間隔（５ｍｍ
前後）で各放射素子を数千個単位で多数配置でき、高利
得で高周波数帯に適用可能なフェーズドアレイアンテナ
を実現できる。

【０１２５】さらに、各移相ユニットで用いられるスイ
ッチング素子や回路部品を、位相制御層に一括形成した
ので、従来のように個々の回路部品を個別に実装する場
合と比較して、部品点数および接続点数が削減されると
ともに、組立工数が削減され、フェーズドアレイアンテ
ナ全体の製造コストを大幅に削減できる。

【図面の簡単な説明】

【図１】 本発明の一実施の形態によるフェーズドアレ
イアンテナのブロック図である。

【図２】 多層基板構成例を示す説明図である。

【図３】 移相ユニットを示すブロック図である。

【図４】 位相制御部の動作を示すタイミングチャート
である。

【図５】 位相制御部の他の動作を示すタイミングチャ
ートである。

【図６】 スイッチの構成例を示す斜視図である。

【図７】 スイッチの実装例を示す説明図である。

【図８】 スイッチの他の実装例を示す説明図である。

【図９】 第１の実施例を示す回路配置図である。

【図１０】 第２の実施例を示す回路配置図である。

【図１１】 第３の実施例を示す回路配置図である。

【図１２】 第４の実施例を示す回路配置図である。

【図１３】 第５の実施例を示す回路配置図である。

【図１４】 本発明の一実施の形態による位相ユニット
の形成方法の一例を示す説明図である。

【図１５】 本発明の一実施の形態による位相ユニット
の形成方法の他の例を示す説明図である。

【図１６】 本発明の一実施の形態による位相ユニット
の形成方法の他の例を示す説明図である。

【図１７】 本発明における他の実施の形態による多層
基板構成例を示す説明図である。

【図１８】 本発明における他の実施の形態による多層
基板構成例を示す説明図である。

【図１９】 従来のフェーズドアレイアンテナを示す説
明図である。

【符号の説明】

１…フェーズドアレイアンテナ、２…多層基板部、１１
…制御装置、１１Ｘ，１１Ｙ…制御信号、１２Ｘ…信号
線選択部、１２Ｙ…走査線選択部、１３…給電部、１４
…分配合成部、１５…放射素子、１５Ａ…無給電素子、
１６…移相ユニット、２４…ストリップ線路（第１のス
トリップ線路）、１７…移相器、１７Ａ〜１７Ｄ移相回
路、１７Ｓ…スイッチ、１８…位相制御部、１９Ａ〜１
９Ｄ…駆動回路、１９１，１９２…ラッチ、２１，２２
…結合スロット、２４…ストリップ線路、３１…放射素
子層、３１Ａ…無給電素子層、３１Ｂ，３６…誘電体
層、３２，３４，３８…誘電体層、３３…結合層（第１
の結合層）、３５…位相制御層、３７…結合層（第２の
結合層）、３９…分配合成層。

フロントページの続き (72)発明者 荒 洋一 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 草光 秀樹 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 鈴木 健一郎 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平１−290301（ＪＰ，Ａ) 特開 平４−213905（ＪＰ，Ａ) 特開 平６−267926（ＪＰ，Ａ) 特開 平８−2834（ＪＰ，Ａ) 実開 平５−91016（ＪＰ，Ｕ)

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 マイクロ波やミリ波などの高周波信号の
   送受信に用いられ、各放射素子で送受信される高周波信
   号の位相を制御することによりそのビーム方向を調整す
   るフェーズドアレイアンテナにおいて、 少なくとも、多数の放射素子が配置された放射素子層
   と、前記各放射素子で送受信される信号の位相を制御す
   る多数の位相制御手段が形成された位相制御層との多層
   構造を有し、 前記各位相制御手段は、それぞれの位相量に対応した長
   さの分布定数線路を高周波スイッチで切り替えることに
   より、当該位相制御手段に対応する放射素子で送受信さ
   れる信号の位相を前記位相量だけ移相する複数の移相回
   路と、これら移相回路ごとに設けられて当該移相回路の
   高周波スイッチを駆動する駆動回路とを有する移相ユニ
   ットからなり、これら移相ユニットが一括して前記位相
   制御層の基板に形成されており、 互いに交差して配線され、かつ前記各位相制御手段を格
   子状に接続する複数の信号線および走査線と、 これら信号線および走査線をマトリクス駆動して前記各
   信号線および走査線の交点に位置する前記位相制御手段
   の駆動回路を個別に制御することにより、その駆動回路
   に対応する移相回路を駆動して所望の移相量を当該位相
   制御手段に対して設定する信号線駆動部および走査線選
   択部とを備える ことを特徴とするフェーズドアレイアン
   テナ。
2. 【請求項２】 前記フェーズドアレイアンテナは、前記
   位相制御層と前記放射素子との間に高周波信号結合用の
   第１の結合層を設けたことを特徴とする請求項１記載の
   フェーズドアレイアンテナ。
3. 【請求項３】 マイクロ波やミリ波などの高周波信号の
   送受信に用いられ、各放射素子で送受信される高周波信
   号の位相を制御することによりそのビーム方向を調整す
   るフェーズドアレイアンテナにおいて、 各放射素子から送受信される信号の位相を制御する各位
   相制御手段が形成された位相制御層と、高周波信号結合
   用の第１の結合層と、多数の放射素子が配置された放射
   素子層と、無給電素子層とを順に積層した多層構造を有
   し、 前記各位相制御手段は、それぞれの位相量に対応した長
   さの分布定数線路を高周波スイッチで切り替えることに
   より、当該位相制御手段に対応する放射素子で送受信さ
   れる信号の位相を前記位相量だけ移相する複数の移相回
   路と、これら移相回路ごとに設けられて当該移相回路の
   高周波スイッチを駆動する駆動回路とを有する移相ユニ
   ットからなり、これら移相ユニットが一括して前記位相
   制御層の基板に形成されており、 互いに交差して配線され、かつ前記各位相制御手段を格
   子状に接続する複数の信号線および走査線と、 これら信号線および走査線をマトリクス駆動して前記各
   信号線および走査線の交点に位置する前記位相制御手段
   の駆動回路を個別に制御することにより、その駆動回路
   に対応する移相回路を駆動して所望の移相量を当該位相
   制御手段に対して設定する信号線駆動部および走査線選
   択部とを備える ことを特徴とするフェーズドアレイアン
   テナ。
4. 【請求項４】 前記位相制御層は、前記位相制御手段が
   実装された面の上部に所定の高さの空間を有しているこ
   とを特徴とする請求項１〜３記載のフェーズドアレイア
   ンテナ。
5. 【請求項５】 前記多層構造を構成する各層間には、誘
   電体層を有することを特徴とする請求項１〜３記載のフ
   ェーズドアレイアンテナ。
6. 【請求項６】 前記フェーズドアレイアンテナは、さら
   に送信信号を前記各位相制御手段に分配するとともに各
   位相制御手段からの受信信号を合成する分配合成部を具
   備することを特徴とする請求項１〜３記載のフェーズド
   アレイアンテナ。
7. 【請求項７】 前記第１、２の結合層は、それぞれ結合
   スロット若しくは導電性の給電ピンを用いて結合するこ
   とを特徴とする請求項２または３記載のフェーズドアレ
   イアンテナ。
8. 【請求項８】 マイクロ波やミリ波などの高周波信号の
   送受信に用いられ、各放射素子で送受信される高周波信
   号の位相を制御することによりそのビーム方向を調整す
   るフェーズドアレイアンテナの製造方法において、 少なくとも、多数の放射素子が配置された放射素子層
   と、送受信信号を各放射 素子から送受信される信号の位
   相を制御する各位相制御手段が一括して形成された位相
   制御層とが各々フォトリソグラフィ技術若しくはエッチ
   ング技術によりパターン形成され、 前記位相制御層の各位相制御手段に、マトリックス状に
   設けられた信号線と走査線であって、位相制御用のデー
   タを当該位相制御手段へ与えるための信号線と、その信
   号線に与えられたデータの保持を当該位相制御手段へ指
   示するための信号線とを接続し、 前記パターン形成された各層がそれぞれ所定の順序で積
   層され、 前記積層された各層が接着され、 前記位相制御手段は、異なる移相量毎に前記信号線と走
   査線を受けて高周波スイッチを駆動する複数の駆動回路
   と、前記駆動回路の出力にて前記移相量に対応した長さ
   の分布定数線路を高周波スイッチにて切り替える複数の
   移相回路とからなり、 前記駆動回路は薄膜トランジスタで構成され、前記高周
   波スイッチは、第１、第２のストリップ線路から離間し
   て支持されたコンタクトを電気的または磁気的に作動さ
   せることにより、前記第１のストリップ線路と第２のス
   トリップ線路とを前記コンタクトを介して電気的に接続
   ／開放するマイクロマシンスイッチからなり、 前記位相制御層は、基板上に前記薄膜トランジスタのゲ
   ート電極を形成する工程と、前記ゲート電極上に絶縁膜
   を形成する工程と、前記絶縁膜上に半導体層を形成する
   工程と、ソースおよびドレイン電極を形成する工程と、
   前記位相制御手段を制御する走査線及び信号線を形成す
   る工程と、前記マイクロマシンスイッチの前記第１、第
   ２のストリップ線路と、前記第１，第２のストリップ線
   路の間隙に設けられた電極とを形成する工程と、前記コ
   ンタクトを支持する支持部材を形成する工程と、前記第
   １、第２のストリップ線路に電解メッキを選択的に成長
   させる工程と、犠牲層を形成する工程と、前記犠牲層の
   上に前記コンタクトを形成する工程とにより、前記薄膜
   トランジスタと前記マイクロマシンスイッチが基板上に
   一括形成されることを特徴とするフェーズドアレイアン
   テナの製造方法。
9. 【請求項９】 前記位相制御層は、基板上に前記薄膜ト
   ランジスタのゲート 電極を形成すると同時にマトリック
   ス状に設けられた信号線と走査線が形成され、前記ゲー
   ト電極上に絶縁膜が形成され、前記絶縁膜上に半導体層
   が形成され、ソースおよびドレイン電極が形成され、 前記薄膜トランジスタのソースおよびドレイン電極が形
   成されると同時に、前記マイクロマシンスイッチの前記
   第１、第２のストリップ線路と、前記第１，第２のスト
   リップ線路の間隙に設けられた電極と、前記コンタクト
   を支持する支持部材とが同時に形成され、 前記第１、第２のストリップ線路に電解メッキが選択的
   に成長され、 犠牲層が形成され、 前記犠牲層の上に前記コンタクトが形成されることを特
   徴とする請求項８記載のフェーズドアレイアンテナの製
   造方法。
10. 【請求項１０】 前記信号線および走査線は、互いに交
    差して配線されかつ前記各位相制御手段を格子状に接続
    する複数の信号線および走査線からなり、 前記位相制御層に、これら信号線および走査線をマトリ
    クス駆動することにより前記各信号線および走査線の交
    点に位置する位相制御手段に対して所望の移相量を設定
    する信号線駆動部および走査線選択部を形成することを
    特徴とする請求項８または９記載のフェーズドアレイア
    ンテナの製造方法。