WO2000039890A1 - Antenne a balayage electronique - Google Patents

Antenne a balayage electronique Download PDF

Info

Publication number
WO2000039890A1
WO2000039890A1 PCT/JP1999/006513 JP9906513W WO0039890A1 WO 2000039890 A1 WO2000039890 A1 WO 2000039890A1 JP 9906513 W JP9906513 W JP 9906513W WO 0039890 A1 WO0039890 A1 WO 0039890A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
array antenna
phased array
phase
phase control
Prior art date
Application number
PCT/JP1999/006513
Other languages
English (en)
French (fr)
Inventor
Tsunehisa Marumoto
Ryuichi Iwata
Youichi Ara
Hideki Kusamitu
Kenichiro Suzuki
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to US09/869,202 priority Critical patent/US6559798B1/en
Priority to CA002356265A priority patent/CA2356265C/en
Priority to EP99973554A priority patent/EP1143562A4/en
Publication of WO2000039890A1 publication Critical patent/WO2000039890A1/ja
Priority to NO20013112A priority patent/NO20013112L/no

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/2605—Array of radiating elements provided with a feedback control over the element weights, e.g. adaptive arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array

Definitions

  • the present invention is used for transmitting and receiving high-frequency signals such as microwaves, and controls the phase supplied to each radiating element to electrically adjust the beam radiation direction.
  • This type of phased array antenna has the function of arbitrarily changing the beam direction by electronically changing the phase fed to each radiating element.
  • phase shifter is used as a means for changing the feed phase of each radiating element.
  • a phase shifter a digital phase shifter composed of a plurality of phase shift circuits each having a fixed different phase shift amount (hereinafter, the digital phase shifter is simply referred to as a phase shifter) is used. You.
  • Each phase shift circuit is turned on / off by a 1-bit digital control signal.By combining the phase shift amounts of the phase shift circuits, power supply of 0 to 360 ° is provided for the entire phase shifter. The phase is obtained.
  • phased array antennas use a large number of semiconductor devices such as PIN diodes and GaAs FETs as switching elements in each phase shift circuit, and many drive circuit components for driving these devices. .
  • an antenna for a low-Earth orbit satellite tracking terminal for example, frequency: 3 OGHz,
  • Beam scanning range 50 ° beam tilt angle from the front
  • Opening area approx. 0.13 m 2 (36 O mm X 360 mm)
  • the required force s Mel to avoid and spaced radiating elements (5 mm back and forth 3 0 GH z) about 1 Z 2 wavelength occurrence of grating lobes.
  • phase shift circuit used for each phase shifter must have 4 bits (minimum bit shift). (Phase 22.5 °) or more is desirable.
  • a phased array antenna having such a high gain and applicable to a high frequency band is realized by the above-described conventional technique, for example, a phased array antenna described in Japanese Patent Application Laid-Open No. H 1-292031 shown in FIG. If you try to achieve this, there are the following problems Was.
  • the spacing between the radiating elements must be around 5 mm, but in the conventional technology, the width of the wiring bundle is large. Too physical to be physically located.
  • phase shifter such as a switching element and its driving circuit
  • the number of mounted components becomes enormous as the number of radiating elements increases.
  • An object of the present invention is to solve such a problem, and an object of the present invention is to provide a phased array antenna having a high gain and applicable to a high frequency band. Disclosure of the invention
  • a fused array antenna forms a radiating element and a phase shift unit in separate radiating element layers and phase control layers, respectively, and combines these layers with a first coupling layer.
  • the whole structure is joined by layers to form a multilayer structure.
  • the distribution / combination unit is formed in the distribution / combination layer, and the phase control layer and the distribution / combination layer are connected to The entire structure is joined by two joining layers to form a multilayer structure. Therefore, the radiating element and the distributing / combining unit are removed from the phase control layer, and the area occupied by these elements in the phase control layer is reduced.
  • phase shift unit located at the intersection thereof. It is something to set. Therefore, since signal wiring for controlling each phase shift unit can be shared, the number of wirings can be greatly reduced.
  • a drive circuit constituting the phase shift unit is formed by a thin film transistor on a glass substrate, and a micromachine switch is used for the phase shift circuit. Therefore, the area occupied by these circuit components can be reduced as compared with the conventional case.
  • a single phase shift unit can be configured with a very small area, a large number of radiating elements can be arranged in units of several thousands at optimal intervals (about 5 mm) for high-frequency signals of about 30 GHz, for example.
  • a fused array antenna that can be applied to a high frequency band with a gain can be realized.
  • FIG. 1 is a block diagram of a phased array antenna according to one embodiment of the present invention.
  • FIG. 2 is an explanatory diagram showing a configuration example of a multilayer substrate.
  • FIG. 3 is an explanatory view showing a configuration example of a multilayer substrate according to another embodiment of the present invention.
  • FIG. 4 is an explanatory diagram showing a configuration example of a multilayer substrate according to another embodiment of the present invention.
  • FIG. 5 is a block diagram showing a phase shift unit.
  • FIG. 6 is a timing chart showing the operation of the phase control unit.
  • FIG. 7 is a timing chart showing another operation of the phase control unit.
  • FIG. 8 is a perspective view showing a configuration example of the switch.
  • FIG. 9 is an explanatory diagram showing an example of a method for forming a phase unit according to one embodiment of the present invention.
  • FIG. 10 is an explanatory diagram showing another example of a method for forming a phase unit according to one embodiment of the present invention.
  • FIG. 11 is an explanatory view showing another example of a method for forming a phase unit according to one embodiment of the present invention.
  • FIG. 12 is an explanatory diagram showing an example of mounting a switch.
  • FIG. 13 is an explanatory diagram showing another implementation example of the switch.
  • FIG. 14 is a circuit layout diagram showing the first embodiment.
  • FIG. 15 is a circuit layout diagram showing the second embodiment.
  • FIG. 16 is a circuit layout diagram showing the third embodiment.
  • FIG. 17 is a circuit layout diagram showing the fourth embodiment.
  • FIG. 18 is a circuit layout diagram showing the fifth embodiment.
  • FIG. 19 is an explanatory diagram showing a conventional phased array antenna. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a block diagram of a phased array antenna 1 according to one embodiment of the present invention.
  • phased array antenna is used as a transmitting antenna for a high-frequency signal
  • the present invention is not limited to this. It is also possible to use. Further, when the entire antenna is composed of a plurality of subarrays, the present invention may be applied to the phased array antenna of each subarray.
  • FIG. 1 is a diagram for explaining the configuration of the phased array antenna 1.
  • a phased array antenna 1 is composed of a multilayer substrate 2 on which an antenna radiating element and a phase control circuit are mounted on a multilayer substrate, a feeder 13 for supplying high-frequency power to the multilayer substrate 2, and a multilayer substrate 1.
  • the control unit 11 controls the phase of each radiating element of the unit 2.
  • m X n (m and n are integers equal to or greater than 2) radiating elements 15 are arranged in an array.
  • the high-frequency signal is supplied via the bold line.
  • the arrangement of the radiating elements 15 may be arranged in a rectangular lattice array or in another array such as a triangular array.
  • Each radiating element 15 is provided with a phase shifter 17 and a phase controller 18 for controlling the same.
  • phase shifter 17 provided for each radiating element 15, a part of the strip line connected to the phase shifter 17, and the phase control unit 18 are collectively described. Uto 16 and the letter.
  • the phase shift unit 16 of the present invention is mounted on the multilayer substrate unit 2 by simultaneously forming a large number (500 in the example described in the preceding paragraph) simultaneously using, for example, a semiconductor element manufacturing process. .
  • the control device 11 is a device that calculates a feed phase shift amount of each radiation element 15 based on a desired beam radiation direction.
  • the calculated phase shift amount of each radiating element 15 is output from the control device 11 to the signal line driving unit 12X and the scanning line selecting unit 12Y by the control signals 11X and 11Y.
  • the signal lines X1 to Xm and the scanning lines Y1 to Yn, which are outputs of the signal line driving unit 12X and the scanning line selecting unit 12Y, are connected to each phase control unit 18 in a grid pattern. . Therefore, the signal line driving section 12 X and the scanning line selecting section 12 # perform matrix driving, which will be described later, based on the control signals 11 X and 11 Y, so that each phase control section 18 is controlled.
  • the phase shift amounts of the radiating elements 15 are individually set.
  • the trigger signal T rg ′ is a signal that determines the timing at which the phase shift amount set in each phase control section 18 is instructed and output to each phase shifter 17.
  • the amount of phase shift of power supply to each radiating element 15 can be updated at the same timing, and the beam radiation direction can be changed instantaneously.
  • phase shifters 17 are partially switched without switching at the same time, instantaneous interruption of the radiation beam can be avoided.
  • the multilayer substrate unit 2 of the phased array antenna according to the present embodiment will be described.
  • FIG. 2 is an explanatory diagram showing the multilayer substrate unit 2, and shows a perspective view and a schematic cross-sectional view of each layer.
  • Each of these layers is patterned by photolithography, etching, and printing techniques, and then laminated to form a multilayer.
  • stacking order of each layer is not necessarily limited to the form shown in Fig. 2, but may be deleted or added or the stacking order may be partially changed according to the conditions of electrical and mechanical requirements.
  • the present invention is also effective.
  • a branch strip line 23 for distributing a high-frequency signal from the feeding unit 13 (not shown in FIG. 2) of FIG. 1 is formed.
  • a tournament system in which two branches are repeated or a series distribution system in which the main line is gradually branched in a comb shape can be used.
  • a dielectric layer 38 A and a grounding layer 39 A made of a conductor are further provided outside the distribution / combination layer 39. Is added.
  • a bonding layer 37 (second bonding layer) is provided via a dielectric layer 38.
  • the coupling layer 37 is formed of a conductor pattern in which a hole, that is, a coupling slot 22 is formed in the ground plane.
  • phase control layer 35 is provided via a dielectric layer 36.
  • each phase shift unit 16 and these phase shift units 16 are individually provided.
  • Wirings X1 to Xm and Y1 to Yn for separate control are provided.
  • phase control layer 35 a coupling layer 33 (first coupling layer) having a coupling slot 21 similar to that of the coupling layer 37 is provided via a dielectric layer 34. I have. Above it, a radiating element layer 31 on which a radiating element 15 is formed via a dielectric layer 32 is provided.
  • a parasitic element layer 31A on which a parasitic element 15 # is formed via a dielectric layer 31 # is provided.
  • the parasitic element 15 A is added for widening the band, and may be configured as necessary.
  • dielectric layers 31 B, 32, and 38 a material having a low dielectric constant of about 1 to 4, such as a printed circuit board, a glass substrate, or a foam material is used.
  • these dielectric layers may be spaces (air layers).
  • a semiconductor substrate silicon, gallium arsenide compound, etc.
  • a semiconductor substrate silicon, gallium arsenide compound, etc.
  • a space air layer may be formed as the dielectric layer 34.
  • the individual layers constituting the multilayer substrate section 2 have been individually disassembled and described, but the dielectric layers 31B, 32, 34, 36, 38, 38A have been replaced.
  • Adjacent layers, for example, the radiating element layer 31 and the coupling layer 32 can be realized by forming a pattern on one or both sides of the dielectric layer.
  • the dielectric layer does not necessarily need to be formed of a single material, and may have a configuration in which a plurality of materials are stacked.
  • the high-frequency signal from the feeder 13 (not shown in FIG. 2) is transmitted from the strip line 23 of the distribution / combination layer 39 to the coupling slot 22 of the coupling layer 37. Then, the light propagates to the strip line of the phase control layer 35. Then, a predetermined feed phase shift amount is given by the phase shifter 17, and propagates to the radiating element 15 of the radiating element layer 31 via the coupling slot 21 of the coupling layer 33, and It is radiated from 15 to a predetermined beam direction.
  • each phase shift unit 16 that is, a circuit provided for each radiating element
  • Phase shifter 17, phase control section 18 strip line 24 for supplying a high-frequency signal to each phase shift unit
  • signal line drive disposed outside the multilayer structure area on phase control layer 35.
  • Section 1 2 X and scanning line selection section 1 2 Y Signal lines X 1 to X m and Y 1 to Y n for electrically connecting each phase control section, trigger signal line Trg, and various circuit drives
  • the power supply pattern and the grounding pattern are simultaneously and collectively formed through a series of manufacturing processes, and are incorporated on the phase control layer 35.
  • the signal lines X1 to Xm and the scanning lines Y1 to Yn are formed on the phase control layer 35 so as to intersect each other. I have.
  • the signal line driving unit 12 1 sequentially transmits driving signals via the signal lines Xl to Xm, while the scanning line selecting unit 12Y transmits the scanning lines Y1 to Y ⁇ .
  • the desired phase shift amount is set in the phase control unit 18 located at the intersection.
  • each of the phase control sections 18 is connected in a grid pattern by the signal lines X1 to Xm and the scanning lines ⁇ 1 to ⁇ , and the signal lines X1 to Xm and the scanning lines are connected.
  • a desired phase shift amount is set in the phase controller 18 located at the intersection.
  • signal wiring for controlling each phase control unit 18 can be shared, the number of wirings can be significantly reduced, and the area required for these wirings can be significantly reduced.
  • the radiating element 15 and the phase shift unit 16 are formed on separate radiating element layers 31 and phase control layers 35, respectively. It has a multilayer structure.
  • the distributing / combining unit 14 is formed in a separate distributing / combining layer 39, and the phase control layer 35 and the distributing / combining layer 39 are connected by a connecting layer 37, so that the whole has a multilayer structure.
  • the area occupied by the radiating element 15 and the distributing / combining unit 14 on the phase control layer 35 can be reduced, and the occupied area per radiating element can be reduced.
  • one phase shift unit 16 can be configured with a relatively small area in this way, for example, for a high-frequency signal of about 3 GHz, each radiating element 15 is optimally spaced around 5 mm. High-gain, high-frequency band This makes it possible to realize a pseudo array antenna.
  • the beam scanning angle at which the grating lobe occurs is widened, so that the beam can be scanned over a wide range centering on the front of the antenna.
  • phase shifter 17, the phase control section 18, the control signal line, the power supply wiring, and the strip line 24 used in each phase shift unit are collectively formed on the phase control layer 35, so that the conventional As compared to the case where individual circuit components are mounted individually, the number of separately mounted components and the number of connection points are reduced, the number of assembly steps is reduced, and the manufacturing cost of the entire phased array antenna is greatly reduced. Can be reduced.
  • a distributed constant line such as a triplate type, a coplanar waveguide type, or a slot type can be used in addition to the microstrip type.
  • the radiating element 15 In addition to a patch antenna, a printed dipole antenna, a slot antenna, an aperture element, and the like can be used as the radiating element 15.
  • the slot antenna is formed by enlarging the opening of the slot 21 of the coupling layer 33.
  • the radiating element layer 31 is also used as the coupling layer 33, and the radiating element layer 31 and the parasitic element layer 31A become unnecessary.
  • a high-frequency signal may be coupled using a conductive feed pin that connects the strip line of the phase control layer 35 to the radiating element 15.
  • a conductive feed pin provided to project from the strip line of the phase control layer 35 into the dielectric layer 38 through a hole provided in the coupling layer 37 is provided. May be used to combine high frequency signals.
  • the same function as that of the distribution / combination layer 39 can also be realized by using a radial waveguide.
  • FIG. 3 is an explanatory diagram showing a configuration example of the present invention when a radial waveguide is used.
  • the distribution / synthesis function is realized by the dielectric layer 38, the ground layer 39A, and the probe 25 of the multilayer substrate unit 2 shown in FIG. Layer 39 is not required.
  • the dielectric layer 38 is formed of a printed circuit board, a foaming agent, or a space (air). Layer).
  • ground layer 39A a copper foil on a printed circuit board may be used as it is, or a metal plate or a metal housing surrounding the entire side surface of the dielectric layer 38 may be separately provided.
  • the present invention is applicable to a space-fed phased array antenna.
  • FIG. 4 shows a configuration example of a reflection type space-fed fused array antenna.
  • the phased array antenna 1 shown in FIG. 4 is composed of a radiation feed section 27 including a feed section 13 and a primary radiating section 26, a multilayer board section 2, and a control device 11 (not shown).
  • the multilayer substrate part 2 is different from the form shown in FIG. 2, and is composed of a radiating element layer 31, a dielectric layer 32, a coupling layer 33, a dielectric layer 34, and a phase control layer 35. ing.
  • the distribution / combination layer 39 is excluded from the multilayer substrate unit 2.
  • phased array antenna 1 the high-frequency signal radiated from the radiation feeder 27 is received once by each radiating element 15 on the radiating element layer 31, and is received on the phase control layer 35 via the coupling layer 33.
  • Phase shift units 16 respectively.
  • the high-frequency signal is phase-controlled by each phase shift unit 16, propagates again to each radiating element 15 via the coupling layer 33, and has a predetermined beam direction from each radiating element 15. Is radiated.
  • the present invention is also effective in a mode in which the multilayer distribution board 2 does not include the combined distribution layer 39 as in the space-fed phased array antenna described above.
  • phase shift unit 16 provided for each radiating element 15 will be described with reference to FIG.
  • FIG. 5 is a block diagram showing a phase shift unit.Here, four phase shift circuits 17 A to 17 A having different phase shift amounts of 22.5 °, 45 °, 90 °, and 180 ° are shown.
  • a phase shifter 17 is configured from 17 D.
  • Each of the phase shift circuits 17A to 17D is connected to a strip line 24 for transmitting a high-frequency signal from the distribution / combination unit 14 to the radiating element 15.
  • each of the phase shift circuits 17A to 17D is provided with a switch 17S.
  • the phase control unit 18 that individually controls the switches 17S of the phase shift circuits 17A to 17D includes a drive circuit 19A to 1D provided for each of the phase shift circuits 17A to 17D. It is composed of 9D.
  • Each of the driving circuits 19A to 19D is provided with two latches 191, 192 connected in series.
  • the latch (first latch) 191 latches the level of the signal line Xi connected to the input D at the rising timing of the scanning line Yi connected to the input CLK.
  • the latch (second latch) 192 latches the output Q of the latch 191 at the rising edge of the trigger signal Trg 'connected to the input CLK, and outputs the output Q of the corresponding phase shift circuit. Output to switch 17S.
  • two signal lines Xil and Xi2 and two scanning lines Yj1 and Yj2 are provided for one phase control unit 18, and four driving circuits 19
  • the ON / OFF data of each switch is set individually for A ⁇ l9D.
  • X i 1 and Y i 1 control the operation of the phase shift circuit 17 A
  • X i 1 and Y j 2 control the operation of the phase shift circuit 17 B
  • X i 2 and Y j 1 control the operation of the phase shift circuit 17 B.
  • the operation of the phase shift circuit 17C is controlled
  • the operation of the phase shift circuit 17D is controlled by Xi2 and Yj2.
  • FIG. 6 is a timing chart showing the operation of the phase control unit.
  • a drive circuit 19A corresponding to the phase shift circuit 17A is shown as an example.
  • the signal line driving unit 1 2 X in FIG. 5 is a driving signal applied to the signal line X i 1, not only the signal for the driving circuit 19 A but also the other driving circuits connected to the signal line X i 1, that is, the same. Since the signals for the drive circuits 19B of the phase control section 18 and the drive circuits of the other phase control sections 18 are also flowing, they are constantly changing. On the other hand, since the scanning line selection unit 1 2 Y sequentially selects Y 1 1 to Y n 2 one by one during the period T 1, a pulse is applied to the scanning line Y j 1 only during the period T 1. It is only once during 1 (t 1 in the example of Fig. 7).
  • the scanning line voltage Y j 1 ′ changes to the H level at the time t 1 of the cycle T 1
  • the level of the signal line voltage X i 1 ′ that is, the H level is output from the output Q of the latch 191
  • This state is maintained even after the scanning line voltage Y j 1 ′ returns to the L level.
  • the switch 17 S of the phase shift circuit 17 A is kept on from the moment t 2 to the moment t 4 (the next moment when the trigger signal Trg ′ is applied), during which the propagation of the strip line 24 occurs. + 22.5 ° is supplied to the high-frequency signal to be supplied.
  • the switch 17S of the phase shift circuit 17A is maintained in the OFF state, and the amount of phase shift of power supply to the high-frequency signal propagating through the strip line 24 is returned to 0 °.
  • the trigger signal T rg ′ may always be maintained at the H level. In this case, the latch output Q of the latch 191 is immediately transferred to the latch 192. Output to switch 17S.
  • a voltage amplifier or a current amplifier may be provided on the output side of the latch 1992.
  • FIG. 8 is a perspective view showing a configuration example of the switch.
  • This switch is connected to strip lines 62, It is composed of a micromachine switch that short-circuits Z3.
  • the micromachine switch mentioned here is a microswitch suitable for being integrated by a semiconductor device manufacturing process.
  • the strip lines (first and second strip lines) 62, 63 are formed on the substrate 61 with a small gap.
  • a contact 64 (about 2 / xm thick) is supported by a support member 65 so as to be able to freely contact and separate from the strip lines 62, 63.
  • the distance between the lower surface of the contact 64 and the upper surfaces of the strip lines 62 and 63 is about 4 m, and the height of the upper surface of the contact 64 with respect to the upper surface of the substrate 61, that is, the micromachine
  • the overall height of the switch is about 7 m.
  • a conductor electrode 66 (about 0.2 / m thick) is formed in the gap between the strip lines 62 and 63 on the substrate 61, and the height (thickness) of this electrode 66 is ) Is lower (thinner) than the height (thickness) of the strip lines 62, 63.
  • Output voltages (for example, about 10 to 100 V) of the drive circuits 19 A to 19 D are individually supplied to the electrodes 66.
  • the contact 64 contacts both the strip lines 62 and 63 and the strip line 62 , 63 become conductive at a high frequency via contact 64.
  • a support made of a conductor is applied to the contact 64.
  • the output voltage of the drive circuit may be applied via the holding member 65, and the same operation as described above can be obtained.
  • the contact 64 has at least a lower surface formed of a conductor and makes ohmic contact with the strip lines 62 and 63, an insulator thin film is formed on the lower surface of the conductor member and the strip lines 62 and 63 are formed. 3 may be capacitively coupled.
  • the contact 64 is a movable portion, when the phase control layer 35 is provided in a multilayer substrate as in a phased array antenna, the micromachine switch can freely move the contact 64. It is necessary to provide space.
  • the micromachine switch is used as the switching element for controlling the power supply phase, so that power consumption at the semiconductor junction surface is reduced and power consumption is lower than when a semiconductor device such as a PIN diode is used. Can be reduced to about 1 / 10th.
  • FIGS. 9 to 11 show a phase control unit 18 (not shown) as an example of means for forming circuit components by applying a semiconductor element manufacturing process, in particular, means for forming a thin film transistor (TFT) on a glass substrate.
  • TFT thin film transistor
  • Switch 17S Here, a case where a micromachine switch is formed at the same time is shown.
  • a glass substrate 201 whose surface is precisely polished to a flatness Ra of about 4 to 5 nm is prepared, and a photoresist is applied thereon.
  • FIG. 9A This is patterned by a known photolithography technique, and as shown in FIG. 9A, a resist pattern 202 having a groove 202A at a predetermined position is formed.
  • a metal film 203 made of, for example, chromium or aluminum is formed on the resist pattern 202 including the groove 202A by a sputtering method.
  • FIG. 9 (c) A gate electrode 203 A and a wiring pattern 220 are formed on a glass substrate 201.
  • silicon oxide or the like is grown on the glass substrate 201 by sputtering so as to cover the gate electrode 203 A and the wiring pattern 220, and is insulated.
  • a film 204 is formed.
  • a photoresist is applied on the insulating film 204, and this is patterned by a known photolithography technique. As shown in FIG. 9 (e), an opening 2 is formed on the gate electrode 203A. A resist pattern 205 having 0 5 A is formed.
  • a silicon film 206 is formed on the resist pattern 205 by sputtering so as to fill the opening 2 ° 5 A.
  • the gate electrode 203 A on the insulating film 204 is formed.
  • a semiconductor layer 206A is formed at an upper position.
  • the gate electrode 203A is arranged below the semiconductor layer 206A with the insulating film 204 interposed therebetween.
  • a drain electrode 207 and a source electrode 208 are formed on the insulating film 204 as shown in FIG. Form.
  • a thin-film transistor composed of a semiconductor layer 206 A, an insulating film (gate insulating film) 204, a gate electrode 203 A, a drain electrode 207 and a source electrode 208 is formed. 2 10 is formed.
  • the strip lines 62, 63 of the switch 17S, the electrode 66 for driving the switch, and the column electrode (not shown) of the support member 65 are simultaneously placed at predetermined positions near the electrodes. Form at the same time.
  • a lift-off method may be used as in the case where the gate electrode 203 is formed.
  • a metal film 209 made of gold or the like is selectively grown on the strip lines 62, 63.
  • the wiring resistance is reduced and the passage loss in the high frequency band can be reduced.
  • a gap is secured between the electrode 6 and 6, A short circuit between the contact 64 and the electrode 66 can be avoided.
  • an insulating film 211 such as a silicon oxide film is formed by sputtering so as to entirely cover the substrate 201.
  • a mask pattern 212 made of metal is formed in a region on the insulating film 211 by a lift-off method.
  • etching is performed by a dry etching method using the mask pattern 212 as a mask, and as shown in FIG. 10 (k), a protective film 211 made of an insulating film 211 is formed on the thin film transistor 210.
  • Form 1 A is
  • the semiconductor layer 206A is sealed by the protective film 211A, and stable operation of the thin film transistor 210 is obtained.
  • a polyimide or the like is applied, dried and cured to form a sacrificial layer 2 13 with a film thickness of about 5 to 6 m over the entire area of the substrate 201. .
  • an opening (not shown) is formed at the column position of the support member 65 of the switch 17S using a known photolithography technique and an etching technique, and a metal is formed so as to fill the opening.
  • a metal is formed so as to fill the opening.
  • the arm (arm) of the support member 65 made of metal is located at a position that straddles the column 65A and the strip lines 62 and 63.
  • the contact and the contact 64 are formed by a lift-off method.
  • the micromachine switch (switch 17 S) is formed on the glass substrate 201, that is, on the phase control layer 35, simultaneously with the force S and the thin film transistor 210 described above (see FIG. 8).
  • the means for simultaneously forming the thin film transistor 210 and the switch 17S constituting the phase control section 18 on the glass substrate has been described.
  • the circuit components constituting the phase shift unit 16 of the present invention are described.
  • c is the forming means is not limited to this, it is possible to a thin film transistor data separately form Suitsuchi 1 7 S after forming a glass substrate It is also possible to use a semiconductor substrate instead of the glass substrate 201, form an active element similar to that of the present example on the semiconductor substrate by an impurity diffusion method, and then separately form a switch 17S.
  • the circuit components constituting the phase control unit 18 are formed on the phase control layer 35 on the same surface, all of which are collectively formed in the same process. This reduces the number of components and connection points that need to be mounted separately as compared to the case where individual circuit components are individually mounted as in the past, thus reducing the number of assembly steps and the manufacturing cost of the entire phased array antenna. Can be greatly reduced.
  • FIGS. 12A and 12B an implementation of a switch used in the phase shifter will be described.
  • the switches of the phase shifters are formed simultaneously and in large numbers on the same substrate.
  • FIG. 12 is an explanatory diagram showing an example of mounting a switch.
  • a space that is a mounting space of the switch is formed by a spacer that is a separate component
  • phase control layer 35 is formed on a dielectric layer 36, and a switch 17S used in the phase shifter 17, here, a micromachine switch is a phase control layer 35 It is formed collectively on the top.
  • a semiconductor (silicon, gallium arsenide) substrate can be used in addition to a glass substrate (relative permittivity: about 4 to 8).
  • the thin film of the phase control layer 35 is formed by a vacuum evaporation method or a sputtering method as described above, and the pattern is formed by a metal mask or by a photoetching method.
  • the two latches 191 and 192 constituting the drive circuits 19A to 19D are formed on the dielectric layer 36 by thin film transistors (TFT).
  • TFT thin film transistors
  • the mounting space is composed of a space 34S (internal space) formed between the phase control layer 35 and the coupling layer 33.
  • the spacer 3 The space 34S is formed by providing 4A.
  • the spacer 34 A may be arranged below the coupling slot 21, so that the area directly below the coupling slot 21, which is usually an empty area, is also used as the spacer 34 A arrangement area.
  • the area occupied by the spacer 34 A can be reduced.
  • the spacer 34A a material having a high dielectric constant of about 5 to 30 such as alumina may be used as the spacer 34A, and may be disposed below the coupling slot 21. And the strip line 24 on the phase control layer 35 are efficiently coupled at high frequency.
  • the spacer 34 A is provided in the dielectric layer 36, and its front and back surfaces are disposed immediately above via holes (conductive holes) electrically connected to each other to form a ground pattern such as the coupling layer 33. And may be electrically connected with the conductor pattern of 37.
  • the dielectric layer 36, the phase control layer 35, and the dielectric layer 34 are multilayered in the reverse order as compared with FIG. 12 (a) described above.
  • the upper side of the dielectric layer 36 is in close contact with the coupling layer 33, and the spacer 34A is provided between the phase control layer 35 and the coupling layer 37 below the dielectric layer 36.
  • the dielectric layer 34 is formed by the space 34S.
  • the micromachine switch of the switch 17S has a shape in which a space 34S is secured on the lower surface of the phase control layer 35.
  • FIG. 13 is an explanatory view showing another mounting example of the switch.
  • a mounting space for the switch is formed by various members.
  • FIG. 13 (a) shows a case where a space 34S is formed as a mounting space for the switch 17S using the dielectric film 34B.
  • a dielectric film 34 B such as polyimide is selectively provided after a dielectric film is further provided on the sacrificial layer 2 13 used for forming the switch 17 S. Dielectric thicker than switch 17S height by removing part of 213 It is possible to form the film 34B.
  • a photosensitive adhesive as the dielectric film 34B, it can be used also as an adhesive at the time of subsequent substrate lamination.
  • FIG. 13 (b) shows a case where a wiring pattern conductor on the phase control layer 35 is formed thick to form a space 34 S as a mounting space for the switch 17 S.
  • a stable mounting space can be obtained by using a relatively wide strip line 24 or a separately provided large-area spacer-dedicated wiring pattern as the wiring pattern conductor.
  • FIG. 13 (c) shows a case where a space 34S as a mounting space for the switch 17S is formed by using a substrate 34D having a cavity (space) 34E.
  • a cavity 34E is formed in advance on the substrate 34D so as to correspond to the position of the switch 17S mounted on the phase control layer 35.
  • the substrate 34 D may be used as the dielectric layer 34 and laminated between the phase control layer 35 and the coupling layer 33. .
  • a substrate having a relatively low dielectric constant (relative dielectric constant: about 1 to 4) is used.
  • the surface of the substrate 34D may be cut by machining, or a through hole may be provided by die cutting or the like.
  • the resin in the cavity 34E may be peeled off by exposure and development treatment, and various forming methods can be used.
  • phase shifter 17 is composed of four phase shift circuits 17A to 17D having the following will be described.
  • the driving circuits 19 A to 19 D are respectively arranged around the corresponding phase shift circuits, but correspond to one phase shift unit.
  • the drive circuits may be integrated and arranged in one place, or the drive circuits corresponding to a plurality of phase shift units may be integrated and arranged in one place in a certain number. Also, it is assumed that a micromachine switch is used as a switching element of the phase shift circuit.
  • FIG. 14 is a circuit layout diagram showing the first embodiment, (a) is a circuit layout diagram of a phase control layer showing the entire phase shift unit, (b) is a schematic diagram showing a multilayer structure, and (c) is a phase diagram.
  • FIG. 4 is an enlarged view schematically illustrating a portion where a signal line, a scanning line, and the like, which are wired on a control layer 35, intersect.
  • the phase shift unit 16 is provided corresponding to each of the radiation elements 15 arranged in an array, and has a substantially square (5 mm ⁇ 5 mm) area ( (See the dashed square in the figure.)
  • the signal lines X i 1 and X i 2 from the signal line selection unit 12 X, the scanning lines Y j 1 and Y j 2 from the scanning line selection unit 12 Y, and the control unit 11 1 Trigger signal line T rg and switch drive power supply line V drv are arranged in a grid pattern.
  • a strip line 24 that connects the upper part of the coupling slot 22 to the lower part of the coupling slot 21 is provided inside these wirings.
  • phase shift circuits of 22.5 °, 45 °, 90 °, and 180 ° and corresponding drive circuits are arranged, respectively.
  • the phase shift circuit and the drive circuits 19A to 19D are collectively formed on the same surface on the same substrate (glass substrate) as the phase control layer 35.
  • a circular radiating element 15 (2.5 mm to 4 mm in diameter) (thin broken line in the figure) is arranged.
  • FIG. 14B shows a multilayer structure according to the first embodiment, and the same parts as those in FIG. 12 described above are denoted by the same reference numerals.
  • FIG. 14 (a) This figure schematically shows the multilayer structure, and does not show the specific cross section of FIG. 14 (a).
  • the multilayer structure in this embodiment is composed of a ground layer 39A, a dielectric layer 38 (thickness lmm) forming a radial waveguide, a ground layer 37, and a dielectric layer 36 (thickness in order from bottom to top in FIG. 14B).
  • 0.2 mm phase control layer 35, dielectric layer 34 (0.2 mm thick), ground layer 33 with coupling slot 21 formed, dielectric layer 32 (0.3 mm thick), radiation
  • the element layer 31, the dielectric layer 31 B (thickness l mm), and the parasitic element layer 31 A are stacked.
  • the dielectric layer 34 between the phase control layer 35 and the coupling layer 33 is formed of a space secured by a spacer 34 A having a thickness (height) of 0.2 mm.
  • a switch 1S is formed in a bundle.
  • the spacer 34 A may be arranged below the coupling slot 21, so that the space immediately below the coupling slot 21, which is usually an empty area, can also be used as the spacer 34 A arrangement area.
  • the area occupied by the laser 34 A can be reduced.
  • FIG. 14 (c) shows the scanning lines Y j 1 and Y j 2 formed on the phase control layer 35 and arranged in the horizontal direction, and the signal lines X i 1 and X i 2 arranged in the vertical direction.
  • a wiring 36B is formed in advance on the dielectric layer 36, and the wiring 36B is formed thereon. After applying the insulating film 36A to the entire surface of the dielectric layer 36, the wiring 36C can be formed.
  • the wiring is formed simultaneously with the formation of the gate electrode of the thin film transistor.
  • a wiring 36 C is formed simultaneously with forming a source electrode and a drain electrode of the thin film transistor.
  • FIG. 15 is a circuit layout diagram showing the second embodiment, (a) is a circuit layout diagram of a phase control layer showing the entire phase shift unit, (b) is a schematic diagram showing a multilayer structure, and (c) is a schematic diagram.
  • FIG. 3 is an enlarged view schematically illustrating a portion where a signal line, a scanning line, and the like wired on a phase control layer 35 intersect.
  • a switch 17S is formed on the phase control layer 35 and the dielectric layer 36 formed on the coupling layer 33 is formed. It is integrated, and the space as its mounting space is secured by spacers 34A. In this case, the switch 17S is mounted downward.
  • the spacer 34 A having a high dielectric constant was used.
  • the second embodiment shown in FIG. 15 has a configuration using a spacer made of a conductor. Is shown.
  • a conductor spacer is arranged at the position of the via hole (conduction hole) provided in the dielectric layer 36 to electrically connect the ground pattern, for example, the ground patterns of the coupling layers 37 and 33. It is connected.
  • the unnecessary mode between the ground plates can be suppressed without providing a means for coupling the ground potential separately.
  • a via hole 36A is formed in the dielectric layer 36 in the first embodiment, and a conductor is used as the spacer 34A.
  • a via hole is formed in the dielectric layer 36 in the second embodiment.
  • a dielectric can be used as the spacer 34A without forming the hole 36A, and in this case, the same effect can be obtained.
  • FIG. 16 is a circuit layout diagram showing the third embodiment, and (a) shows the entire phase shift unit.
  • (B) is a schematic diagram showing a multilayer structure, and
  • (C) is an enlarged view schematically showing a portion where signal lines, scanning lines, and the like arranged on the phase control layer 35 intersect. It is a large map.
  • a space as a space for mounting the switch 17S is secured by the dielectric film 34B (thickness 10 / m).
  • the dielectric layer 34 is composed of only the dielectric film 34B, but in this embodiment, the substrate is located between the dielectric film 34B and the coupling layer 33. 34 C has been introduced.
  • the switch 17S of the dielectric layer 34 can be mounted.
  • the substrate above the height of the space for this purpose is composed of the substrate 34C.
  • the thickness of the dielectric film 34B can be reduced, and the process of forming the dielectric film 34B becomes easy.
  • a high-frequency signal from the strip line 24 on the phase control layer 35 can be transmitted through the coupling slot 21. It is efficiently coupled to the radiating element 15.
  • FIG. 17 is a circuit layout diagram showing the fourth embodiment, (a) is a circuit layout diagram of a phase shift control layer showing the entire phase shift unit, (b) is a schematic diagram showing a multilayer structure, (c) FIG. 3 is an enlarged view schematically showing a portion where a signal line, a scanning line, and the like wired on the phase control layer 35 intersect.
  • a space as a space for mounting the switch 17S is secured by the wiring pattern thickness of the phase control layer 35.
  • a part of the wiring pattern 24 B of the strip line 24 is formed to be thicker than the height of the switch 17 S due to a thickening method or the like.
  • the substrate 34 is inserted between the thick film wiring pattern 24 B and the bonding layer 33.
  • a high frequency signal from the strip line 24 on the phase control layer 35 can be coupled to the coupling slot. Through the antenna 21 to the radiating element 15 efficiently.
  • FIG. 18 is a circuit layout diagram showing the fifth embodiment, (a) is a circuit layout diagram of a phase control layer showing the entire phase shift unit, (b) is a schematic diagram showing a multilayer structure, and c) is a phase diagram.
  • FIG. 4 is an enlarged view schematically illustrating a portion where a signal line, a scanning line, and the like, which are wired on a control layer 35, intersect.
  • a board 34D (thickness ⁇ ⁇ ) having a cavity 34E secures a space for mounting the switch 17S. I have.
  • a cavity (space) 34 ⁇ is formed on the substrate 34D at the position of the switch 17S mounted on the phase control layer 35, and the switch 17 S is placed in the cavity 3 4 ⁇ .
  • the high frequency signal of the strip line 24 on the phase control layer 35 can be coupled to the coupling port 2D. It is efficiently coupled to radiating element 15 through 1.
  • a mechanical process of cutting the surface of the substrate 34D with a router or the like, or a mechanical process of forming a through hole by die cutting or the like may be used.
  • the resin in the cavity 34% may be peeled off by exposure and development treatment, and various forming methods can be used.
  • the present invention can be applied to a different stacking order from the embodiment shown in FIGS. 14 to 18.
  • phase control layer 35 For example, the order of lamination is from bottom to top, phase control layer 35, dielectric layer 36, coupling layer 37, dielectric layer 38 3, distributing / combining layer 39, dielectric layer 38, coupling layer 33, dielectric layer 32, radiating element layer 31, distribution-combining layer 39 on inner layer, phase control layer 35 Can also be arranged on the outer layer.
  • a high-frequency power supply pin between the distribution / combination layer 39 and the phase control layer 35 is provided by a feed pin passing through a hole provided on the coupling layer 37. What is necessary is just to make a high-frequency connection between the phase control layer 35 and the radiating element 15 by a feed pin penetrating the coupling layer 37 and the coupling layer 33.
  • phase control layer 35 By arranging the phase control layer 35 on the outside in this way, a stacked configuration can be achieved regardless of the height of the phase unit 16.
  • the layer functioning as the splitting / combining section 14 (the splitting section in FIG.
  • the composite layer 27 and the radial waveguides in the embodiments of FIGS. 14 to 18 can be omitted from the multilayer substrate 2.
  • the phased array antenna according to the present invention is a high gain antenna applicable to a high frequency band, and is particularly useful for a satellite tracking on-vehicle antenna used for satellite communication and an antenna mounted on a satellite.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Description

明 細 書 フェーズドアレイァンテナおよぴその製造方法 技術分野
本発明は、 マイクロ波などの高周波信号の送受信に用いられ、 各放射素子に給 電する位相を制御することによりビーム放射方向を電気的に調整するフェーズド
-ナおよびその製造方法に関するものである。 背景技術
従来より、 衛星追尾車載アンテナや衛星搭載用アンテナとして、 アレイ状に配 置された多数の放射素子からなるフエ一ズドアレイアンテナが提案されている
(例えば、 電子情報通信学会技術報告 A P 9 0— 7 5ゃ特開平 1 一 2 9 0 3 0 1 号公報など参照） 。
この種のフェーズドアレイアンテナは、 各放射素子に給電する位相を電子的に 変えることによって、 ビームの方向を任意に変更する機能を有している。
通常、 各放射素子の給電位相を変化させる手段として移相器が用いられる。 この移相器としては、 それぞれが固定的な異なる移相量を有する複数の移相回 路から構成されたディジタル移相器 （以下、 ディジタル移相器を単に移相器とい う） が使用される。
各移相回路は、 各々 1ビットのディジタルの制御信号によりオン/オフ制御さ れ、 それぞれの移相回路が有する移相量を組み合わせることにより、 移相器全体 で 0〜 3 6 0 ° の給電位相が得られる。
特に、 従来のフェーズドアレイアンテナでは、 各移相回路におけるスィッチン グ素子として、 P I Nダイオード、 G a A s F E Tなどの半導体デバイスや、 こ れらを駆動するための駆動回路部品が多数使用されている。
そして、 これらスィツチング素子に直流電流または直流電圧を印加してオン/ オフし、 伝送路長、 サセプタンス、 反射係数などを変化させることにより、 所定 の移相量を発生させる構成となっている。
一方、 近年は、 低軌道衛星通信の分野などにおいて、 インタ一ネットの利用拡 大さらにはマルチメディァ通信の普及などにより、 高データレートでの通信が要 求されており、 アンテナの高利得化が必要となっている。
また、 高データレートでの通信を実現するためには伝送帯域幅の拡大が必要と なり、 さらには低周波数帯における周波数資源の欠乏などから、 K a帯 （2 0 G H z〜） 以上の高周波数帯で適用できるアンテナを実現する必要がある。
具体的には、 低軌道衛星追尾端末 （地上局） のアンテナとして、 例えば、 周波数： 3 O G H z、
アンテナ利得： 3 6 d B i、
ビーム走査範囲：正面方向よりビームチルト角 5 0 °
という技術性能の要求がある。
これをフェーズドアレイアンテナで実現するためには、 まず、
開口面積：約 0 . 1 3 m 2 ( 3 6 O mm X 3 6 0 mm)
を必要とする。
さらに、 サイ ドローブを抑制するためには、 放射素子を約 1 Z 2波長 （3 0 G H zで 5 mm前後） 間隔で配置してグレーティングローブの発生を回避する必要 力 sめる。
また、 ビーム走査ステップを細かく し、 かつディジタル移相器量子化誤差にと もなうサイ ドローブ劣化を低く抑えるためには、 各移相器に使用される移相回路 は 4ビット （最小ビット移相器 2 2 . 5 ° ) 以上であることが望ましい。
上記の条件を満たすフェーズドアレイアンテナに用いられる合計の放射素子数 および移相回路ビット数は、
移相回路素子数： 7 2 X 7 2 =約 5 0 0 0個、
移相回路ビット数： 7 2 X 7 2 X 4 =約 2 0 0 0 0ビッ ト
となる。
ここで、 このような高利得で高周波数帯に適用可能なフェーズドアレイアンテ ナを、 前述した従来技術、 例えば図 1 9に示す特開平 1 一 2 9 0 3 0 1公報記載 のフェーズドアレイアンテナで実現しょうとした場合、 次のような問題点があつ た。
すなわち、 このような従来のフェーズドアレイアンテナでは、 図 1 9に示すよ うに 1つのドライバ回路で各移相器内の個々の移相回路を制御する構成となって いるため、 このドライバ回路とすべての移相回路とを個々に接続する必要がある。 したがって、 その接続のための配線は、 放射素子数 X移相回路ビット数の本数 だけ必要となり、 前述した数値を適用すれば、 放射素子 7 2個 X 7 2個のアレイ 配置において、 1列分 （放射素子 7 2個分） の各移相回路 （4ビット） への配線 数は、 7 2 X 4 = 2 8 8本となる。
このような配線を同一平面上に形成した場合、 配線幅 Z配線間隔 （L Z S ) = 5 0 Z 5 0 // mとしても、 1列分 （放射素子 7 2個分） の配線束の幅は、 0 . 1 mm X 2 8 8 = 2 8 . 8 mmとなる。
これに対して、 前述したように、 周波数 3 O G H zに適用できるフェーズドア レイアンテナでは、 その放射素子の間隔を 5 m m前後で配置する必要があるが、 従来技術では、 配線束の幅が太すぎて物理的に配置できなくなる。
したがって、 このような従来技術では、 高利得で高周波数帯に適用可能なフ ーズドアレイァンテナを実現できないという問題点があつた。
さらに、 従来のように、 スイッチング素子やその駆動回路など、 移相器を構成 するディスクリート部品を個々に基板実装した場合、 放射素子数の増加に応じて 実装部品数が莫大な数になる。
したがって、 これら部品を基板実装するのに要する時間が長大して、 製造リー ドタイムが増加し、 製造コストが増大するという問題点があった。
本発明はこのような課題を解決するためのものであり、 高利得で高周波数帯に 適用可能なフェーズドアレイアンテナを提供することを目的としている。 発明の開示
このような目的を達成するために、 本発明によるフヱーズドアレイアンテナは、 放射素子および移相ュニットをそれぞれ個別の放射素子層および位相制御層に形 成し、 これら両層を第 1結合層により結合して、 全体を多層構造としたものであ る。 さらに、 分配合成部を分配合成層に形成し、 位相制御層と分配合成層とを第 2の結合層により結合して、 全体を多層構造としたものである。 したがって、 位 相制御層から放射素子さらには分配合成部が取り除かれ、 位相制御層でこれらに 占有される面積が削減される。
また、 信号線および走査線により、 各移相ユニットをそれぞれ格子状に接続し、 これら信号線および走査線をマトリクス駆動することにより、 その交点に位置す る移相ュニットに所望の移相量を設定するようにしたものである。 したがって、 各移相ュニットを制御するための信号配線を共用できるので、 その配線数を大幅 に削減できる。
また、 移相ュニットを構成する駆動回路をガラス基板上に薄膜トランジスタで 形成するとともに、 移相回路にマイクロマシンスィッチを用いたものである。 し たがって、 これら回路部品が占める面積を従来と比べて削減できる。
したがって、 1つの移相ュニットを非常に小さな面積で構成できることから、 例えば 3 0 G H z程度の高周波信号に最適な間隔 （5 mm前後） で各放射素子を 数千個単位で多数配置でき、 高利得で高周波数帯に適用可能なフニ一ズドアレイ アンテナを実現できる。
さらに、 各移相ユニッ トで用いられるスイッチング素子や回路部品を、 位相制 御層 （同一基板上） に同時多数一括形成したものである。 したがって、 従来のよ うに個々の回路部品を個別に実装する場合と比較して、 部品点数および接続点数 が削減されるとともに、 組立工数が削減され、 フェーズドアレイアンテナ全体の 製造コストを大幅に削減できる。 図面の簡単な説明
図 1は、 本発明の一実施の形態によるフェーズドアレイアンテナのブロック図 である。
図 2は、 多層基板構成例を示す説明図である。
図 3は、 本発明における他の実施の形態による多層基板構成例を示す説明図で ある。
図 4は、 本発明における他の実施の形態による多層基板構成例を示す説明図で ある。 図 5は、 移相ユニットを示すブロック図である。
図 6は、 位相制御部の動作を示すタイミングチヤ一トである。
図 7は、 位相制御部の他の動作を示すタイミングチャートである。
図 8は、 スィツチの構成例を示す斜視図である。
図 9は、 本発明の一実施の形態による位相ュニットの形成方法の一例を示す説 明図である。
図 1 0は、 本発明の一実施の形態による位相ュニットの形成方法の他の例を示 す説明図である。
図 1 1は、 本発明の一実施の形態による位相ュニットの形成方法の他の例を示 す説明図である。
図 1 2は、 スィッチの実装例を示す説明図である。
図 1 3は、 スィッチの他の実装例を示す説明図である。
図 1 4は、 第 1の実施例を示す回路配置図である。
図 1 5は、 第 2の実施例を示す回路配置図である。
図 1 6は、 第 3の実施例を示す回路配置図である。
図 1 7は、 第 4の実施例を示す回路配置図である。
図 1 8は、 第 5の実施例を示す回路配置図である。
図 1 9は、 従来のフェーズドアレイアンテナを示す説明図である。 発明を実施するための最良の形態
次に、 本発明について図面を参照して説明する。
図 1は本発明の一実施の形態であるフェーズドアレイアンテナ 1のブロック図 である。
以下では、 フェーズドアレイアンテナを高周波信号の送信アンテナとして用い た場合を例にして説明するが、 これに限定されるものではなく、 可逆の理より同 様の動作原理から、 高周波信号の受信アンテナとして用いることも可能である。 また、 アンテナ全体が複数のサブアレイで構成されている場合、 各サブアレイ のフェーズドアレイアンテナに本発明を適用してもよい。
図 1は、 フェーズドアレイアンテナ 1の構成を説明する図である。 同図において、 フェーズドアレイアンテナ 1は、 アンテナ放射素子や位相制御 回路等が多層基板に実装された多層基板部 2と、 多層基板部 2に高周波電力を供 給する給電部 1 3と、 多層基板部 2の各放射素子の位相を制御する制御装置 1 1 から構成されている。
図 1では、 m X n (m， nは 2以上の整数） 個の放射素子 1 5がアレイ状に配 置されており、 給電部 1 3から分配合成部 1 4およびストリップ線路 2 4 (図中 太線部分） を介して高周波信号が給電されている。
なお、 放射素子 1 5の配置形状については、 方形格子配列で並べてもよく、 ま た三角配列等のその他の配列で並べてもよい。
各放射素子 1 5には、 それぞれ移相器 1 7と、 これを制御する位相制御部 1 8 が設けられている。
なお、 以下では、 各放射素子 1 5ごとに設けられた移相器 1 7、 この移相器 1 7に接続されるストリップ線路の一部、 および位相制御部 1 8をまとめて移相ュ ニッ卜 1 6とレヽつ。
本発明の移相ュニット 1 6は、 例えば半導体素子製造プロセスを使用して同時 に多数 （前項に述べた例では 5 0 0 0個） 一括にて形成することで多層基板部 2 へ実装される。
制御装置 1 1は、 所望のビーム放射方向に基づき各放射素子 1 5の給電移相量 を算出する装置である。
算出された各放射素子 1 5の移相量は、 制御信号 1 1 X， 1 1 Yにより制御装 置 1 1から信号線駆動部 1 2 Xおよび走査線選択部 1 2 Yに出力される。
信号線駆動部 1 2 Xおよび走査線選択部 1 2 Yの出力である信号線 X 1〜X m および走査線 Y 1〜Y nは、 各位相制御部 1 8と格子状に接続されている。 したがって、 信号線駆動部 1 2 Xおよび走査線選択部 1 2 Υにおいて、 後述す るマトリックス駆動を制御信号 1 1 X， 1 1 Yに基づいて行うことにより、 各位 相制御部 1 8に対してその放射素子 1 5の移相量が個別に設定される。
なお、 トリガ信号 T r g ' は、 各位相制御部 1 8に設定された移相量をそれぞ れの移相器 1 7に指示出力するタイミングを決定する信号である。
したがって、 各位相制御部 1 8に対して個別の移相量を設定した後、 制御装置 1 1からこのトリガ信号 T r g ' を出力することにより、 各放射素子 1 5への給 電移相量をすベて同一タイミングで更新でき、 ビーム放射方向を瞬時に変更でき る。
また、 トリガ信号 T r g ' を常時出力することにより、 各放射素子 1 5への給 電位相を逐次更新することも可能である。
この場合は、 移相器 1 7が同時に切り替わることなく一部づっ切り替えられる ので、 放射ビームの瞬断を回避できる。
次に、 図 2を参照して、 本実施の形態によるフェーズドアレイアンテナの多層 基板部 2について説明する。
図 2は多層基板部 2を示す説明図であり、 各層の斜視図と断面の模式図が示さ れている。
これら各層は、 フォトリソグラフィ技術、 エッチング技術、 印刷技術によって パターン形成された後、 積層され一体として多層化される。
なお、 各層の積層順序は必ずしも図 2に示されている形態に限定されるもので はなく、 電気的 ·機械的要求の条件により、 削除あるいは追加されたり、 積層順 序が一部入れ替わった場合も本発明は有効である。
分配合成層 3 9には、 図 1の給電部 1 3 (図 2には図示せず） からの高周波信 号を分配する枝状のストリップ線路 2 3が形成されている。
このストリップ線路 2 3としては、 2分岐を繰り返すトーナメント方式や櫛状 に主線路から徐々に分岐させるシリーズ分配方式などが利用できる。
なお、 機械強度等の機械的設計条件、 あるいは不要放射抑圧等の電気的設計条 件に応じて、 分配合成層 3 9の外側にはさらに誘電体層 3 8 Aおよび導体による 接地層 3 9 Aが付加される。
この分配合成層 3 9の上方には、 誘電体層 3 8を介して結合層 3 7 (第 2の結 合層） が設けられている。
結合層 3 7は、 接地プレーンに穴すなわち結合スロット 2 2が形成された導体 パターンから構成されている。
その上方には、 誘電体層 3 6を介して位相制御層 3 5が設けられている。 位相制御層 3 5には、 各移相ュニット 1 6およびこれら移相ュニット 1 6を個 別に制御するための配線 X 1〜X m， Y 1〜Y nが設けられている。
この位相制御層 3 5の上方には、 誘電体層 3 4を介して結合層 3 7と同様の結 合スロット 2 1が形成された結合層 3 3 (第 1の結合層） が設けられている。 その上方には、 誘電体層 3 2を介して放射素子 1 5が形成された放射素子層 3 1が設けられている。
さらにその上方には、 誘電体層 3 1 Βを介して無給電素子 1 5 Αが形成された 無給電素子層 3 1 Aが設けられている。
ただし、 無給電素子 1 5 Aは、 広帯域化のために付加されるものであり、 必要 に応じて構成すればよい。
なお、 誘電体層 3 1 B , 3 2， 3 8としては、 比誘電率が 1〜4程度の低誘電 率の基板、 例えばプリント基板、 ガラス基板や発泡材などの材料が用いられる。 また、 これらの誘電体層は、 空間 （空気層） であってもよい。
誘電体層 3 6としては、 ガラス基板の他、 半導体基板 （シリコン、 ガリウム砒 素化合物等） が使用可能である。
特に、 位相制御層 3 5には移相器 1 7のスィッチが後述のように一括形成され るため、 誘電体層 3 4として空間 （空気層） を形成してもよい。
なお、 図 2では簡単の為、 多層基板部 2を構成する各層を個々に分解して説明 したが、 誘電体層 3 1 B、 3 2、 3 4、 3 6 , 3 8、 3 8 Aに隣接する層、 例え ば、 放射素子層 3 1、 結合層 3 2などは前記の誘電体層の片面もしくは両面にパ ターン形成することによって実現できる。
また、 上記誘電体層は必ずしも単一材料で形成されている必要はなく、 複数の 材料が積層された構成であつてもよい
以上説明した多層構成のアンテナにおいて、 給電部 1 3 (図 2には図示せず） からの高周波信号は、 分配合成層 3 9のストリップ線路 2 3から、 結合層 3 7の 結合スロット 2 2を介して、 位相制御層 3 5のストリップ線路に伝搬する。 そして、 移相器 1 7で所定の給電移相量が与えられ、 結合層 3 3の結合スロッ ト 2 1を介して、 放射素子層 3 1の放射素子 1 5に伝搬し、 それぞれの放射素子 1 5から所定のビーム方向に放射される。
ここで、 各移相ユニット 1 6を構成する回路 （すなわち放射素子ごとに設けら れる移相器 1 7、 位相制御部 1 8 ) と、 各移相ュニットに高周波信号を供給する ストリップ線路 2 4と、 位相制御層 3 5上の多層構造領域外に配置されている信 号線駆動部 1 2 Xおよび走査線選択部 1 2 Yと各位相制御部とを電気的に接続す る信号線 X 1〜X mおよび Y 1〜Y nと、 トリガ信号線 T r gおよび各種回路駆 動用の電源パターンおよぴ接地パターンとが、 一連の製造プロセスを経て同時に 一括にて形成され、 位相制御層 3 5上に組み込まれている。
また、 信号線 X 1〜X mおよび走査線 Y 1〜Y nは、 互いに交差するように位 相制御層 3 5に形成されており、 各位相制御部 1 8をそれぞれ格子状に接続して いる。
そして、 後述するように、 信号線駆動部 1 2 Χが信号線 X l〜X mを介して駆 動信号を逐次送出する一方、 走査線選択部 1 2 Yが走査線 Y 1〜Y ηを順次選択 することにより、 その交点に位置する位相制御部 1 8に所望の移相量が設定され る。
このように、 本発明は、 信号線 X 1〜X mおよび走査線 Υ 1〜Υ ηにより、 各 位相制御部 1 8をそれぞれ格子状に接続し、 これら信号線 X 1〜X mおよび走査 線 Y：!〜 Y nをマトリクス駆動することにより、 その交点に位置する位相制御部 1 8に所望の移相量を設定するようにした。
これにより、 各位相制御部 1 8を制御するための信号配線が共用でき、 その配 線数を大幅に削減でき、 これら配線に必要な面積を大幅に削減できる。
また、 本発明は、 放射素子 1 5および移相ュニット 1 6をそれぞれ個別の放射 素子層 3 1および位相制御層 3 5に形成し、 これら両層を結合層 3 3により結合 して、 全体を多層構造とした。
さらには、 分配合成部 1 4を個別の分配合成層 3 9に形成し、 位相制御層 3 5 と分配合成層 3 9を結合層 3 7により結合して、 全体を多層構造とした。
これにより、 位相制御層 3 5上で放射素子 1 5および分配合成部 1 4により占 有される面積を削減し、 一放射素子あたりの占有面積を小さくすることができる。
したがって、 このようにして 1つの移相ユニット 1 6を比較的小さな面積で構 成できることから、 例えば 3 O G H z程度の高周波信号に対し、 5 mm前後の最 適な間隔で各放射素子 1 5を配置でき、 高利得で高周波数帯に適用可能なフエ一 ズドアレイアンテナを実現できる。
また、 最適な素子間隔を実現できることにより、 グレーティングローブが発生 するビーム走査角度が拡がるので、 アンテナ正面方向を中心として広い範囲でビ ームを走査できる。
また、 本発明は各移相ュニットで用いられる移相器 1 7、 位相制御部 1 8、 制 御信号線、 電源配線およびストリップ線路 2 4を位相制御層 3 5に一括形成した ので、 従来のように個々の回路部品を個別に実装する場合と比較して、 別途搭載 する部品の点数および接続点数が削減されるとともに、 組立工数が削減され、 フ エーズドアレイアンテナ全体の製造コストを大幅に削減できる。
なお、 本発明で用いる各ストリップ線路としては、 マイクロストリップ形の他、 トリプレート形、 コプレーナ導波管形、 スロッ ト形などの分布定数線路を利用で さる。
また、 放射素子 1 5としては、 パッチアンテナの他、 プリンテツドダイポール アンテナ、 スロットアンテナ、 アパーチャ素子などを利用でき、 特に結合層 3 3 のスロット 2 1の開口部を大きくすることによりスロッ トアンテナとして利用で き、 この場合は放射素子層 3 1が結合層 3 3で兼用され、 放射素子層 3 1や無給 電素子層 3 1 Aが不要となる。
なお、 結合スロット 2 1の代わりに、 位相制御層 3 5のストリップ線路と放射 素子 1 5とを接続する導電性の給電ピンを用いて高周波信号を結合してもよい。 さらに、 結合スロッ ト 2 2の代わりに、 位相制御層 3 5のストリップ線路から 結合層 3 7に設けられた穴を介して誘電体層 3 8内に突出して設けられた導電性 の給電ピンを用いて高周波信号を結合してもよい。
また、 分配合成層 3 9と同一の機能は、 ラジアル導波路を用いても実現可能で ある。
図 3は、 ラジアル導波路を使用した場合の本発明の構成例を示す説明図である。 この場合、 分配合成機能は、 図 3に示す多層基板部 2のうち、 誘電体層 3 8， 接地層 3 9 A， プローブ 2 5により実現され、 図 2の形態においては必要であつ た合成分配層 3 9が不要となっている。
なお、 この場合も誘電体層 3 8はプリント基板， 発泡剤， あるいは空間 （空気 層） により構成される。
また、 接地層 3 9 Aとしては、 プリント基板上の銅箔をそのまま利用してもよ いし、 金属板あるいは誘電体層 3 8の側面全体を囲む金属筐体などを別途設けて あよい。
さらに、 本発明は空間給電フェーズドアレイアンテナにおいても適用可能であ る。
その一例として、 図 4に反射型空間給電フヱーズドアレイアンテナの構成例を 示す。
図 4に示されるフェーズドアレイアンテナ 1は、 給電部 1 3， 一次放射部 2 6 からなる放射給電部 2 7と多層基板部 2、 および制御装置 1 1 (図示せず） とか ら構成される。
ここで、 多層基板部 2は図 2に示される形態とは異なり、 放射素子層 3 1， 誘 電体層 3 2， 結合層 3 3， 誘電体層 3 4および位相制御層 3 5から構成されてい る。
また、 図 1に示された分配合成部 1 4の機能は一次放射部 2 6により実現され ているため、 多層基板部 2から分配合成層 3 9が除外されている。
このフェーズドアレイアンテナ 1においては、 放射給電部 2 7から放射された 高周波信号は放射素子層 3 1上の各放射素子 1 5により一度受信され、 結合層 3 3を介して位相制御層 3 5上の移相ュニット 1 6へそれぞれ結合される。
ここで、 高周波信号は各々の移相ュニット 1 6により位相制御されたのち、 結 合層 3 3を介して再び各放射素子 1 5へと伝搬し、 それぞれの放射素子 1 5から 所定のビーム方向に放射される。
以上説明した空間給電型フェーズドアレイアンテナのように、 多層基板部 2に 合成分配層 3 9を含まない形態においても本発明は有効である。
次に、 図 5を参照して、 各放射素子 1 5ごとに設けられる移相ユニット 1 6に ついて説明する。
図 5は移相ユニットを示すブロック図であり、 ここでは、 それぞれ異なる移相 量 2 2 . 5 ° 、 4 5 ° 、 9 0 ° 、 1 8 0 ° を有する 4つの移相回路 1 7 A〜 1 7 Dから移相器 1 7が構成されている。 各移相回路 1 7A〜1 7Dは、 分配合成部 14から放射素子 1 5へ高周波信号 を伝搬させるストリップ線路 24に接続されている。
特に、 各移相回路 1 7A〜1 7Dには、 スィッチ 1 7 Sがそれぞれ設けられて レヽる。
このスィツチ 1 7 S内の各スィツチを切り換えることにより、 後述するように それぞれ所定の給電移相量を与えるものとなっている。
これら各移相回路 1 7A〜1 7 Dのスィッチ 1 7 Sを個別に制御する位相制御 部 1 8は、 各移相回路 1 7A〜1 7 Dごとに設けられた駆動回路 1 9 A〜 1 9D から構成されている。
各駆動回路 1 9 A〜l 9Dには、 直列接続された 2つのラッチ 1 9 1， 1 92 が設けられている。
そのうち、 ラッチ （第 1のラッチ） 1 9 1は、 入力 Dに接続された信号線 X i のレベルを入力 C LKに接続された走査線 Y iの立ち上がりタイミングでラツチ する。
また、 ラツチ （第 2のラツチ） 1 92は、 ラッチ 1 9 1の出力 Qを入力 C LK に接続されたトリガ信号 T r g ' の立ち上がりでラッチし、 出力 Qをそれぞれ対 応する移相回路のスィツチ 1 7 Sに出力する。
図 5では、 1つの位相制御部 1 8に対して、 2本の信号線 X i l， X i 2と 2 本の走査線 Y j 1， Y j 2とを設けて、 4つの駆動回路 1 9 A〜l 9Dに個別に 各スィツチのオン Zオフデータを設定している。
すなわち、 X i 1， Y i 1で移相回路 1 7 Aの動作を制御し、 X i 1， Y j 2 で移相回路 1 7 Bの動作を制御し、 X i 2， Y j 1で移相回路 1 7 Cの動作を制 御し、 X i 2， Y j 2で移相回路 1 7 Dの動作でを制御している。
図 6は位相制御部の動作を示すタイミングチャートであり、 移相回路 1 7 Aに 対応する駆動回路 1 9 Aが例として示されている。
図 5における信号線駆動部 1 2 Xは、 信号線 X i 1に印可する駆動信号として 駆動回路 1 9 Aのための信号のみならず、 信号線 X i 1に連なる他の駆動回路、 すなわち同一位相制御部 1 8の駆動回路 1 9 Bや他の位相制御部 1 8の駆動回路 のための信号も流しているため、 常に変化している。 一方、 走査線選択部 1 2 Yは周期 T 1の間に Y 1 1〜Y n 2を一本づっ順次選 択しているので、 走査線 Y j 1にパルスが加わえられるのは周期 T 1の間に一度 だけ （図 7の例では t 1 ) である。
ここで、 周期 T 1の時刻 t 1に走査線電圧 Y j 1 ' が Hレベルに変化した場合、 信号線電圧 X i 1 ' のレベルすなわち Hレベルがラッチ 1 9 1の出力 Qから出力 され、 走査線電圧 Y j 1 ' が Lレベルに戻った後もその状態は保持される。
そして、 その後の時刻 t 2においてトリガ信号 T r g， が Hレベルに変化した ときに、 ラッチ 1 9 1の出力 Qがラッチ 1 9 2の出力 Qから出力されるようにな り、 トリガ信号 T r g ' が Lレベルに戻った後もその状態が保持される。
これにより、 移相回路 1 7 Aのスィツチ 1 7 Sは t 2の瞬間から t 4 (次にト リガ信号 T r g ' が加わる瞬間） までオン状態に維持され、 その間はストリップ 線路 2 4を伝搬する高周波信号に + 2 2 . 5 ° の給電移相量が与えられる。
その後の周期 T 2では、 時刻 t 3において、 信号線電圧 X i 1 ' の Lレベルが ラッチ 1 9 1に保持され、 その後の時刻 t 4においてラッチ 1 9 2に保持される。 これにより、 移相回路 1 7 Aのスィツチ 1 7 Sはオフ状態に維持され、 ストリ ップ線路 2 4を伝搬する高周波信号への給電移相量が 0 ° の状態に戻される。 なお、 図 7に示すように、 トリガ信号 T r g ' を常に Hレベルに維持しておい てもよく、 この場合は、 ラッチ 1 9 1のラッチ出力 Qがすぐにラッチ 1 9 2へと 転送されてスィツチ 1 7 Sに出力される。
このようにして、 スィッチ 1 7 Sを順次切り換えることにより、 スィッチ切り 換え時間にともなう放射ビームの瞬断を回避することができ、 常に安定した動作 を確保することが可能となる。
なお、 ラッチ 1 9 2の出力電圧または電流がスィッチ 1 7 Sを駆動するに十分 でない場合は、 ラッチ 1 9 2の出力側に電圧増幅器あるいは電流増幅器を設けて あよい。
次に、 図 8を参照して、 具体的な寸法の一例を引用しながらスィッチ 1 7 Sの 構成例について説明する。
図 8はスィツチの構成例を示す斜視図である。
このスィッチは、 コンタク ト （微小接点部） 6 4によりス トリ ップ線路 6 2， 6 3を短絡 Z開 ¾ίするマイクロマシンスィツチから構成されている。 ここでいう マイクロマシンスィツチは、 半導体素子製造プロセスにより集積されるに適した 微小スィツチである。
ス トリ ップ線路 （第 1， 第 2のス トリ ップ線路） 6 2， 6 3 (厚さ l // m程 度） は僅かな隙間を有して基板 6 1上に形成されており、 その隙間の上部にはコ ンタク ト 6 4 (厚さ 2 /x m程度） がストリップ線路 6 2， 6 3と接離自在となる よう支持部材 6 5により支持されている。
ここでコンタク ト 6 4の下面とストリップ線路 6 2， 6 3の上面との距離は 4 m程度であり、 基板 6 1の上面を基準としたコンタク ト 6 4の上面の高さ、 つ まりマイクロマシンスィツチ全体の高さは 7 m程度である。
一方、 基板 6 1上のストリップ線路 6 2， 6 3の隙間には、 導体の電極 6 6 (厚さ 0 . 2 / m程度） が形成されており、 この電極 6 6の高さ （厚さ） は、 ス トリップ線路 6 2， 6 3の高さ （厚さ） よりも低い （薄い） 。
このスィツチの動作について以下に説明する。
電極 6 6には、 駆動回路 1 9 A〜l 9 Dの出力電圧 （例えば 1 0〜1 0 0 V程 度） が個別に供給される。
ここで、 電極 6 6に正の出力電圧が印加された場合は、 これにより電極 6 6の 表面に正電荷が発生するとともに、 対向するコンタク ト 6 4の表面には静電誘導 により負電荷が現れ、 両者間の吸引力によりストリップ線路 6 2 , 6 3側へ引き 寄せられる。
このとき、 コンタク ト 6 4の長さがストリ ップ線路 6 2， 6 3の隙間よりも長 いため、 コンタク ト 6 4がストリップ線路 6 2， 6 3の両方に接触し、 ストリツ プ線路 6 2 , 6 3がコンタク ト 6 4を介して高周波的に導通状態となる。
また、 電極 6 6への出力電圧の印加が停止された場合は、 吸引力がなくなって 支持部材 6 5によりコンタク ト 6 4が元の離間した位置へ復元され、 ストリップ 線路 6 2 , 6 3が開放される。
なお、 以上の説明では、 コンタク ト 6 4に電圧を与えず、 電極 6 6に対して出 力電圧を印加する場合について説明したが、 逆も可能である。
すなわち、 電極 6 6に電圧を与えず、 コンタク ト 6 4に対して導体からなる支 持部材 6 5を介して駆動回路の出力電圧を印加するようにしてもよく、 前述と同 様の作用が得られる。
また、 コンタク ト 6 4は、 少なくとも下面が導体で形成され、 ストリップ線路 6 2， 6 3とォーミック接触するものであっても、 導体部材の下面に絶縁体薄膜 が形成されストリップ線路 6 2 , 6 3と容量結合するものであってもよい。
ここで、 マイクロマシンスィッチは、 コンタク ト 6 4が可動部分であるため、 フェーズドアレイアンテナのように多層基板内に位相制御層 3 5を設けた場合に、 コンタク ト 6 4が自由に可動できるような空間を設ける必要がある。
このように、 給電位相の制御を行うスイッチング素子として、 マイクロマシン スィツチを用いるようにしたので、 P I Nダイォードなどの半導体デバイスを用 いる場合と比較して、 半導体接合面での電力消費がなくなり、 消費電力が 1 0分 の 1程度まで低減できる。
次に、 位相制御層 3 5に組み込まれる移相ュニット 1 6を構成する回路部品の 形成手段について説明する。
図 9〜図 1 1は、 回路部品を形成する手段の一例として、 半導体素子製造プロ セス、 特にガラス基板上へ薄膜トランジスタ （T F T) を形成する手段を応用し て位相制御部 1 8 (図示せず） と、 スィッチ 1 7 Sここではマイクロマシンスィ ツチを同時に形成する場合を示す。
まず、 表面が平坦度 R a = 4〜5 n m程度に精密研磨されたガラス基板 2 0 1 を用意し、 この上にフォトレジス トを塗布する。
これを公知のフォ トリソグラフィ技術でパターンエングし、 図 9 ( a ) に示す ように、 所定の箇所に溝 2 0 2 Aを備えたレジストパターン 2 0 2を形成する。 次に、 図 9 ( b ) に示すように、 溝 2 0 2 Aを含むレジストパターン 2 0 2の 上に、 スパッタ法で、 例えばクロムまたはアルミなどからなる金属膜 2 0 3を形 成する。
そして、 有機溶剤などに溶解させる方法などによりレジストパターン 2 0 2を 除去することで、 その上の金属膜 2 0 3を選択的に除去 （リフトオフ） し、 図 9 ( c ) に示すように、 ガラス基板 2 0 1上にゲート電極 2 0 3 Aと配線パターン 2 2 0を形成する。 次に、 図 9 ( d ) に示すように、 ガラス基板 2 0 1上に、 ゲート電極 2 0 3 A および配線パターン 2 2 0を覆うように、 スパッタ法でシリコン酸化物等を成長 させて絶縁膜 2 0 4を形成する。
そして、 その絶縁膜 2 0 4上にフォ トレジス トを塗布し、 これを公知のフォト リソグラフィ技術でパターンユングし、 図 9 ( e ) に示すように、 ゲート電極 2 0 3 A上に開口部 2 0 5 Aを備えたレジストパターン 2 0 5を形成する。
次に、 図 9 ( f ) に示すように、 開口部 2◦ 5 Aを埋めるようにレジストパタ ーン 2 0 5上に、 スパッタ法により、 シリコン膜 2 0 6を形成する。
そして、 有機溶剤などに溶解させる方法などによりレジストパターン 2 0 5を 除去することで、 図 1 0 ( g ) に示すように、 絶縁膜 2 0 4の上であってゲート 電極 2 0 3 Aの上部位置に半導体層 2 0 6 Aを形成する。
これにより、 半導体層 2 0 6 Aの下に絶縁膜 2 0 4を介してゲート電極 2 0 3 Aが配置された構成となる。
次に、 半導体層 2 0 6 Aに対してソースおよびドレインを形成した後、 図 1 0 ( h ) に示すように、 絶縁膜 2 0 4上にドレイン電極 2 0 7およびソース電極 2 0 8を形成する。
これにより、 半導体層 2 0 6 A、 絶縁膜 （ゲート絶縁膜） 2 0 4、 ゲ一ト電極 2 0 3 A、 ドレイン電極 2 0 7およびソース電極 2 0 8からなる薄膜トランジス タ （MO S ) 2 1 0が形成される。
これら電極形成の際、 同時にその近傍の所定位置に、 スィッチ 1 7 Sのストリ ップ線路 6 2、 6 3およびスイツチ駆動用電極 6 6、 支持部材 6 5の柱部電極 (図示せず） を同時に形成する。
なお、 これらパターン形成手段としては、 ゲート電極 2 0 3を形成した場合と 同様に、 リフトオフ法を用いればよい。
次に、 図 1 0 ( i ) に示すように、 ストリップ線路 6 2， 6 3上に、 金等から なる金属膜 2 0 9を選択的に成長させる。
これにより、 配線抵抗が下がって高周波帯における通過損失が低減できると同 時に、 コンタクト 6 4がストリップ線路 6 2、 6 3と高周波的に導通状態となる 位置まで変位した場合でも、 コンタクト 6 4と電極 6 6との間に空隙が確保され、 コンタク ト 6 4と電極 6 6との短絡を回避できる。
次に、 図 1 0 ( j ) に示すように、 基板 2 0 1上を全部覆うように、 スパッタ 法によりシリコン酸化膜等の絶縁膜 2 1 1を形成する。
この絶縁膜 2 1 1上の領域に、 リフトオフ法により、 金属からなるマスクバタ ーン 2 1 2を形成する。
そして、 このマスクパターン 2 1 2をマスクとしてドライエッチング法でエツ チングすることにより、 図 1 0 ( k ) に示すように、 薄膜トランジスタ 2 1 0上 に、 絶縁膜 2 1 1からなる保護膜 2 1 1 Aを形成する。
これにより、 半導体層 2 0 6 Aが保護膜 2 1 1 Aにより密閉され、 薄膜トラン ジスタ 2 1 0の安定動作が得られる。
次に、 図 1 1 ( 1 ) に示すように、 ポリイミ ド等を塗布し乾燥および硬化させ て、 基板 2 0 1の全域に、 膜厚 5〜 6 m程度に犠牲層 2 1 3を形成する。
そして、 公知のフォトリソグラフィ技術とエッチング技術を用いて、 スィッチ 1 7 Sの支持部材 6 5の柱部位置に開口部 （図示せず） を形成し、 その開口部を 充填するように金属からなる柱部を形成する。
次に、 図 1 1 (m) に示すように、 この柱部 6 5 Aとス トリ ップ線路 6 2， 6 3上とにまたがる位置に、 金属からなる支持部材 6 5のアーム （腕） 部およびコ ンタク ト 6 4を、 リフトオフ法により形成する。
これにより、 コンタクト 6 4および支持部材 6 5のアーム部が、 支持部材 6 5 の柱部と電気的に接続される。
次に、 酸素ガスのプラズマを用いたドライエッチング法で、 図 1 1 ( n ) に示 すように、 犠牲層 2 1 3のみを選択的に除去する。
これにより、 前述した （図 8参照） マイクロマシンスィッチ （スィッチ 1 7 S ) 力 S、 薄膜トランジスタ 2 1 0と同時に、 ガラス基板 2 0 1すなわち位相制御 層 3 5上に形成される。
以上説明した例では位相制御部 1 8を構成する薄膜トランジスタ 2 1 0とスィ ツチ 1 7 Sをガラス基板上に同時に形成する手段について述べたが、 本発明の移 相ュニット 1 6を構成する回路部品の形成手段はこれに限らず、 薄膜トランジス タをガラス基板に形成した後にスィツチ 1 7 Sを別途形成することも可能である c また、 ガラス基板 2 0 1の代わりに半導体基板を用い、 不純物拡散法にて本例 と同様の能動素子を半導体基板上に形成した後に別途スィツチ 1 7 Sを形成する ことも可能である。
以上説明したように、 本発明では半導体素子製造プロセスを用いることにより 位相制御層 3 5上に位相制御部 1 8を構成する回路部品を同一面上にその全てを 同一プロセス中で一括して形成することにより、 従来のように個々の回路部品を 個別に実装する場合と比較して、 別途搭載すべき部品点数および接続点数が削減 される為組立工数が削減され、 フェーズドアレイアンテナ全体の製造コストを大 幅に削減できる。
次に、 図 1 2を参照して、 移相器で用いるスィッチの実装形態について説明す る。
本発明では、 多層構造の内部に積層される位相制御層 3 5において、 移相器の スィツチが同一基板上に同時多数に一括形成されている。
図 1 2はスィッチの実装例を示す説明図であり、 ここではスィッチの実装スぺ ースである空間を別部品であるスぺーサで形成した例として、 （a ) はスィッチ 上面に空間を確保した場合、 （b ) はスィッチ下面に空間を確保した場合を示し ている。
図 1 2 ( a ) では、 誘電体層 3 6上に位相制御層 3 5が形成されており、 移相 器 1 7で用いられるスィツチ 1 7 S、 ここではマイクロマシンスィツチが、 位相 制御層 3 5上に一括形成されている。
なお、 誘電体層 3 6としては、 ガラス基板 （比誘電率： 4〜8程度） の他、 半 導体 （シリコン、 ガリウム砒素） 基板も利用できる。
また、 位相制御層 3 5の薄膜形成は、 前述したように真空蒸着法やスパッタリ ング法で行われ、 パターンの形成は金属マスクを通して、 あるいはフォ トエッチ ング法により行われる。
特に、 駆動回路 1 9 A〜1 9 Dを構成する 2つのラッチ 1 9 1， 1 9 2は、 誘 電体層 3 6上に、 薄膜トランジスタ （T F T ) により形成されている。
先ほど述べたようにマイクロマシンスィツチのコンタク トなどのような可動部 を有するスィツチ 1 7 Sを用いる場合には、 スィツチの実装スペースとしての空 間を確保する必要がある。
ここでは、 その実装スペースは、 位相制御層 3 5と結合層 3 3との間に形成さ れた空間 3 4 S (内部空間） から構成されており、 ここでは別部品であるスぺー サ 3 4 Aを設けることにより空間 3 4 Sを形成している。
この場合、 スぺーサ 3 4 Aを結合スロット 2 1の下部に配置してもよく、 これ により、 通常、 空き領域となる結合スロット 2 1の真下をスぺーサ 3 4 Aの配置 領域として兼用でき、 スぺーサ 3 4 Aによる占有面積を削減できる。
さらに、 スぺーサ 3 4 Aとして、 アルミナなど比誘電率が 5〜3 0程度の高誘 電率の材料を用い、 結合スロッ ト 2 1の下部に配置してもよく、 結合スロッ ト 2 1と位相制御層 3 5上のストリップ線路 2 4とが高周波的に効率よく結合される。 また、 スぺーサ 3 4 Aは誘電体層 3 6に設けられ、 その表裏が電気的に接続さ れているビアホール （導通ホール） の真上位置に配置して、 接地パターン例えば 結合層 3 3および 3 7の導体パターンと電気的に接続するようにしてもよレ、。 図 1 2 ( b ) では、 前述した、 図 1 2 ( a ) と比較して、 誘電体層 3 6、 位相 制御層 3 5および誘電体層 3 4が逆の順序に多層化されている。
すなわち、 誘電体層 3 6の上側と結合層 3 3とが密接し、 誘電体層 3 6の下側 の位相制御層 3 5と結合層 3 7との間にスぺーサ 3 4 Aが設けられ、 その空間 3 4 Sにより誘電体層 3 4が形成されている。
したがって、 スィッチ 1 7 Sのマイクロマシンスィッチは位相制御層 3 5に対 してその下面に空間 3 4 Sを確保した形になっている。
次に、 図 1 3を参照して、 移相器で用いるスィッチの他の実装形態について説 明する。
図 1 3はスィッチの他の実装例を示す説明図であり、 ここではスィッチの実装 スペースを各種部材により形成している。
図 1 3 ( a ) は、 誘電体膜 3 4 Bを用いてスィッチ 1 7 Sの実装スペースとし て空間 3 4 Sを形成した場合を示している。
この場合、 ポリイミ ドなどの誘電体膜 3 4 Bはスィッチ 1 7 Sを形成する際に 用いる犠牲層 2 1 3上にさらに誘電体膜を付与した後に選択的にその誘電体膜お よび犠牲層 2 1 3の一部を取り除くことでスィッチ 1 7 Sの高さより厚い誘電体 膜 3 4 Bを形成することが可能である。
なお、 誘電体膜 3 4 Bとして感光性接着剤を用いることにより、 その後の基板 積層の際の接着剤として兼用できる。
図 1 3 ( b ) は、 位相制御層 3 5上の配線パターン導体を厚く形成することに より、 スィッチ 1 7 Sの実装スペースとしての空間 3 4 Sを形成した場合を示し ている。
配線パターン導体を厚く形成する方法としては、 スィッチ 1 7 Sを保護した上 で電解メツキなどにより金属を厚付けメツキすればよレ、。
また、 この配線パターン導体としては、 比較的幅拡のストリップ線路 2 4や別 途設けた面積の大きなスぺーサ専用配線パターンなどを用いることにより、 安定 した実装スペースが得られる。
また図 1 3 ( c ) は、 キヤビティー （空間） 3 4 Eを有する基板 3 4 Dを用い てスィツチ 1 7 Sの実装スペースとしての空間 3 4 Sを形成した場合を示してい る。
この場合、 基板 3 4 Dには、 位相制御層 3 5上に実装されたスィッチ 1 7 Sの 位置に対応するように、 予めキヤビティー 3 4 Eを形成しておく。
そして、 この基板 3 4 Dを誘電体層 3 4として、 位相制御層 3 5と結合層 3 3 との間に積層すればよレ、。 .
なお、 基板 3 4 Dとしては、 比較的誘電率の低い （比誘電率： 1〜4程度） 基 板が用いられる。
キヤビティー 3 4 Eの形成方法としては、 機械加工により基板 3 4 Dの表面を 切削してもよく、 あるいは型抜きなどにより貫通穴を設けてもよい。
また、 有機基板に感光性樹脂を塗布した後、 露光および現像処理によりキヤビ ティー 3 4 E部分の樹脂を剥離するようにしてもよく、 各種の形成方法を利用で きる。
(実施例）
次に、 図 1 4〜図 1 8を参照して、 本発明を 3 O G H zのフェーズドアレイァ ンテナに適用した場合の第 1〜第 5の実施例 （1放射素子あたりの構成例） につ いて説明する。 なお、 以下では、 それぞれ異なる移相量 22. 5° 、 45° 、 90° 、 1 80 。 を有する 4つの移相回路 1 7A〜1 7 Dから移相器 1 7を構成した場合を例に 説明する。
さらに、 図 14〜図 1 8で引用された実施例では、 駆動回路 1 9 A〜 1 9 Dは それぞれ対応する移相回路の周辺に配置されているが、 一つの移相ュニットに対 応する駆動回路が 1力所に集積されて配置されてもよいし、 ある程度数をまとめ て複数の移相ュニットに対応する駆動回路を一力所に集積して配置してもよレ、。 また、 移相回路のスイッチング素子としてマイクロマシンスィツチが用いられ ているものとする。
なお、 以下に記載する寸法は、 あくまでも 3 OGH zにおけるアンテナの各部 寸法の例示に過ぎず周波数が変われば寸法が変わるのはもちろんのこと、 30G H zであっても別の寸法で実現可能であることをあらかじめ断っておく。
まず、 図 14を参照して、 第 1の実施例について説明する。
図 14は第 1の実施例を示す回路配置図であり、 （a) は移相ユニット全体を 示す位相制御層の回路配置図、 （b) は多層構成を示す模式図、 （c) は位相制 御層 35上に配線されている信号線および走査線等が交差する部分を模式した拡 大図である。
図 14 (a) に示すように、 移相ユニット 1 6は、 アレイ状に配置された各放 射素子 1 5に対応して設けられており、 ほぼ正方形 （ 5 mm X 5 mm) の領域 (図中破線正方形参照） 内に形成されている。
特に、 その周部には、 信号線選択部 1 2 Xからの信号線 X i 1， X i 2、 走査 線選択部 1 2 Yからの走査線 Y j 1， Y j 2、 制御装置 1 1からのトリガ信号線 T r g、 およびスィッチの駆動電源線 V d r vが格子状に配置されている。 また、 これら配線の内側には、 結合スロット 22の上部位置から結合スロット 21の下部位置までを接続するストリップ線路 24が設けられている。
さらに、 このス トリ ップ線路 24の途中には、 22. 5° ， 45° ， 90° ， 1 80° の各移相回路とこれに対応する駆動回路とがそれぞれ配置されている。 そして、 これら移相回路と駆動回路 1 9 A〜l 9Dとが、 位相制御層 35とし て同一基板 （ガラス基板） 上の同一面上に一括して形成されている。 また、 スロット 2 1の上層の放射素子層 3 1には、 直径 2. 5mm〜4mmの 円形の放射素子 1 5 (図中細線破線） が配置されている。
図 14 (b) には、 第 1の実施例による多層構造が示されており、 前述した図 1 2と同じ部分には同一符号を付してある。
なお、 この図は多層構造を模式的に示すものであり、 図 14 (a) の特定の断 面を示すものではない。
本実施例における多層構成は、 図 14 (b) の下から上へ順に、 接地層 39A、 ラジアル導波路を形成する誘電体層 38 (厚さ lmm) 、 接地層 37、 誘電体層 36 (厚さ 0. 2 mm) 、 位相制御層 35、 誘電体層 34 (厚さ 0. 2 mm) 、 結合スロット 21が形成された接地層 33、 誘電体層 32 (厚さ 0. 3 mm) 、 放射素子層 3 1、 誘電体層 3 1 B (厚さ l mm) 、 無給電素子層 3 1 Aが積層さ れている。
ここで、 位相制御層 35と結合層 33との間の誘電体層 34は、 厚さ （高さ） が 0. 2 mmのスぺーサ 34 Aにより確保された空間から構成されており、 位相 制御層 35上にはスィツチ 1 Ί Sがー括にて形成されている。
この場合、 スぺーサ 34 Aを結合スロット 21の下部に配置してもよく、 これ により、 通常、 空き領域となる結合スロット 2 1の真下をスぺーサ 34 Aの配置 領域として兼用でき、 スぺーサ 34 Aによる占有面積を削減できる。
さらに、 スぺーサ 34 Aとして、 アルミナなど比誘電率が 5〜 30程度の高誘 電率の材料を用い、 結合スロット 2 1の下部に配置してもよく、 結合スロット 2 1と位相制御層 35上のストリップ線路 24とが高周波的に効率よく結合される。 また、 図 14 (c) には位相制御層 35に形成され、 横方向に配線された走査 線 Y j 1， Y j 2と、 縦方向に配線された信号線 X i 1， X i 2、 トリガ信号線 T r gおよび駆動電源線 Vd r vとが交差する部分についての拡大図を示したも のであるが、 本構造は誘電体層 36上へ配線 36 Bをあらかじめ形成しておき、 その上に絶縁膜 36 Aを誘電体層 36全面に付与した後、 配線 36 Cを形成する ことで得ることができる。
特に誘電体 36をガラス基板とし、 位相制御部を薄膜トランジスタで誘電体層 36上へ形成する場合、 薄膜トランジスタのゲ一ト電極を形成すると同時に配線 3 6 Bを形成し、 絶縁膜 3 6 Aとしてシリコン酸化膜等をスパッタリング法にて ガラス基板の全面に付与した後、 薄膜トランジスタのソース電極、 ドレイン電極 を形成すると同時に配線 3 6 Cを形成してもよレ、。
また、 誘電体 3 6上に縦方向および横方向の配線をあらかじめ同時に形成して おき、 上記各制御信号線が交差する部分については、 ゼロオームのジヤンパ抵抗 でその干渉を回避することも可能である。
次に、 図 1 5を参照して、 本発明の第 2の実施例について説明する。
図 1 5は第 2の実施例を示す回路配置図であり、 （a ) は移相ユニット全体を 示す位相制御層の回路配置図、 （b ) は多層構成を示す模式図、 （c ) は位相制 御層 3 5上に配線されている信号線および走査線等が交差する部分を模式した拡 大図である。
本実施例は、 図 1 2 ( b ) に示したように、 位相制御層 3 5上にスィッチ 1 7 Sがー括形成され、 結合層 3 3上に形成されている誘電体層 3 6に一体化されて おり、 その実装スペースとしての空間がスぺーサ 3 4 Aにより確保されている。 この場合、 スィツチ 1 7 Sは下向きに実装されていることになる。
なお、 第 1の実施例においては、 高誘電率を有するスぺーサ 3 4 Aを用いたが、 図 1 5に示す第 2の実施例については導体からなるスぺ一サを用いた構成を示し ている。
この場合、 誘電体層 3 6に設けられたビアホール （導通ホール） の位置に導体 スぺーサを配置して、 接地パターン、 例えば結合層 3 7および結合層 3 3の接地 パターンとが電気的に接続されている。
これにより、 別途、 接地電位を結合する手段を設けることなく、 接地板間不要 モード （パラレルプレートモ一ド） を抑制することができる。
なお、 第 1の実施例に对し誘電体層 3 6にビアホール 3 6 Aを形成し、 スぺー サ 3 4 Aとして導体を用いること、 第 2の実施例に対し誘電体層 3 6にビアホー ル 3 6 Aを形成せずにスぺーサ 3 4 Aとして誘電体を用いることができ、 この場 合各々同様の効果を得ることができる。
次に、 図 1 6を参照して、 本発明の第 3の実施例について説明する。
図 1 6は第 3の実施例を示す回路配置図であり、 （a ) は移相ユニット全体を 示す位相制御層の回路配置図、 （b ) は多層構成を示す模式図、 （C ) は位相制 御層 3 5上に配線されている信号線および走査線等が交差する部分を模式した拡 大図である。
ここでは、 図 1 3 ( a ) に示したように、 誘電体膜 3 4 B (厚さ 1 0 / m) に より、 スィッチ 1 7 Sを実装するスペースとしての空間が確保されている。
特に、 図 1 3 ( a ) では、 誘電体膜 3 4 Bのみで誘電体層 3 4を構成したが、 本実施例では、 誘電体膜 3 4 Bと結合層 3 3との間に、 基板 3 4 Cが揷入されて いる。
これは、 位相制御層 3 5と結合層 3 3との間に必要な距離が、 スィッチ 1 7 S の高さに比較してかなり高い場合、 誘電体層 3 4のうちスィツチ 1 7 Sを実装す るための空間の高さより上側を基板 3 4 Cで構成したものである。
これにより、 誘電体膜 3 4 Bの厚さが薄く済み、 誘電体膜 3 4 Bの形成処理が 容易となる。
また、 基板 3 4 Cとして誘電体 （例えば、 比誘電率 = 5〜3 0 ) を用いること により、 位相制御層 3 5上のストリップ線路 2 4からの高周波信号が結合スロッ ト 2 1を介して効率よく放射素子 1 5に結合される。
次に、 図 1 7を参照して、 本発明の第 4の実施例について説明する。
図 1 7は第 4の実施例を示す回路配置図であり、 （a ) は移相ユニット全体を 示す移相制御層の回路配置図、 （b ) は多層構成を示す模式図、 （c ) は位相制 御層 3 5上に配線されている信号線および走査線等が交差する部分を模式した拡 大図である。
ここでは、 図 1 3 ( b ) に示したように、 位相制御層 3 5の配線パターン厚に より、 スィッチ 1 7 Sを実装するスペースとしての空間が確保されている。 この場合、 ストリツプ線路 2 4の一部の配線パターン 2 4 Bが、 厚付けメツキ などにより、 スィッチ 1 7 Sの高さより厚く形成されている。
そして、 この厚膜の配線パターン 2 4 Bと結合層 3 3との間に、 基板 3 4 が 揷入されている。
なお、 基板 3 4 Cとして高誘電体 （例えば、 比誘電率 = 6〜 8 ) を用いること により、 位相制御層 3 5上のストリップ線路 2 4からの高周波信号が結合スロッ ト 2 1を介して効率よく放射素子 1 5に結合される。
次に、 図 1 8を参照して、 本発明の第 5の実施例について説明する。
図 1 8は第 5の実施例を示す回路配置図であり、 （a ) は移相ユニット全体を 示す位相制御層の回路配置図、 （b ) は多層構成を示す模式図、 c ) は位相制御 層 3 5上に配線されている信号線および走査線等が交差する部分を模式した拡大 図である。
ここでは、 図 1 3 ( c ) に示したように、 キヤビティー 3 4 Eを有する基板 3 4 D (厚さ Ι Ο μ ηι) により、 スィッチ 1 7 Sを実装するスペースとしての空間 が確保されている。
この場合、 基板 3 4 Dには、 その位相制御層 3 5上に実装されているスィッチ 1 7 Sの位置に、 キヤビティー （空間） 3 4 Εが形成されており、 基板密着時に はスィツチ 1 7 Sがキヤビティー 3 4 Ε内に納められる。
なお、 基板 3 4 Dとして高誘電体 （例えば、 比誘電率 = 6〜 8 ) を用いること により、 位相制御層 3 5上のストリツプ線路 2 4カゝらの高周波信号が結合ス口ッ ト 2 1を介して効率よく放射素子 1 5に結合される。
基板 3 4 Dにキヤビティー 3 4 Εを形成方法としては、 ルータなどにより基板 3 4 Dの表面を切削する機械加工、 あるいは型抜きなどにより貫通穴を設ける機 械加工でもよい。
また、 有機基板に感光性樹脂を塗布した後、 露光および現像処理によりキヤビ ティー 3 4 Ε部分の樹脂を剥離するようにしてもよく、 各種の形成方法を利用で さる。
以上、 図 1 4〜図 1 8を引用し、 分配合成部 1 4としてラジアル導波路を採用 した場合について述べたが、 図 2に示した形態、 すなわち分岐ス トリ ップ線路に よる分配合成層 3 9を用いてもよいことは言うまでもない。
また、 前述したように、 図 1 4〜図 1 8で示した実施例とは異なる積層の順番 へも、 本発明を適用することができる。
例えば、 積層の順番を下から上へ順に、 位相制御層 3 5， 誘電体層 3 6， 結合 層 3 7， 誘電体層 3 8 Α， 分配合成層 3 9， 誘電体層 3 8， 結合層 3 3， 誘電体 層 3 2， 放射素子層 3 1として、 分配合成層 3 9を内側の層に、 位相制御層 3 5 を外側の層に配置することも可能である。
この場合、 高周波信号の層間結合手段としては、 例えば、 分配合成層 3 9と位 相制御層 3 5の間は結合層 3 7上に設けられた穴を貫通する給電ピンにより高周 波的に接続し、 位相制御層 3 5と放射素子 1 5の間も結合層 3 7上および結合層 3 3上を貫通する給電ピンにより高周波的に接続すればよい。
このように位相制御層 3 5を外側に配置すると、 位相ュニット 1 6の高さによ らず積層構成が可能となる。
さらに、 図 4に示す形態のように、 放射給電部 2 7を多層基板部 2の他に別途 設けて空間給電方式を用いれば、 分配合成部 1 4として機能する層 （図 2におけ る分配合成層 2 7や図 1 4〜図 1 8の実施例におけるラジアル導波路） を多層基 板部 2から除くことができる。
産業上の利用可能性
本発明によるフェーズドアレイアンテナは、 高利得で高周波数帯に適用可能な アンテナであり、 特に衛星通信に使用される衛星追尾車載アンテナや衛星搭載用 アンテナなどにも有用である。

Claims

請 求 の 範 囲
( 1 ) マイクロ波やミリ波などの高周波信号の送受信に用いられ、 各放射素子で 送受信される前記高周波信号の位相を制御することによりそのビーム方向を調整 するフェーズドアレイアンテナにおいて、
少なくとも、
多数の前記放射素子が配置された放射素子層と、
前記各放射素子から送受信される前記高周波信号の位相を制御する多数の位相 制御手段が形成された位相制御層との多層構造を有し、
前記各位相制御手段は、 マトリックス状に設けられた信号線と走査線に基づき 位相制御され、 一括して前記位相制御層の基板に形成されたことを特徴とするフ エーズドアレイアンテナ。
( 2 ) 前記フェーズドアレイアンテナは、 前記位相制御層と放射素子との間に高 周波信号結合用の第 1の結合層を設けたことを特徴とする請求項 1記載のフエ一 ズドアレイアンテナ。
( 3 ) マイクロ波やミリ波などの高周波信号の送受信に用いられ、 各放射素子で 送受信される前記高周波信号の位相を制御することによりそのビーム方向を調整 するフェーズドアレイアンテナにおいて、
前記各放射素子から送受信される前記高周波信号の位相を制御する各位相制御 手段が形成された位相制御層と、 高周波信号結合用の第 1の結合層と、 多数の前 記放射素子が配置された放射素子層と、 無給電素子層とを順に積層した多層構造 を有し、
前記各位相制御手段は、 マトリックス状に設けられた信号線と走査線に基づき 位相制御され、 一括して前記位相制御層に形成されたことを特徴とするフェーズ ドアレイアンテナ。
( 4 ) 前記位相制御層は、 前記位相制御手段が実装された面の上部に所定の高さ の空間を有していることを特徴とする請求項 1記載のフエーズドアレイァンテナ c
( 5 ) 前記多層構造を構成する各層間には、 誘電体層を有することを特徴とする 請求項 3記載のフェーズドアレイアンテナ。
( 6 ) 前記フェーズドアレイアンテナは、 さらに送信信号を前記各位相制御手段 に分配するとともに前記各位相制御手段からの受信信号を合成する分配合成部を 具備することを特徴とする請求項 1記載のフヱ一ズドアレイァンテナ。
( 7 ) 前記位相制御手段は、 異なる移相量毎に前記信号線と走査線を受けて高周 波スィツチを駆動する複数の駆動回路と、 前記駆動回路の出力にて前記移相量に 対応した長さの分布定数線路を前記高周波スィツチにて切り替える複数の移相回 路とからなる移相ユニットであることを特徴とする請求項 1記載のフェーズドア
( 8 ) 前記駆動回路は、 薄膜トランジスタ技術により構成されることを特徴とす る請求項 Ί記載のフェーズドアレイァンテナ。
( 9 ) 前記駆動回路は、 前記走査線の電圧レベルに基づき前記信号線の電圧レべ ルをラッチする第 1のラッチと、 トリガ信号に基づき前記第 1のラッチの出カレ ベルをラッチして前記高周波スィツチに与える第 2のラツチとからなることを特 徴とする請求項 7記載のフェーズドアレイアンテナ。
( 1 0 ) 前記トリガ信号は、 パルス信号であることを特徴とする請求項 9記載の フェーズドアレイアンテナ。
( 1 1 ) 前記トリガ信号は、 前記第 2のラッチに常時出力されることを特徴とす る請求項 9記載のフェーズドアレイアンテナ。
( 1 2 ) 前記高周波スィッチは、 第 1、 第 2のス トリ ップ線路から離間して支持 されたコンタク トを電気的または磁気的に作動させることにより、 前記第 1のス トリップ線路と第 2のス トリップ線路とを前記コンタク トを介して電気的に接続 開放するマイクロマシンスィツチからなることを特徴とする請求項 7記載のフ エーズドアレイアンテナ。
( 1 3 ) 前記放射素子は、 パッチアンテナ若しくはスロッ トアンテナであること を特徴とする請求項 1記載のフェーズドアレイァンテナ。
( 1 4 ) 前記分配合成部は、 ストリ ップ線路を用いた分岐回路若しくは内部空間 を有する金属筐体を用いたラジアル導波路からなる分配合成層で構成され、 前記 分配合成層は第 2の結合層を介して前記位相制御層に結合することを特徴とする 請求項 6記載のフエーズドアレイアンテナ。
(1 5) 前記分配合成部は、 空間給電を行う一次放射部で構成されることを特徴 とする請求項 6記載のフェーズドアレイァンテナ。
(1 6) 前記第 1の結合層は、 結合スロット若しくは導電性の給電ピンを用いて 結合することを特徵とする請求項 2記載のフェーズドアレイアンテナ。
(1 7) 前記第 2の結合層は、 結合スロット若しくは導電性の給電ピンを用いて 結合することを特徴とする請求項 14記載のフェーズドアレイ了ンテナ。
(1 8) 前記誘電体層の材質は、 ガラスであることを特徴とする請求項 5記載の フェーズドアレイアンテナ。
(1 9) 前記位相制御層は、 前記位相制御手段が実装された面の上部に所定の高 さの空間を有し、 前記所定の高さは、 前記マイクロマシンスィッチの底面から前 記コンタク トの最大の高さよりも高くすることを特徴とする請求項 1 2記載のフ エーズドアレイアンテナ。
(20) 前記所定の高さは、 前記位相制御層上に形成された誘電体のスぺーサに より確保されることを特徴とする請求項 4記載のフエ一ズドアレイァンテナ。
(21) 前記フェーズドアレイアンテナは、 前記位相制御層と放射素子との間に 高周波信号結合用の第 1の結合層を設け、
前記誘電体のスぺーサは、 前記第 1の結合層の結合スロットの下に設けられて いることを特徴とする請求項 20記載のフェーズドアレイアンテナ。
(22) 前記所定の高さは、 前記位相制御層上に形成された導体のスぺーサによ り確保されることを特徴とする請求項 4記載のフェーズドアレイアンテナ。
(23) 前記所定の高さは、 前記マイクロマシンスィッチを形成する際に用いる 犠牲層と、 この犠牲層の上に形成された誘電体膜とにより確保されることを特徴 とする請求項 1 9記載のフェーズドアレイアンテナ。
(24) 前記所定の高さは、 少なくとも前記マイクロマシンスィッチのコンタク トが接触する部分を除き配線パターン導体を厚く形成することにより確保される ことを特徴とする請求項 1 9記載のフェーズドアレイァンテナ。
(25) 前記所定の高さは、 前記位相制御層上に設けられた誘電体層を取り除い たキヤビティ一で確保されることを特徴とする請求項 4記載のフェーズドアレイ ( 2 6 ) マイクロ波やミリ波などの高周波信号の送受信に用いられ、 各放射素子 で送受信される前記高周波信号の位相を制御することによりそのビーム方向を調 整するフェーズドアレイアンテナの製造方法において、
少なくとも、 多数の前記放射素子が配置された放射素子層と、 前記各放射素子 から送受信される前記高周波信号の位相を制御する各位相制御手段が一括して形 成された位相制御層とが各々フォトリソグラフィ技術およびエツチング技術によ りパターン形成され、
前記パタ一ン形成された各層がそれぞれ所定の順序で積層され、
前記積層された各層が接着されることを特徴とするフェーズドアレイアンテナ の製造方法。
( 2 7 ) 前記位相制御手段は、 異なる移相量毎に信号線と走査線を受けて高周波 スィツチを駆動する複数の駆動回路と、 前記駆動回路の出力にて前記移相量に対 応した長さの分布定数線路を前記高周波スィツチにて切り替える複数の移相回路 とからなることを特徴とする請求項 2 6記載のフェーズドアレイァンテナの製造 方法。
( 2 8 ) 前記駆動回路は薄膜トランジスタで構成され、 前記高周波スィッチは、 第 1、 第 2のストリップ線路から離間して支持されたコンタク トを電気的または 磁気的に作動させることにより、 前記第 1のストリツプ線路と第 2のストリップ 線路とを前記コンタク トを介して電気的に接続/開放するマイクロマシンスィッ チからなることを特徴とする請求項 2 7記載のフェーズドアレイアンテナの製造 方法。
( 2 9 ) 前記位相制御層は、 前記薄膜トランジスタと前記マイクロマシンスィッ チを基板上に半導体素子製造プ口セスにて一括形成されることを特徴とする請求 項 2 8記載のフェーズドアレイアンテナの製造方法。
( 3 0 ) 前記位相制御層は、 基板上に前記薄膜トランジスタのゲート電極を形成 する工程と、 前記ゲート電極上に絶縁膜を形成する工程と、 前記絶縁膜上に半導 体層を形成する工程と、 ソースおよびドレイン電極を形成する工程と、 前記駆動 回路を制御する前記走査線および信号線を形成する工程と、 前記マイクロマ スイツチの前記第 1、 第 2のストリツプ線路と前記第 1、 第 2のストリツプ線路 の間隙に設けられた電極とを形成する工程と、 前記コンタク トを支持する支持部 材を形成する工程と、
前記第 1、 第 2のストリップ線路に電解メツキを選択的に成長させる工程と、 犠牲層を形成する工程と、
前記犠牲層の上に前記コンタク トを形成する工程を有することを特徴とする請 求項 2 8記載のフェーズドアレイアンテナの製造方法。
( 3 1 ) 前記犠牲層はポリイミ ドを用いていることを特徴とする請求項 3 0記載 のフェーズドアレイァンテナの製造方法。
( 3 2 ) 前記位相制御層は、 基板上に前記薄膜トランジスタのゲート電極を形成 すると同時にマトリックス状に設けられた前記信号線と走査線が形成され、 前記 ゲート電極上に絶縁膜が形成され、 前記絶縁膜上に半導体層が形成され、 ソース およびドレイン電極が形成され、
前記薄膜トランジスタのソースおよびドレイン電極が形成されると同時に、 前 記マイクロマシンスィッチの前記第 1、 第 2のス トリ ップ線路と、 前記第 1、 第 2のストリップ線路の間隙に設けられた電極と、 前記コンタク トを支持する支持 部材とが同時に形成され、
前記第 1、 第 2のストリップ線路に電解メツキが選択的に成長され、 犠牲層が形成され、
前記犠牲層の上に前記コンタク トが形成されることを特徴とする請求項 2 8記 載のフェーズドアレイアンテナの製造方法。
( 3 3 ) 前記基板は、 ガラスであることを特徴とする請求項 2 9記載のフェーズ
-ナの製造方法。
PCT/JP1999/006513 1998-12-24 1999-11-22 Antenne a balayage electronique WO2000039890A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US09/869,202 US6559798B1 (en) 1998-12-24 1999-11-22 Phased array antenna and method of manufacturing the same
CA002356265A CA2356265C (en) 1998-12-24 1999-11-22 Phased array antenna and method of manufacturing the same
EP99973554A EP1143562A4 (en) 1998-12-24 1999-11-22 PHASE-CONTROLLED GROUP ANTENNA AND METHOD FOR THEIR PRODUCTION
NO20013112A NO20013112L (no) 1998-12-24 2001-06-21 Fasegruppeantenne og fremgangsmate ved fremstilling av denne

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10/368033 1998-12-24
JP36803398A JP3481481B2 (ja) 1998-12-24 1998-12-24 フェーズドアレイアンテナおよびその製造方法

Publications (1)

Publication Number Publication Date
WO2000039890A1 true WO2000039890A1 (fr) 2000-07-06

Family

ID=18490813

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/006513 WO2000039890A1 (fr) 1998-12-24 1999-11-22 Antenne a balayage electronique

Country Status (6)

Country Link
US (1) US6559798B1 (ja)
EP (1) EP1143562A4 (ja)
JP (1) JP3481481B2 (ja)
CA (1) CA2356265C (ja)
NO (1) NO20013112L (ja)
WO (1) WO2000039890A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023672A2 (en) * 2000-09-15 2002-03-21 Raytheon Company Microelectromechanical phased array antenna
CN110462841A (zh) * 2017-04-07 2019-11-15 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9819504D0 (en) * 1998-09-07 1998-10-28 Ardavan Houshang Apparatus for generating focused electromagnetic radiation
CN1145239C (zh) * 2000-03-27 2004-04-07 信息产业部电信科学技术研究院 一种改进智能天线阵列覆盖范围的方法
JP2004327568A (ja) * 2003-04-23 2004-11-18 Japan Science & Technology Agency 半導体装置
US6856216B1 (en) * 2003-10-06 2005-02-15 Harris Corporation Sample-and-hold phase shifter control voltage distribution in a phased array utilizing voltage-controlled phase shift devices
US8345433B2 (en) * 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
US7321339B2 (en) * 2005-01-14 2008-01-22 Farrokh Mohamadi Phase shifters for beamforming applications
WO2006080322A1 (en) * 2005-01-28 2006-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4974541B2 (ja) * 2005-03-08 2012-07-11 株式会社半導体エネルギー研究所 無線チップの作製方法
US20060202269A1 (en) 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
CN101142715B (zh) 2005-03-15 2012-08-22 株式会社半导体能源研究所 半导体器件以及具有该半导体器件的电子器件
JP4884807B2 (ja) * 2005-03-15 2012-02-29 株式会社半導体エネルギー研究所 無線チップの作製方法
DE102005040280A1 (de) * 2005-03-17 2006-09-28 T-Mobile International Ag & Co. Kg Data Group Call Service
KR100971096B1 (ko) * 2005-06-09 2010-07-20 맥도널드, 디트윌러 앤드 어소시에이츠 엘티디. 경량의 공간-피딩된 능동 위상 어레이 안테나 시스템
US7808434B2 (en) * 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
WO2010147996A1 (en) * 2009-06-15 2010-12-23 Agc Automotive Americas R&D, Inc. Radio frequency signal. combining module and method of providing a signal to a receiver
JP5417622B2 (ja) * 2009-08-19 2014-02-19 独立行政法人 宇宙航空研究開発機構 アナログ・デジタル積層型可変移相器
US9231292B2 (en) * 2010-02-01 2016-01-05 Georgia Tech Research Corporation Multi-antenna signaling scheme for low-powered or passive radio communications
JP2014140088A (ja) * 2011-05-10 2014-07-31 Asahi Glass Co Ltd ガラスアンテナ及び窓ガラス
JP5820252B2 (ja) * 2011-11-30 2015-11-24 サクラテック株式会社 アレイアンテナ
CN102842752B (zh) * 2012-09-10 2014-06-04 佛山市健博通电讯实业有限公司 一种中心轴向零点填充全向天线装置
JP6196787B2 (ja) * 2013-03-08 2017-09-13 キヤノン株式会社 画像形成装置、及びイメージングシステム
WO2014149201A1 (en) 2013-03-15 2014-09-25 Agc Automotive Americas R& D, Inc. Window assembly with transparent regions having a perfoormance enhancing slit formed therein
EP3251167B1 (en) 2015-01-27 2020-07-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated antenna structure
CN106685495A (zh) * 2015-11-05 2017-05-17 索尼公司 无线通信方法和无线通信设备
JP6352963B2 (ja) 2016-03-09 2018-07-04 株式会社東芝 アンテナ装置及びアレイアンテナ装置
WO2017186913A1 (en) 2016-04-28 2017-11-02 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated antenna arrangement, electronic apparatus, radio communication method
WO2018016387A1 (ja) * 2016-07-19 2018-01-25 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
CN109478515B (zh) * 2016-07-29 2021-12-28 夏普株式会社 Tft基板、具备tft基板的扫描天线、及tft基板的制造方法
WO2018079350A1 (ja) * 2016-10-27 2018-05-03 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
WO2018088278A1 (ja) * 2016-11-09 2018-05-17 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
US10749257B2 (en) * 2016-12-09 2020-08-18 Sharp Kabushiki Kaisha TFT substrate, scanning antenna comprising TFT substrate, and TFT substrate production method
CN110140221B (zh) * 2016-12-28 2022-03-08 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
WO2018119928A1 (zh) * 2016-12-29 2018-07-05 华为技术有限公司 一种天线及网络设备
EP3349302B1 (en) 2017-01-12 2019-11-13 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Ambient backscatter communication with devices having a circuit carrier with embedded communication equipment
CN106684551B (zh) 2017-01-24 2019-07-23 京东方科技集团股份有限公司 一种移相单元、天线阵、显示面板和显示装置
US11205847B2 (en) * 2017-02-01 2021-12-21 Taoglas Group Holdings Limited 5-6 GHz wideband dual-polarized massive MIMO antenna arrays
JP6888671B2 (ja) * 2017-04-26 2021-06-16 株式会社村田製作所 アンテナモジュール及び通信装置
US10802375B2 (en) 2017-09-15 2020-10-13 Samsung Electronics Co., Ltd. Optically-controlled switch
JP2019153910A (ja) * 2018-03-02 2019-09-12 株式会社東芝 アンテナモジュールおよびアレイアンテナ
WO2020218290A1 (ja) * 2019-04-25 2020-10-29 株式会社村田製作所 アンテナモジュール及び通信装置
US11757197B2 (en) 2020-03-18 2023-09-12 Kymeta Corporation Electrical addressing for a metamaterial radio-frequency (RF) antenna
KR102509286B1 (ko) * 2021-05-12 2023-03-10 영남대학교 산학협력단 빔 제어 장치 및 그 제조 방법과 이를 구비하는 통신 장치
CN115128573B (zh) * 2022-08-30 2022-12-06 北京摩尔芯光半导体技术有限公司 用于光学相控阵的驱动电路、驱动方法及激光雷达装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01290301A (ja) * 1988-05-18 1989-11-22 Toyo Commun Equip Co Ltd フェーズド・アレイ・アンテナ
JPH0591016U (ja) * 1992-05-14 1993-12-10 三菱電機株式会社 アンテナ制御用データ転送装置
JPH06267926A (ja) * 1993-03-12 1994-09-22 Canon Inc エッチング工程およびこれを用いた静電マイクロスイッチ
JPH1174717A (ja) * 1997-06-23 1999-03-16 Nec Corp フェーズドアレーアンテナ装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0591016A (ja) 1991-09-26 1993-04-09 Toshiba Corp カセツトプレーヤ一体型携帯電話機
US5521406A (en) * 1994-08-31 1996-05-28 Texas Instruments Incorporated Integrated circuit with improved thermal impedance
DE19636850A1 (de) 1996-09-11 1998-03-12 Daimler Benz Aerospace Ag Phasengesteuerte Antenne
EP0887879A1 (en) * 1997-06-23 1998-12-30 Nec Corporation Phased-array antenna apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01290301A (ja) * 1988-05-18 1989-11-22 Toyo Commun Equip Co Ltd フェーズド・アレイ・アンテナ
JPH0591016U (ja) * 1992-05-14 1993-12-10 三菱電機株式会社 アンテナ制御用データ転送装置
JPH06267926A (ja) * 1993-03-12 1994-09-22 Canon Inc エッチング工程およびこれを用いた静電マイクロスイッチ
JPH1174717A (ja) * 1997-06-23 1999-03-16 Nec Corp フェーズドアレーアンテナ装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1143562A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023672A2 (en) * 2000-09-15 2002-03-21 Raytheon Company Microelectromechanical phased array antenna
WO2002023672A3 (en) * 2000-09-15 2002-10-17 Raytheon Co Microelectromechanical phased array antenna
US6653985B2 (en) 2000-09-15 2003-11-25 Raytheon Company Microelectromechanical phased array antenna
CN110462841A (zh) * 2017-04-07 2019-11-15 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法

Also Published As

Publication number Publication date
EP1143562A4 (en) 2003-02-12
NO20013112L (no) 2001-08-24
JP2000196334A (ja) 2000-07-14
EP1143562A1 (en) 2001-10-10
NO20013112D0 (no) 2001-06-21
CA2356265C (en) 2004-02-24
JP3481481B2 (ja) 2003-12-22
CA2356265A1 (en) 2000-07-06
US6559798B1 (en) 2003-05-06

Similar Documents

Publication Publication Date Title
WO2000039890A1 (fr) Antenne a balayage electronique
US6535168B1 (en) Phased array antenna and method of manufacturing method
US10910702B2 (en) Active electronically steered array for satellite communications
JP7126563B2 (ja) キャビティバックアンテナエレメント及びアレイアンテナ装置
JP3119255B2 (ja) マイクロマシンスイッチおよびその製造方法
US6556168B1 (en) Phased array antenna and its manufacturing method
EP1150318B1 (en) Micromachine switch and its production method
TWI262624B (en) Bidirectional antenna device and method for adjusting direction characteristic
EP1894272B1 (en) Optically reconfigurable multi-element device
JP2000223926A (ja) フェーズドアレーアンテナ装置
WO2000039893A1 (fr) Antenne en reseau a elements en phase et procede de fabrication
JP2000295030A (ja) 高周波装置およびその製造方法
WO2001001517A1 (fr) Antenne reseau a commande de phase
CN111684658B (zh) 可配置的相位天线阵列
JP3449334B2 (ja) マイクロマシンスイッチおよびその製造方法
JP3379484B2 (ja) 高周波装置およびその製造方法
WO2000045466A1 (fr) Antenne a reseau a elements en phase a polarisation circulaire et commutee
JP2000348594A (ja) マイクロマシンスイッチおよびその製造方法
US20230395967A1 (en) Antenna array architecture with electrically conductive columns between substrates

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN IN KR NO SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2356265

Country of ref document: CA

Ref country code: CA

Ref document number: 2356265

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1999973554

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1999973554

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09869202

Country of ref document: US

WWW Wipo information: withdrawn in national office

Ref document number: 1999973554

Country of ref document: EP