KR100598113B1 - 인덕터 및 인덕터 형성 방법 - Google Patents

인덕터 및 인덕터 형성 방법 Download PDF

Info

Publication number
KR100598113B1
KR100598113B1 KR1020050000277A KR20050000277A KR100598113B1 KR 100598113 B1 KR100598113 B1 KR 100598113B1 KR 1020050000277 A KR1020050000277 A KR 1020050000277A KR 20050000277 A KR20050000277 A KR 20050000277A KR 100598113 B1 KR100598113 B1 KR 100598113B1
Authority
KR
South Korea
Prior art keywords
inductor
pattern
inductor pattern
groove
insulating film
Prior art date
Application number
KR1020050000277A
Other languages
English (en)
Other versions
KR20060079805A (ko
Inventor
정주현
정철호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050000277A priority Critical patent/KR100598113B1/ko
Priority to JP2005373222A priority patent/JP4772495B2/ja
Priority to US11/322,753 priority patent/US7236081B2/en
Priority to TW095100153A priority patent/TWI287866B/zh
Publication of KR20060079805A publication Critical patent/KR20060079805A/ko
Application granted granted Critical
Publication of KR100598113B1 publication Critical patent/KR100598113B1/ko
Priority to US11/804,320 priority patent/US7405643B2/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28C—PREPARING CLAY; PRODUCING MIXTURES CONTAINING CLAY OR CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28C9/00—General arrangement or layout of plant
    • B28C9/04—General arrangement or layout of plant the plant being mobile, e.g. mounted on a carriage or a set of carriages
    • B28C9/0454—Self-contained units, i.e. mobile plants having storage containers for the ingredients
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28C—PREPARING CLAY; PRODUCING MIXTURES CONTAINING CLAY OR CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28C9/00—General arrangement or layout of plant
    • B28C9/02—General arrangement or layout of plant for producing mixtures of clay or cement with other materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28C—PREPARING CLAY; PRODUCING MIXTURES CONTAINING CLAY OR CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28C9/00—General arrangement or layout of plant
    • B28C9/04—General arrangement or layout of plant the plant being mobile, e.g. mounted on a carriage or a set of carriages
    • B28C9/0472—General arrangement or layout of plant the plant being mobile, e.g. mounted on a carriage or a set of carriages provided with two or more carriages for storing the ingredients or for the mixing device, e.g. transportable on rails
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0046—Printed inductances with a conductive path having a bridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

여기에는 인덕터 형성 방법이 개시된다. 이 인덕터는 기판위에 인덕터 패턴을 형성하고 인덕터 패턴의 표면적을 증가시키기 위하여 인덕터 패턴위에 요철 구조를 갖는 도전 패턴을 더 형성한다. 이를 위하여 인덕터 패턴위에 절연막을 형성하고 인덕터 패턴이 드러나도록 절연막을 제거하여 그루브를 형성한 후 그루브와 절연막 상에 콘포멀하게 도전 패턴을 형성한다. 따라서 인덕터 패턴의 표면적 증가 뿐 아니라 인덕터의 두께도 증가하여 하이 퀄리티 팩터의 인덕터를 얻을 수 있다.

Description

인덕터 및 인덕터 형성 방법{INDUCTOR AND METHOD OF FORMING THE SAME}
도 1은 고주파 집적 회로에서 사용되는 일반적인 인덕터의 입체적 구조와 그 등가회로를 도시한 것이다.
도 2는 종래의 방법에 따라 형성된 인덕터의 단면도이다.
도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 인덕터 형성 방법을 설명하기 위하여 도시한 단면도들이다.
도 4는 본 발명의 제 1 실시예에 따라 형성된 인덕터의 사시도이다.
도 5a 내지 도 5b는 본 발명의 제 2 실시예에 따른 인덕터 형성 방법을 설명하기 위하여 도시한 단면도들이다.
도 6a 내지 도 6c는 본 발명의 제 3 실시예에 따른 인덕터 형성 방법을 설명하기 위하여 도시한 단면도들이다.
도 7은 인덕터 패턴의 두께 변화에 따른 퀄리티 팩터의 변화를 보인 것이다.
*도면의 주요부분에 대한 부호의 설명*
100 : 기판 101 : 하부 절연막
103 : 인덕터 패턴 105 : 상부 절연막
107 : 도전 패턴
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 인덕터 형성하는 방법에 관한 것이다.
고주파 집적 회로(Radio Frequency Integrated Circuit)에 실리콘 CMOS(Complementary Metal Oxide Semiconductor) 기술을 구현하기 위한 필수적인 수동 소자가 인덕터(inductor)이다. 인덕터는 고주파 집적 회로에서 임피던스 매칭(impedance matching)을 위하여 필수적인 수동 소자로서, 특히 고주파 집적 회로에서 사용되는 인덕터는 위상 잡음 감소를 위하여 하이 퀄리티 팩터(High Quality factor)가 요구된다.
도 1은 고주파 집적 회로에서 사용되는 일반적인 인덕터의 입체적 구조와 그 등가회로를 도시한 것이다. 여기에서 Ls는 나선형 인덕터의 자기 인덕턴스(inductance)와 인덕터를 구성하는 금속선들 사이의 상호 인덕턴스를 합친 총 인덕턴스를 나타낸다. 그리고 Rs는 인덕터의 직류(DC) 저항 및 초고주파에서 발생하는 표면 효과(skin effect)를 고려한 교류(AC) 저항의 합을 나타낸 것이다. 여기서 표면 효과란 주파수가 올라갈수록 교류 전류가 금속의 내부가 아니라 표면에 집중되어 흐르는 현상을 말한다. 또한 Cs는 금속선들 사이에 형성되는 기생 커패시터의 커패시턴스(capacitance)를 나타내며, Cp는 인덕터와 기판 사이에 형성되는 기생 커패시터의 커패시턴스를 나타낸다. 이때 Cp는 기판과 인덕터 사이에 형성된 절연층의 두께로부터 계산된다. Rp는 실리콘 기판의 초고주파 누설 효과를 저항으로 모델링하여 나 타낸 것이다.
도 1에 도시한 등가회로 전체의 퀄리티 팩터(Q)는 아래의 수학식 1로 나타내진다.
Figure 112005000181155-pat00001
수학식 1에서, 자기에너지, 전기에너지 그리고 에너지손실은 아래의 수학식 2 내지 4에 의하여 각각 얻어진다.
Figure 112005000181155-pat00002
Figure 112005000181155-pat00003
Figure 112005000181155-pat00004
상기의 수학식 2 내지 4를 살펴보면 Rs와 커플링에 의해 형성되는 기생 커패시터의 커패시턴스(Cs, Cp)가 작을수록 자기에너지(Em)는 커지는 반면, 전기에너지 (Ee) 및 에너지손실(Eloss)은 작아지는 것을 알 수 있다. 또한 이에 따라서 수학식 1에서 구할 수 있는 퀄리티 팩터가 커진다는 것을 알 수 있다. 따라서 높은 퀄리티 팩터를 얻기 위해서는 도전층의 저항 및 기생 커패시터의 커패시턴스를 줄일 필요가 있다.
하지만 기생 커패시터의 커패시턴스를 줄이기 위해 종래에 사용되는 방법인 기판 상에 접지용 금속층을 형성하여 차폐(shielding)하는 방법, 인덕터를 형성한 후 그 아래의 기판을 에칭하는 방법 등은 별도의 CMOS 공정을 필요로 하여 공정 비용을 증가시키는 문제가 발생한다.
도 2에는 종래의 방법에 따라 형성된 인덕터의 단면도가 도시되어 있다. 도 2에 도시된 인덕터는 상술한 바와 같은 관점에서 하이 퀄리티 팩터를 얻어내기 위하여 도전층의 저항(Rs)를 작게 하면서 전체 금속층 수를 줄인 것으로 미국특허공보 6,0026161에 기재된 것이다. 도 2를 참조하면 기판(10)위에 제 1 절연막(5)을 형성하고 그 위에 제 1 도전층 패턴(20)을 형성한다. 제 1 도전층 패턴(20) 위에 제 2 절연막(7)을 적층하고 제 2 도전층 패턴(10)을 형성하며, 제 1 도전층 패턴(20)과 제 2 도전층 패턴(10)은 콘택홀(3)로 연결되어 인덕터를 구성한다. 따라서 도전층의 두께가 증가되는 효과가 발생하므로 도전층의 저항은 줄어든다. 그리고 콘택홀을 통해 연결된 리드 와이어링(lead wiring : 20A)을 형성하여 전체 금속층 수를 줄인 효과가 발생한다. 여기서, 참조번호 10A는 도 1에서 도시한 바와 같이 제 2 도전층 패턴(10)과 연결된 리드 와이어링을 나타낸다.
상술한 바와 같이 도전층의 저항은 인덕터의 직류 저항 및 초고주파에서 발 생하는 표면 효과를 고려한 교류 저항의 합을 나타낸 것이다. 도 2에 도시된 인덕터는 도전층 즉, 금속층의 두께 증가로 인한 직류 저항 감소의 효과는 기대할 수 있지만, 초고주파에서 발생하는 표면 효과에 대한 개선은 기대할 수 없다.
따라서, 인덕터에 사용되는 금속의 두께를 증가시켜 저항은 감소시키면서, 초고주파에서 발생하는 표면 효과를 감소시켜 하이 퀄리티 팩터의 인덕터를 제조할 수 있는 방법에 대한 연구가 필요하다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 하이 퀄리티 팩터를 얻을 수 있는 인덕터 및 그 인덕터를 형성하는 방법을 제공하는데 있다.
본 발명의 다른 목적은 기존의 공정에서 사용되는 인덕터 위에 새로운 구조의 금속 패턴을 추가하여 인덕터의 표면적을 넓힘으로서 저항을 감소시킨 인덕터 및 그 인덕터를 형성하는 방법을 제공하는데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 인덕터 형성 방법은 기판 상에 인덕터 패턴을 형성하고 그 인덕터 패턴의 표면적을 증가시키기 위하여 도전 패턴을 추가로 형성한다. 기판으로부터 인덕터 패턴 상에 절연막을 형성하고, 인덕터 패턴이 드러나도록 절연막을 제거하여 그루브를 형성한다. 그리고 인덕터 패턴이 드러난 그루브의 하부와 절연막의 단차를 따라 콘포말하게 도전 패턴을 형성한다. 이때 그루브는 복수개 형성될 수 있다. 그리고 상기 인덕터 패턴은 구리 또는 알루 미늄으로 형성되며, 도전 패턴은 알루미늄으로 형성된다.
이 실시예에 있어서, 절연막은 인덕터 패턴의 일부가 드러나도록 제거된다.
이 실시예에 있어서, 절연막은 인덕터 패턴의 전부가 드러나도록 제거된다.
이 실시예에 있어서, 절연막이 제거되어 형성된 그루브의 폭은 인덕터 패턴의 폭보다 넓다.
본 발명의 다른 특징에 따르면 기판 상에 절연막을 형성하고, 상기 절연막을 패터닝하여 인덕터가 형성될 영역을 정의하는 그루브를 형성한 후 상기 그루브의 하부와 상기 절연막의 단차를 따라 콘포말하게 인덕터 패턴을 형성하여 인덕터를 제조할 수 있다. 절연막에 형성된 그루브를 따라 인덕터 패턴이 형성되므로서 인덕터 패턴의 표면적이 증가될 수 있다. 이때 그루브가 복수개 형성될 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한 층이 다른 층 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 도면상에서 동일한 참조 번호는 동일한 요소를 지칭한다.
(제 1 실시예)
도 3a 내지 도 3d에는 본 발명의 제 1 실시예에 따른 인덕터의 제조 공정들이 도시되어 있다.
기판(100)에는 종래 기술에서 설명한 것과 같이 절연층들, 금속층들 그리고 금속층들을 서로 연결하기 위한 도전 물질로 채워진 비어홀들 등이 포함되어 있을 수 있다. 그리고 기판 상에는 기판 손실을 줄이기 위한 접지용 금속층 등이 형성되어 있을 수 있다. 또한 도시되지는 않았지만 기판(100)에는 기판 상에 형성되는 인덕터와 다른 소자의 연결을 위한 도전 라인이 형성될 수 있다.
기판(100)상에는 하부 절연막(101)이 형성된다. 하부 절연막(101)은 폴리머 계열의 막을 스핀-온(spin-on) 방식으로 도포하거나, 화학기상증착법을 이용하여 메칠 또는 에틸을 함유하는 저밀도 산화막으로 형성할 수 있다. 예컨데, 하부 절연막(101)은 SOG(Spin On Glass)막, USG(Undoped Silicate Glass)막, PSG(Phosphorus Silicate Glass)막, FSG(Fluorine doped Silicate Glass)막으로 형성할 수 있다.
기판(100) 상에 형성된 하부 절연막(101)위에는 인덕터 패턴(103)이 형성된다. 인덕터 패턴(103)은 알루미늄(Al)막, 텅스텐(W)막 또는 구리(Cu)막 일 수 있다. 인덕터 패턴(103)은 전기도금법(electroplating) 또는 무전해도금법(electroless plating)을 이용하여 형성할 수 있다.
특히 구리의 경우 패터닝을 이용하여 인덕터 패턴(103)으로 형성하는 것이 쉽지 않다. 따라서 구리로 인덕터 패턴을 형성하는 경우에는 하부 절연막(101)위에 중간 절연막(미도시)을 형성하고 중간 절연막을 패터닝하여 인덕터 패턴이 형성될 자리를 정의한 다음, 구리를 채워 넣고 화학적 기계적 연마(CMP)를 통하여 인덕터 패턴을 형성한다. 그리고 도시되지는 않았으나 하부 금속 배선층(103) 위에는 확산 방지막 및/또는 반사 방지막이 더 형성될 수 있다. 확산 방지막은 일반적으로 TiN 막, Ti막, TaN막, WN막, TiSiN막 등으로 형성될 수 있으며, 약 5내지 1000 옴스트롱 두께로 형성된다. 반사 방지막은 PEOS(pure poly ethylene oxide) 등으로 형성될 수 있으며, 약 500 내지 1000 옴스트롱 두께로 형성된다.
하부 절연막(101)과 인덕터 패턴(103)위에는 도 3b와 같이 상부 절연막(105)이 약 6500 내지 10000 옴스트롱 두께로 형성된다. 상부 절연막(105)은 SOG(Spin On Glass)막, USG(Undoped Silicate Glass)막, PSG(Phosphorus Silicate Glass)막, FSG(Fluorine doped Silicate Glass)막, PTEOS(Plasma enhanced Tetra Ethyl Ortho Silicate Glass)막 등으로 형성할 수 있다. 상부 절연막(105)은 하나 또는 그 이상의 절연막이 적층되어 형성될 수도 있다. 예를 들면 상부 절연막(105)은 약 6500 옴스트롱 두께의 FSG 막과 약 2500 옴스트롱 두께의 PTEOS 막이 적층되어 이루어질 수 있다.
도 3c를 참조하면, 상부 절연막(105)을 제거하여 인덕터 패턴(103)이 드러나도록, 포토 공정 후 건식 식각 공정을 행한다. 이 결과 인덕터 패턴(103)이 드러나면서 상부 절연막(105)에 포함된 그루브(groove, 121)가 형성된다. 이 때 그루브(121)는 기판 상에 형성된 인덕터 패턴(103)을 따라 길게 형성된다. 이후 도 3d에 도시된 것처럼 상부 절연막(105)과 드러난 인덕터 패턴(103)상에 콘포멀(conformal)하게 도전 패턴(107)을 형성한다. 도전 패턴(107)은 예를 들면, 알루미늄 등의 금속으로 형성할 수 있다. 그리고 도전 패턴(107)의 두께는 인덕터 패턴(103)의 두께보다 두껍게 형성되는 것이 바람직하다.
본 발명에 따르면 도 3d 및 도 4와 같이 도전 패턴(107)이 그루브(123)를 포 함하면서 형성되어 도 1에 도시된 종래의 인덕터와 같이 평평한 구조보다 인덕터 패턴의 표면적이 증가된다. 표면적을 보다 증가시키기 위해서는 상부 절연막(105) 상에 이격되며 각각 인덕터 패턴(103)을 노출시키는 복수개의 그루브를 형성할 수 있다. 이때에는 인덕터 패턴(103) 위에 복수개의 요철 구조를 가지는 그루브가 형성된다. 본 발명에 따르면 인덕터 패턴(103) 상에 도전 패턴(107)이 더 형성됨으로 인하여 인덕터의 두께가 실질적으로 두꺼워지는 효과도 발생된다.
(제 2 실시예)
도 5a 내지 도 5b는 본 발명의 제 2 실시예에 따른 인덕터 형성 방법을 설명하기 위하여 도시한 단면도들이다.
기판(100)상에 형성된 하부 절연막(101) 상에 인덕터 패턴(103)이 형성되고, 그 위에 상부 절연막(105)이 형성되는 것은 제 1 실시예와 동일하다. 도 5a를 참조하면 상부 절연막(105)은 인덕터 패턴(103)의 폭(L1)보다 넓은 폭(L2)만큼 제거되어 인덕터 패턴(103)을 충분히 노출시키는 그루브(121)를 형성한다. 이때 상부 절연막에 포함되는 그루브(121)는 제 1 실시예에서 언급한 것과 같이 인덕터 패턴(103)을 따라 길게 형성된다. 따라서 인덕터 패턴(103)의 전체와 하부 절연막(103)의 일부가 노출된다. 이후 도 5b에 도시된 것처럼 제거되지 않고 남아있는 상부 절연막(105)의 상부와 노출된 인덕터 패턴(103) 및 하부 절연막(10)의 단차를 따라 도전 패턴(107)을 콘포멀하게 형성한다. 따라서 도전 패턴(107)상에도 역시 그루브(123)가 형성된다. 도전 패턴(107)은 인덕터 패턴(103)보다 두껍게 형성되는 것이 바람직하다. 도전 패턴(107)은 인덕터 패턴(103)과 연결되어 인덕터 패턴(103)의 표면적을 확장시켜주며, 인덕터의 두께가 실질적으로 두꺼워지는 효과를 발생시킨다.
(제 3 실시예)
도 6a 내지 도 6c는 본 발명의 제 3 실시예에 따른 인덕터 형성 방법을 설명하기 위하여 도시한 단면도들이다.
기판(100)위에 하부 절연막(101)이 형성된다. 제 1 실시예에서 언급한 바와 같이 기판(100)에는 기판상에 형성될 인덕터를 다른 소자들과 연결하기 위한 도전 라인이 형성되어 있다. 하부 절연막(101)위에는 상부 절연막(105)이 형성된다. 하부 절연막(101) 및 상부 절연막(105)의 두께 및 이를 이루는 물질은 제 1 실시예에서 설명한 것과 동일하다. 상부 절연막(105)을 패터닝하여 인덕터 패턴(103)이 형성될 영역을 정의하는 그루브(121)를 형성한다. 그리고 그 위에 인덕터 패턴(103)을 콘포멀하게 형성한다. 도면에는 절연막에 포함된 그루브(121)가 한 개가 형성되어 있지만, 표면적을 더욱 넓히기 위하여 복수개의 그루브들이 형성될 수도 있다. 본 실시예에 따르면 절연막을 패터닝하여 형성된 그루브와 절연막 상에 인덕터 패턴(103)을 형성함으로서 도 1에 도시된 종래의 인덕터에 비하여 표면적이 증가되는 효과가 발생한다.
(실험예)
실제 인덕터로 사용되는 금속 배선의 두께의 증가에 따라 퀄리티 팩터의 증가량을 알아보기 위하여 HFSS(High Frequency Structure Simulator)라는 시뮬레이션 툴(simulation tool)을 이용하여 분석해보았다. 인덕터의 형태는 옥타고날 인덕 터(octagonal inductor)를 사용하였므며, 사이즈는 모든 두께에서 동일한 한가지 사이즈로 고정하였다. 금속 배선층의 두께는 인덕터 패턴만 형성된 경우를 상정한 8000 옴스트롱, 도전 패턴만 형성된 경우를 상정한 2 마이크로미터, 그리고 인덕터 패턴과 도전 패턴이 모두 형성된 경우를 상정한 2.8 마이크로미터 세가지로 나누어 각각 실험을 하였다. 패턴을 형성하는 재료는 알루미늄을 사용하였다.
위와 같은 실험 결과 도 7와 같이 인덕터 패턴의 두께 변화에 따른 퀄리티 팩터값을 얻을 수 있었다. 도 7를 참조하여 퀄리티 팩터의 최대값을 확인하였더니, 인덕터 패턴의 두께가 8000 옴스트롱의 경우는 6, 인덕터 패턴의 두께가 2 마이크로미터인 경우는 9.7, 그리고 인덕터 패턴의 두께가 2.8 마이크로미터인 경우는 11.4였다. 즉, 2 마이크로미터 두께의 도전 패턴을 인덕터 패턴 위에 형성한 경우에는 인덕터 패턴만을 형성한 경우에 비하여 퀄리티 팩터가 62% 증가하고, 도전 패턴만 형성한 경우에 비하여 인덕터 패턴위에 도전패턴을 더 형성한 경우에는 퀄리티 팩터가 18% 증가하는 결과를 얻었다. 즉 인덕터 패턴의 두께가 증가함에 따라 퀄리티 팩터는 증가하는 결과를 얻을 수 있었다. 이러한 결과는 금속 배선층의 두께 증가에 따른 효과만을 실험한 것으로 본 발명에서처럼 그루브를 형성함에 따른 표면적의 증가로 인한 효과까지 고려한다면 실제 퀄리티 팩터는 더욱 상승할 것이다.
즉, 본 발명에 따르면 인덕터로 사용되는 금속 배선층의 두께가 두꺼워짐에 따라 직류 저항이 감소하고, 금속 배선층의 표면적이 넓어짐에 따라 고주파수에서 발생하는 표면 효과가 감소되어 하이 퀄리티 팩터의 인덕터를 얻을 수 있다.
또한 도시하지는 않았지만, 상술한 금속 배선층 및 인덕터 상에 형성된 금속 배선층은 파워(power)를 전달하기 위한 파워 라인(power line)으로 사용하는 것도 가능하다. 금속 배선층의 표면적이 넓어짐에 따라 저항이 감소하여 파워 전달 시 생기는 손실도 감소할 수 있기 때문이다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 의하면, 인덕터로 사용되는 금속 배선의 표면적을 증가시켜 고주파에서 표면 효과로 인한 저항의 증가를 줄일 수 있다. 또한 금속 배선의 두께가 증가함에 따라 직류 저항이 낮아져 인덕터의 퀄리티 팩터가 향상되는 효과가 있다.

Claims (18)

  1. 기판 상에 인덕터 패턴을 형성하는 단계와;
    상기 기판으로부터 상기 인덕터 패턴 상에 절연막을 형성하는 단계와;
    상기 인덕터 패턴이 드러나도록 상기 절연막을 제거하여 그루브를 형성하는 단계와; 그리고
    상기 인덕터 패턴과 연결되어 상기 인덕터 패턴의 표면적을 증가시키기 위하여, 상기 인덕터 패턴이 드러난 그루브의 하부와 상기 절연막의 단차를 따라 콘포말하게 도전 패턴을 형성하는 단계를 포함하는 인덕터 제조 방법.
  2. 제 1항에 있어서,
    상기 그루브의 폭은 상기 인덕터 패턴의 폭보다 넓은 인덕터 제조 방법.
  3. 제 1항에 있어서,
    상기 인덕터 패턴은 구리 또는 알루미늄으로 형성되는 인덕터 제조 방법.
  4. 제 1항에 있어서,
    상기 도전 패턴은 알루미늄으로 형성되는 인덕터 제조 방법.
  5. 제 1항에 있어서,
    상기 그루브가 복수개 형성되는 인덕터 제조 방법.
  6. 제 1항에 있어서,
    상기 도전 패턴의 두께는 상기 인덕터 패턴의 두께보다 두껍게 형성되는 인덕터 제조 방법.
  7. 제 6항에 있어서,
    상기 도전 패턴은 알루미늄으로 형성되고, 상기 인덕터 패턴은 구리 또는 알루미늄으로 형성되는 인덕터 제조 방법.
  8. 기판 상에 절연막을 형성하는 단계와;
    상기 절연막을 패터닝하여 인덕터가 형성될 영역을 정의하는 그루브를 형성하는 단계와; 그리고
    상기 그루브의 하부와 상기 절연막의 단차를 따라 콘포말하게 인덕터 패턴을 형성하는 단계를 포함하는 인덕터 제조 방법.
  9. 제 8항에 있어서,
    상기 그루브가 복수개 형성되는 인덕터 제조 방법.
  10. 제 8항에 있어서,
    상기 인덕터 패턴은 알루미늄으로 형성되는 인덕터 제조 방법.
  11. 기판상에 형성된 인덕터 패턴과;
    상기 기판으로부터 인덕터 패턴 상에 형성되고, 상기 인덕터 패턴이 드러나도록 형성된 그루브를 포함하는 절연막과; 그리고
    상기 인덕터 패턴과 연결되어 상기 인덕터 패턴의 표면적을 증가시키기 위하여, 상기 인덕터 패턴이 드러난 그루브의 하부와 상기 절연막의 단차를 따라 콘포말하게 형성된 도전 패턴을 포함하는 인덕터.
  12. 제 11항에 있어서,
    상기 인덕터 패턴은 알루미늄 또는 구리로 형성되는 인덕터.
  13. 제 11항에 있어서,
    상기 도전 패턴은 알루미늄으로 형성되는 인덕터.
  14. 제 11항에 있어서,
    상기 그루브가 복수개 형성되는 인덕터.
  15. 제 11항에 있어서,
    상기 도전 패턴의 두께는 상기 인덕터 패턴의 두께보다 두껍게 형성되는 인 덕터.
  16. 제 11항에 있어서,
    상기 그루브의 폭은 상기 인덕터 패턴의 폭보다 넓은 인덕터.
  17. 제 15항에 있어서,
    상기 도전 패턴은 알루미늄으로 형성되고 상기 인덕터 패턴은 구리 또는 알루미늄으로 형성되는 인덕터.
  18. 제 11항에 있어서,
    상기 도전 패턴은 파워 라인으로 사용되는 인덕터.
KR1020050000277A 2005-01-03 2005-01-03 인덕터 및 인덕터 형성 방법 KR100598113B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050000277A KR100598113B1 (ko) 2005-01-03 2005-01-03 인덕터 및 인덕터 형성 방법
JP2005373222A JP4772495B2 (ja) 2005-01-03 2005-12-26 インダクター及びインダクター形成方法
US11/322,753 US7236081B2 (en) 2005-01-03 2005-12-30 Inductor and method of forming the same
TW095100153A TWI287866B (en) 2005-01-03 2006-01-03 Inductor and method of forming the same
US11/804,320 US7405643B2 (en) 2005-01-03 2007-05-17 Inductor and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050000277A KR100598113B1 (ko) 2005-01-03 2005-01-03 인덕터 및 인덕터 형성 방법

Publications (2)

Publication Number Publication Date
KR20060079805A KR20060079805A (ko) 2006-07-06
KR100598113B1 true KR100598113B1 (ko) 2006-07-07

Family

ID=36683277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000277A KR100598113B1 (ko) 2005-01-03 2005-01-03 인덕터 및 인덕터 형성 방법

Country Status (4)

Country Link
US (2) US7236081B2 (ko)
JP (1) JP4772495B2 (ko)
KR (1) KR100598113B1 (ko)
TW (1) TWI287866B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006080322A1 (en) 2005-01-28 2006-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5100012B2 (ja) * 2005-01-28 2012-12-19 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TWI304261B (en) * 2005-10-12 2008-12-11 Realtek Semiconductor Corp Integrated inductor
KR100709327B1 (ko) * 2005-10-26 2007-04-20 삼성전자주식회사 와이어가 장착된 트랜스포머
WO2008060551A2 (en) 2006-11-14 2008-05-22 Pulse Engineering, Inc. Wire-less inductive devices and methods
US7733207B2 (en) 2007-05-31 2010-06-08 Electronics And Telecommunications Research Institute Vertically formed inductor and electronic device having the same
US7956715B2 (en) * 2008-04-21 2011-06-07 University Of Dayton Thin film structures with negative inductance and methods for fabricating inductors comprising the same
US7982572B2 (en) 2008-07-17 2011-07-19 Pulse Engineering, Inc. Substrate inductive devices and methods
US9823274B2 (en) 2009-07-31 2017-11-21 Pulse Electronics, Inc. Current sensing inductive devices
US9664711B2 (en) 2009-07-31 2017-05-30 Pulse Electronics, Inc. Current sensing devices and methods
US8591262B2 (en) 2010-09-03 2013-11-26 Pulse Electronics, Inc. Substrate inductive devices and methods
KR101862400B1 (ko) * 2011-10-24 2018-05-29 삼성전기주식회사 적층형 비드 및 이의 제조 방법
WO2013130842A1 (en) 2012-03-02 2013-09-06 Pulse Electronics, Inc. Deposition antenna apparatus and methods
US9304149B2 (en) 2012-05-31 2016-04-05 Pulse Electronics, Inc. Current sensing devices and methods
US20140125446A1 (en) 2012-11-07 2014-05-08 Pulse Electronics, Inc. Substrate inductive device methods and apparatus
CN103390543B (zh) * 2013-07-26 2017-11-24 上海华虹宏力半导体制造有限公司 一种增加电感的表面面积的方法
TWI576870B (zh) 2013-08-26 2017-04-01 精材科技股份有限公司 電感結構及其製作方法
US10020561B2 (en) 2013-09-19 2018-07-10 Pulse Finland Oy Deposited three-dimensional antenna apparatus and methods
KR102123615B1 (ko) 2014-02-12 2020-06-17 펄스 핀랜드 오와이 전도성 부재 배치 및 형성을 위한 방법 및 장치
US9833802B2 (en) 2014-06-27 2017-12-05 Pulse Finland Oy Methods and apparatus for conductive element deposition and formation
US11616013B2 (en) 2020-06-12 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Extended via semiconductor structure and device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012645A (ko) * 1996-07-30 1998-04-30 양승택 스피럴 인덕터 제조 방법
JPH10270248A (ja) 1997-03-21 1998-10-09 Sanyo Electric Co Ltd スパイラルインダクタ
KR100279753B1 (ko) 1997-12-03 2001-03-02 정선종 반도체 집적회로 제조공정을 이용한 인덕터 제조방법
KR20020039016A (ko) * 2000-11-20 2002-05-25 황인길 멀티라인구조를 갖는 나선형 인덕터 및 제조방법
KR20020051406A (ko) * 2000-12-22 2002-06-29 박종섭 인덕터 소자의 제조 방법
KR20030051033A (ko) * 2001-12-20 2003-06-25 주식회사 하이닉스반도체 인덕터 및 인덕터의 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0451112A (ja) * 1990-06-19 1992-02-19 Fujitsu Ltd マルチスリット投光器
JPH065785A (ja) * 1992-06-24 1994-01-14 Nec Corp スパイラルインダクタの製造方法
TW356606B (en) 1996-11-19 1999-04-21 Samsung Electronics Co Ltd Inductor for semiconductor device and method of making the same
TW392392B (en) 1997-04-03 2000-06-01 Lucent Technologies Inc High frequency apparatus including a low loss substrate
US6153489A (en) * 1997-12-22 2000-11-28 Electronics And Telecommunications Research Institute Fabrication method of inductor devices using a substrate conversion technique
TW396594B (en) 1998-07-13 2000-07-01 Winbond Electronics Corp High quality inductor device and its manufacturing method
TW495961B (en) 1998-10-21 2002-07-21 Infineon Technologies Ag Arrangement with at least an integrated inductive element on a substrate
US6201287B1 (en) * 1998-10-26 2001-03-13 Micron Technology, Inc. Monolithic inductance-enhancing integrated circuits, complementary metal oxide semiconductor (CMOS) inductance-enhancing integrated circuits, inductor assemblies, and inductance-multiplying methods
JP4332243B2 (ja) * 1998-10-28 2009-09-16 Ｔｄｋ株式会社 薄膜コイル部品
KR100324209B1 (ko) * 2000-01-28 2002-02-16 오길록 은을 이용한 인덕터 제조 방법
JP2001244123A (ja) * 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
US6495019B1 (en) * 2000-04-19 2002-12-17 Agere Systems Inc. Device comprising micromagnetic components for power applications and process for forming device
TW441085B (en) 2000-05-02 2001-06-16 United Microelectronics Corp Fabricating method of inductor with high quality factor
JP2002164512A (ja) * 2000-11-28 2002-06-07 Fujitsu Ltd 半導体装置及びその製造方法
JP4644949B2 (ja) * 2001-02-14 2011-03-09 ソニー株式会社 半導体装置及びそのスパイラルインダクタ製造方法
TW531836B (en) 2001-07-03 2003-05-11 Samsung Electronics Co Ltd An integrated circuit having a passive device integrally formed therein
JP2003282729A (ja) * 2002-03-22 2003-10-03 Seiko Epson Corp 半導体装置の製造方法
US6794978B2 (en) * 2002-05-15 2004-09-21 John C. Tung Accurate multi-ground inductors for high-speed integrated circuits
JP4204303B2 (ja) * 2002-10-31 2009-01-07 Ｎｅｃトーキン株式会社 磁気インピーダンスセンサチップ及びそれを用いた磁気センサ素子
US6800534B2 (en) * 2002-12-09 2004-10-05 Taiwan Semiconductor Manufacturing Company Method of forming embedded MIM capacitor and zigzag inductor scheme
US6903644B2 (en) * 2003-07-28 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor device having improved quality factor
KR100689665B1 (ko) * 2003-11-06 2007-03-08 삼성전자주식회사 시스템 온 칩용 인덕터의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012645A (ko) * 1996-07-30 1998-04-30 양승택 스피럴 인덕터 제조 방법
JPH10270248A (ja) 1997-03-21 1998-10-09 Sanyo Electric Co Ltd スパイラルインダクタ
KR100279753B1 (ko) 1997-12-03 2001-03-02 정선종 반도체 집적회로 제조공정을 이용한 인덕터 제조방법
KR20020039016A (ko) * 2000-11-20 2002-05-25 황인길 멀티라인구조를 갖는 나선형 인덕터 및 제조방법
KR20020051406A (ko) * 2000-12-22 2002-06-29 박종섭 인덕터 소자의 제조 방법
KR20030051033A (ko) * 2001-12-20 2003-06-25 주식회사 하이닉스반도체 인덕터 및 인덕터의 제조 방법

Also Published As

Publication number Publication date
US7236081B2 (en) 2007-06-26
JP4772495B2 (ja) 2011-09-14
KR20060079805A (ko) 2006-07-06
US20060158302A1 (en) 2006-07-20
JP2006191050A (ja) 2006-07-20
TWI287866B (en) 2007-10-01
US20070216510A1 (en) 2007-09-20
US7405643B2 (en) 2008-07-29
TW200625596A (en) 2006-07-16

Similar Documents

Publication Publication Date Title
KR100598113B1 (ko) 인덕터 및 인덕터 형성 방법
US7969274B2 (en) Method to improve inductance with a high-permeability slotted plate core in an integrated circuit
KR101045195B1 (ko) 집적 회로에 형성된 인덕터
KR100308437B1 (ko) 금속충전비아플러그를사용한vlsi커패시터와하이qvlsi인덕터및그제조방법
KR100939648B1 (ko) 반도체 기판에 형성되는 다층 인덕터
US9362222B2 (en) Interconnection between inductor and metal-insulator-metal (MIM) capacitor
TWI394186B (zh) 一種線圈電感之形成方法
TWI418017B (zh) 用於形成電感器的方法
TWI537995B (zh) 電感結構與其形成方法
JP4584533B2 (ja) 半導体基板中に形成された薄膜多層高ｑトランスフォーマ
US20130249047A1 (en) Through silicon via structure and method for fabricating the same
CN114946023A (zh) 具有堆叠的金属线的集成电感器
US20150340338A1 (en) Conductor design for integrated magnetic devices
WO2011135641A1 (ja) 半導体装置およびその製造方法
KR100815969B1 (ko) 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법
JP2000124403A (ja) 半導体装置
EP1378935A2 (en) A method to form both high and low-K materials in one plane on a substrate, and their application in mixed mode circuits
TWI467741B (zh) 積體電感結構
CN112259523B (zh) Mim电容的形成方法和后端结构
CN102427060B (zh) 一种双镶嵌结构的形成方法
US20230129684A1 (en) Integrated inductor with inductor wire formed in an integrated circuit layer stack
CN108242386B (zh) 多层结构与其制造方法及对应其的接触结构
KR100685877B1 (ko) 반도체 소자 및 그 제조방법
CN117337487A (zh) 包括多部件通孔层电感器元件的集成电感器
KR20090072225A (ko) 반도체 소자의 금속 배선 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 14