KR20020051406A - 인덕터 소자의 제조 방법 - Google Patents

Abstract

본 발명은 인덕터 소자의 제조 방법에 관한 것으로, 인턱터의 코일부의 산과 산사이에 형성된 골을 매립하도록 높은 연자성 박막의 코어부를 형성함으로써, 인덕터의 효율을 개선할 수 있으며 그 구조가 복잡해지는 문제를 해결할 수 있는 인덕터 소자의 제조 방법을 제시함에 있다.

Description

인덕터 소자의 제조 방법{Method of manufacturing a inductor device}

본 발명은 인덕터 소자의 제조 방법에 관한 것으로, 특히 인턱터의 코일부의산과 산사이에 형성된 골을 매립하도록 높은 연자성 박막의 코어부를 형성함으로써, 인덕터의 효율을 개선할 수 있으며 그 구조가 복잡해지는 문제를 해결할 수 있는 인덕터 소자의 제조 방법에 관한 것이다.

개인용 휴대 통신의 발전으로 인하여 RF 아날로그(Analog) IC 의 개발이 필요함에 따라 수동소자인 인덕터(Inductor)의 집적화에 대한 연구가 활발히 진행중에 있는 추세이다.

통상, 인덕터는 코일(Coil)부분과 코어(Core)부분으로 구분되며, 코일은 자기장을 형성하고 코어는 그 자기장을 저장하는 역할을 하게 된다. 따라서, 인덕터의 성능은 이러한 코어재료가 얼마만큼 자기장을 저장할 수 있는지에 의해서 평가된다. 이러한 코어의 효율은 투자율(permeability)에 의하여 좌우된다.

그러나, 일반적인 인덕터의 집적화 제조 방법은 MLM 부분의 금속층(metal layer)을 패터닝하여 코일을 형성하는 방법으로 진행되고있다. 즉, 인덕터에는 코일 부분만 형성되고 코어부분은 형성되지 않는다. 이러한 구조의 인덕터는 진공상태의 코어를 가지고 있는 것과 같으며 약 1 정도의 투자율을 갖게된다.

이로 인해, 최근에는 투자율이 높은 연자성 박막을 사용하여 코어부분을 형성하여 인덕터의 효율을 개선시킬려는 연구가 활발히 진행되고 있다. 그러나, 일반적으로 2개 이상의 금속층의 적층구조로 인덕터가 형성되므로 공정단계가 복잡해지는 문제가 도출된다.

따라서, 본 발명은 인덕터의 제조공정을 단순화함과 아울러 인덕터의 효율을 개선시키기 위한 인덕터 소자의 제조 방법을 제공함에 있다.

본 발명의 또 다른 목적은 인턱터의 코일부의 산과 산사이에 형성된 골을 매립하도록 높은 연자성 박막의 코어부를 형성함으로써, 인덕터의 효율을 개선할 수 있으며 그 구조가 복잡해지는 문제를 해결할 수 있는 인덕터 소자의 제조 방법을 제공함에 있다.

도 1(a) 내지 도 1(d)는 본 발명의 일 실시예에 따른 인덕터 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 인덕터 소자의 단면도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 반도체 소자 2 : 산화막

3 : 코일부 4 : 하드마스크

5 : 산 6 : 골

7 : 감광막패턴 8 : 코어부

9 : FP-TEOS 10 : P-sin

11 : 패시베이션층

본 발명은 소정의 구조가 형성된 반도체 소자 상부에 금속계 물질과 하드마스크를 순차적으로 증착한 후, 식각하여 다수의 산과 골을 가진 요철형태의 코일부를 형성하는 단계와; 상기 골을 매립하도록 자성체의 코어부를 형성하는 단계와; 상기 코어부를 포함한 전체 구조 상부에 패시베이션층을 형성하는 단계를 포함한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 1(a) 내지 도 1(d)는 본 발명의 일 실시예에 따른 인덕터 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 인덕터 소자의 단면도이다.

도 1(a)를 참조하면, 우선 소정의 구조가 형성된 반도체 소자(1)(예를 들면,트랜지스터) 상부에 제 1 산화막(2)이 형성된다.

이후, 제 1 산화막(2)을 포함한 전체 구조 상부에 금속계 물질과 하드마스크(4)가 순차적으로 증착된 후, 소정의 마스크를 이용한 식각공정에 의해 다수의 산(5)과 골(6)을 가진 요철형태의 코일부(5)가 형성된다.

여기서, 산(5)과 하드마스크(4)를 포함한 높이는 1.15∼2.15㎛정도로 형성되고, 골(6)의 넓이는 1.5∼2.5㎛의 정도로 형성된다.

도 1(b)를 참조하면, 이후, 코일부(5)를 포함한 전체 구조 상부에 감광막이 증착된 후, 소정 마스크를 이용한 노광 및 현상 공정에 의해 코일부의 산(5)과 골(6)이 노출되도록 패터닝되어 감광막패턴(7)이 형성된다.

도 1(c)를 참조하면, 이후, 전체 구조 상부에 1.0∼2.0㎛의 두께로 Co와 Ti가 소정 비율로 혼합된 자성체가 증착된 후, 소정의 리프트-오프(lift-off)방법을 이용한 식각공정에 의해 감광막패턴(7)이 제거되는 동시에 감광막패턴(7) 상부에 증착된 자성체가 제거된다. 이후, 소정의 CMP공정에 의해 골(6)이 매립되도록 코어부(8)가 형성된다.

도 1(d)를 참조하면, 코어부(8)을 포함한 전체 구조 상부에 FP-TEOS(9)와 P-sin(10)의 적층구조로 패시베이션층(11)이 형성된다.

전술한 바와 같이, 본 발명은 단일 인턱터의 코일부의 산과 산사이에 형성된 골을 매립하도록 높은 연자성 박막의 코어부를 형성하게 된다.

상술한 바와 같이, 본 발명은 단일 인턱터의 코일부의 산과 산사이에 형성된 골을 매립하도록 높은 연자성 박막의 코어부를 형성함으로써, 인덕터의 효율을 개선할 수 있으며 그 구조가 복잡해지는 문제를 해결할 수 있다.

Claims (3)

1. 소정의 구조가 형성된 반도체 소자 상부에 금속계 물질과 하드마스크를 순차적으로 증착한 후, 식각하여 다수의 산과 골을 가진 요철형태의 코일부를 형성하는 단계와;

   상기 골을 매립하도록 자성체의 코어부를 형성하는 단계와;

   상기 코어부를 포함한 전체 구조 상부에 패시베이션층을 형성하는 단계를 포함하는 것을 특징으로 하는 인덕터 소자의 제조 방법.
2. 제 1 항에 있어서,

   상기 코어부는 전체 구조 상부에 상기 산과 골이 노출되도록 패터닝된 감광막패턴이 형성된 후, 1.0∼2.0㎛의 두께로 Co와 Ti가 소정 비율로 혼합된 자성체가 증착된 후, 소정의 리프트-오프를 이용한 식각공정과 평탄화공정에 의해 감광막패턴이 제거됨과 동시에 형성되는 것을 특징으로 하는 인덕터 소자의 제조 방법.
3. 제 1 항에 있어서,

   상기 패시베이션층은 FP-TEOS와 P-sin의 적층구조로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.