JP3015781B2 - 半導体素子のインダクタ製造方法 - Google Patents

半導体素子のインダクタ製造方法

Info

Publication number
JP3015781B2
JP3015781B2 JP10180349A JP18034998A JP3015781B2 JP 3015781 B2 JP3015781 B2 JP 3015781B2 JP 10180349 A JP10180349 A JP 10180349A JP 18034998 A JP18034998 A JP 18034998A JP 3015781 B2 JP3015781 B2 JP 3015781B2
Authority
JP
Japan
Prior art keywords
layer
inductor
impurity diffusion
region
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10180349A
Other languages
English (en)
Other versions
JPH11111926A (ja
Inventor
ゼ イル ズ
Original Assignee
エルジー セミコン カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー セミコン カンパニー リミテッド filed Critical エルジー セミコン カンパニー リミテッド
Publication of JPH11111926A publication Critical patent/JPH11111926A/ja
Application granted granted Critical
Publication of JP3015781B2 publication Critical patent/JP3015781B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子に関
し、特にセル領域を含む半導体基板に形成されるインダ
クタの製造方法に関する。
【０００２】
【従来の技術】現在、半導体領域にインダクタンスを具
現するためのいくつかの方法が提示されているが、トラ
ンジスタと共に同一の基板上に製造し難いという工程上
の制約及び充分なインダクタンスを具現することができ
ないという構造的な制約に起因して実際に量産には適用
されていない。
【０００３】以下、添付図面に基づき従来の技術のイン
ダクタを説明する。図１は一般的なインダクタの構成図
であり、図２ａ及び図２ｂは従来の技術のインダクタの
構成図である。
【０００４】図１は、単一素子としてのインダクタの構
成を示す。インダクタは、コア部分１０とコア部分１０
に巻かれたコイル１２とからなり、構成自体が３次元的
である。
【０００５】図２及び図３は、上記のような３次元的な
インダクタをシリコンボディに具現したものであり、こ
の構成は次の通りである( このインダクタは米国特許第
3,988,764 号に開示されている) 。
【０００６】まず、シリコンボディ１と、シリコンボデ
ィ１にシリコンボディ１を貫通して構成される複数個の
シリコンボディ１とは反対導電型の円筒状の拡散層２
と、拡散層２の下部に構成され、対応する２つの拡散層
２を互いに連結する下部連結層３と、下部連結層３によ
り互いに連結された２つの拡散層２のうち何れか一つの
拡散層２とそれに隣り合う何れか一つの拡散層２（別の
下部連結層３により連結された何れか一つの拡散層２）
とを互いに連結する上部連結層４とから大きく構成され
る。
【０００７】このようにして構成された従来の技術のイ
ンダクタは、一連の電気回路に電気的に連結され、イン
ダクタコイルとして機能を果たすようになる。
【０００８】
【発明が解決しようとする課題】上述した従来の技術の
インダクタ製造工程はディープトレンチ食刻(deep tren
ch etch)、エピタキシャル成長、再結晶化、高温工程を
含んでなるため、製造工程が複雑で且つ実用性に劣る。
このため、実際にＵＬＳＩ(Ultra Large ScaledIntegra
ted) チップ等の量産に適用できないという問題点があ
った。
【０００９】本発明は、上記のような従来の技術のイン
ダクタ製造方法の問題点を解決するためになされたもの
であり、その目的は、半導体素子の製造工程と連関性が
ある工程で具現可能にして、素子との同一の基板上にイ
ンダクタを構成することを可能にした半導体素子のイン
ダクタ製造方法を提供することにある。
【００１０】
【課題を解決するための手段】ＵＬＳＩチップ等の量産
に適用可能な本発明の半導体素子のインダクタ製造方法
が提供される。請求項１に記載の発明は、半導体基板の
表面内に一定の拡散深さを有して一定の間隙に分離され
ている不純物拡散領域を形成する工程と、選択酸化工程
で前記不純物拡散領域を横切る方向に半導体基板を選択
的に酸化させてインダクタコア層を形成する工程と、前
記インダクタコア層を含む全面にポリシリコン層を形成
し、そのポリシリコン層の一部を選択的にパターニング
して、何れか一つの不純物拡散領域の表面の一側の領域
とそれに隣り合う不純物拡散領域の表面の他側の領域と
にコンタクトされるポリシリコンパターン層を複数個形
成して、全ての不純物拡散領域をポリシリコンパターン
層を介して電気的に連結させるインダクタコイル層を形
成する工程とを備えることを要旨とする。請求項２に記
載の発明は、請求項１記載の発明において、それぞれの
不純物拡散領域は長軸と短軸を有する長方形状であり、
全ての不純物拡散領域は同じ形状及びサイズを有するよ
うに形成されることを要旨とする。
【００１１】請求項３に記載の発明は、請求項１記載の
発明において、ポリシリコンパターン層は不純物拡散領
域と同じ幅を有し、それぞれの不純物拡散領域の長軸方
向に対して角度を４５゜±１５゜に振って形成すること
を要旨とする。
【００１２】請求項４に記載の発明は、半導体基板上に
酸化膜層、第１フォトレジスト層を順次に形成し、前記
第１フォトレジスト層が選択的に除去されるようにパタ
ーニングする工程と、前記パターニングされた第１フォ
トレジスト層をマスクとして用いて半導体基板の表面内
に不純物拡散領域を形成する工程と、前記酸化膜層上に
窒化膜層を形成し、その窒化膜層の一部を選択的に除去
した後、酸化工程を施してインダクタコア層を形成する
工程と、前記インダクタコア層を含む全面に第２フォト
レジスト層を形成し、その第２フォトレジスト層の一部
が選択的に除去されるように第２のフォトレジストをパ
ターニングした後、それぞれの不純物拡散領域の表面が
露出するようにそのパターニングされた第２フォトレジ
スト層をマスクとして用いて酸化膜層の一部を選択的に
除去する工程と、前記第２フォトレジスト層を除去し、
全面に高濃度の不純物がドープされたポリシリコン層、
第３フォトレジスト層を順次に形成する工程と、前記第
３フォトレジスト層の一部が選択的に除去されるように
その第３フォトレジスタをパターニングし、そのパター
ニングされた第３フォトレジスタをマスクとして用いて
露出されたポリシリコン層の一部を選択的に食刻してポ
リシリコンパターン層を形成する工程と、を備えること
を要旨とする。
【００１３】請求項５に記載の発明は、請求項４記載の
発明において、第１フォトレジスト層が除去される領域
は、インダクタが形成される全体領域の長さ方向に一定
の間隙に分離された同一のサイズを有する長方形状をな
し、それぞれの除去領域は、インダクタが形成される全
体領域の長さ方向に水平な幅Ｗよりその長さ方向に直交
する長さＬが２倍以上になるようにすることを要旨とす
る。請求項６に記載の発明は、請求項４記載の発明にお
いて、それぞれのポリシリコンパターン層は、インダク
タコア層の下側に形成された不純物拡散領域のうち何れ
か一つの不純物拡散領域の表面の一側の領域とそれに隣
り合う他の不純物拡散領域の表面の反対側の領域とに連
結されるように形成されることを要旨とする。
【００１４】
【発明の実施の形態】以下、添付図面に基づき本発明の
半導体素子のインダクタ製造工程を説明する。図４Ａ、
図４Ｂは本発明のインダクタのレイアウト図及び構造断
面図であり、図５Ａ〜図９Ｃは図４ＡのＩ−Ｉ’、II−
II’、及びIII −III ’線上の本発明のインダクタの工
程断面図及び平面構成図である。
【００１５】図５Ａ〜図６Ｃは図４ＡのＩ−Ｉ’線上の
工程断面図であり、図７Ａ〜図９Ａは図４ＡのII−II’
線上の工程断面図である。そして、図９Ｂ〜図９Ｃは図
４ＡのIII −III ’線上の工程断面図である。図５Ａ〜
図９Ｃは連続する工程段階を示し、工程上の特徴が表れ
る部分を強調するべく９０゜又は４５゜に振って示す断
面図である。
【００１６】本発明のインダクタは、高性能のインダク
タを具現するべくコア部分を酸化膜で形成し、半導体素
子が形成された同一基板に構成できるようにしたもので
あり、その製造方法は以下の通りである。
【００１７】まず、図５Ａ及び図５Ｂに示すように、第
１導電型の半導体基板３０上に酸化膜３１を形成する。
そして、図５Ｃ及び図５Ｄに示すように、酸化膜３１上
に第１フォトレジスト層３２を形成し、インダクタのコ
イル層が形成される領域３２Ａのみが除去されるように
フォトリソグラフィ工程で第１フォトレジスト層３２を
パターニングする。この際、第１フォトレジスト層３２
の除去領域３２ａは、インダクタが形成される全体領域
の長さ方向に一定の間隙をおいて分離されるとともに、
各領域３２ａは同一形状で同一サイズとなっている。除
去領域３２ａは長方形状であり、インダクタが形成され
る全体領域の長さ方向に水平な幅（短軸幅）Ｗよりそれ
に垂直な長さ（長軸幅）Ｌが２倍以上大きい。次いで、
パターニングされた第１フォトレジスト層３２をマスク
にして半導体基板３０に第２導電型の不純物イオン（Ｐ
又はＢ等）を注入してインダクタの下側連結層として用
いられる不純物拡散領域３３を形成する。
【００１８】そして、図６Ａに示すように、不純物注入
工程でマスクとして用いられた第１フォトレジスト層３
２を除去し、酸化膜層３１上に窒化膜層３４を形成す
る。次いで、図６Ｂに示すように、窒化膜層３４の一部
を選択的に除去してインダクタのコア部分が形成される
部分３４ａのみをオープンする。この際、窒化膜層３４
は、トランジスタの隔離層として用いられる素子隔離領
域を形成するためのフィールド酸化マスク層である。そ
して、窒化膜層３４が除去される部分３４ａは、不純物
拡散領域３３の中央を横切る長方形状である。
【００１９】次いで、図６Ｃ及び図７Ａに示すように、
パターニングされた窒化膜層３４をマスクにしてフィー
ルド酸化工程を施して酸化膜からなるインダクタコア層
３５を形成する。 そして、図７Ｂ及び図７Ｃに示すよ
うに、フィールド酸化工程でマスクとして用いられた窒
化膜層３４を除去し、全面に第２フォトレジスト層３６
を形成する。
【００２０】次いで、図８Ａに示すように、下側に互い
に分離された不純物拡散領域３３を有するインダクタコ
ア層３５を中心にして層３５より広い幅を有する溝３６
ａが形成されるように第２フォトレジスト層３６をパタ
ーニングする。
【００２１】そして、図８Ｂに示すように、パターニン
グされた第２フォトレジスト層３６をマスクにして溝３
６ａによって露出された酸化膜３１の一部を選択的に除
去して、それぞれの不純物拡散領域３３の表面が露出す
るようにする。この際、インダクタコア層３５の一部も
除去されるが、この除去量が極めて微量なので基本的な
インダクタコア層３５の形状には影響を与えない。
【００２２】次いで、図８Ｃ及び図９Ａに示すように、
酸化膜除去工程でマスクとして用いられた第２フォトレ
ジスト層３６を除去し、露出されたインダクタコア層３
５を含む酸化膜３１の全面に高濃度の不純物がドープさ
れたポリシリコン層３７を蒸着により形成する。そし
て、ポリシリコン層３７の全面に第３フォトレジスト層
３８を形成する。
【００２３】そして、図９Ｂに示すように、第３フォト
レジスト層３８の一部を選択的に除去してインダクタコ
イル層を形成するためのマスクを形成する。この際、第
３フォトレジスト層３８は、インダクタコア層３５の下
部の不純物拡散領域３３が形成される方向の対角線方向
（４５゜±１５゜）に不純物拡散領域３３と同じ幅とな
るように形成される。すなわち、フォトレジスト層３８
は不純物拡散領域３３の形成方向に対して４５゜±１５
゜傾斜した方向に沿って形成される。次いで、図９Ｃに
示すように、パターニングされた第３フォトレジスト層
３８をマスクとして用いて露出されたポリシリコン層３
７の一部を選択的に食刻してポリシリコンパターン層３
７ａを形成する。ポリシリコンパターン層３７ａはイン
ダクタコア層３５の下側に形成された不純物拡散領域３
３にそれぞれ連結される。すなわち、インダクタコア層
３５の対角方向に形成されるポリシリコンパターン層３
７ａの一端は、一つの不純物拡散領域３３の表面の一側
の先端領域に連結され、ポリシリコンパターン層３７ａ
の他端は、その領域３３に隣り合う不純物拡散領域３３
の表面の他側の先端に連結される。すなわち、ポリシリ
コンパターン層３７ａは、インダクタコア層３５を跨い
で隣接する不純物拡散領域３３に連結されている。
【００２４】上記のようにして、酸化膜からなるインダ
クタコア層に拡散層及びポリシリコン層がコイル状に巻
かれて、フィールド酸化マスクの形状を適宜設定するこ
とにより充分に同一の基板上にインダクタを形成するこ
とができる。
【００２５】このようなインダクタ製造工程は、セル領
域のトランジスタを形成する工程と別途に進行せず、互
いに連係して進行する。
【００２６】
【発明の効果】上述したように、本発明の半導体素子の
インダクタ製造方法は以下のような効果がある。
【００２７】請求項１、請求項４に係る発明は、一般的
なＭＯＳ、バイポーラトランジスタの製造工程に容易な
追加工程で形成できるため、インダクタをチップの外部
に構成せずに、ＭＯＳキャパシタと同一の基板上に構成
することができる。このため、実際に量産に適用して使
用することができ、製造費用の節減、集積回路から構成
されるボードのサイズを減少させることができるという
効果がある。
【００２８】請求項２、請求項５に係る発明は、不純物
拡散領域を同一の幅にするため、インダクタンスのサイ
ズを容易に調節することができ、後続工程でインダクタ
コイル層を容易に形成することができる効果がある。
【００２９】請求項３は、一定の間隙に分離されて並ん
で形成された不純物拡散層を連結する工程で、ポリシリ
コン層が露出された不純物拡散領域に正確にコンタクト
されるようにして、インダクタコア層に巻かれる形状の
インダクタコイル層を容易に形成する効果がある。
【００３０】請求項６は、酸化膜からなるインダクタコ
ア層に拡散層及びポリシリコン層がコイル状に巻かれる
構造になって、高性能のインダクタンスを具現すること
ができる効果がある。
【図面の簡単な説明】
【図１】一般的なインダクタの構成図。
【図２】従来の技術のインダクタの構成図。
【図３】従来の技術のインダクタの構成図。
【図４】Ａ、Ｂは本発明のインダクタのレイアウト図及
び構造断面図。
【図５】Ａ〜Ｄは、図４ＡのＩ−Ｉ’線上の本発明のイ
ンダクタの工程断面図及び平面構成図。
【図６】Ａ〜Ｃは、図４ＡのＩ−Ｉ’線上の本発明のイ
ンダクタの工程断面図及び平面構成図。
【図７】Ａ〜Ｃは、図４ＡのII−II’線上の本発明のイ
ンダクタの工程断面図及び平面構成図。
【図８】Ａ〜Ｃは、図４ＡのII−II’線上の本発明のイ
ンダクタの工程断面図及び平面構成図。
【図９】Ａは、図４ＡのII−II’線上の本発明のインダ
クタの工程断面図及び平面構成図、Ｂ及びＣは図４Ａの
III −III ’線上の本発明のインダクタの工程断面図及
び平面構成図。
【符号の説明】
３０…半導体基板 ３１…酸化膜 ３２…第１フォトレジスト ３３…不純物拡散
領域 ３４…窒化膜層 ３５…インダクタ
コア層 ３６…第２フォトレジスト ３７…ポリシリコ
ン層 ３７ａ…ポリシリコンパターン層 ３８…第３フォト
レジスト ３９…インダクタコイル層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−189339（ＪＰ，Ａ) 特開 平８−250332（ＪＰ，Ａ) 特開 平７−86507（ＪＰ，Ａ) 特開 平２−140970（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板の表面内に一定の拡散深さを
    有して一定の間隙に分離される不純物拡散領域を形成す
    る工程と、 選択酸化工程で前記不純物拡散領域を横切る方向に半導
    体基板を選択的に酸化させてインダクタコア層を形成す
    る工程と、 前記インダクタコア層を含む全面にポリシリコン層を形
    成し、そのポリシリコン層の一部を選択的にパターニン
    グして、何れか一つの不純物拡散領域の表面の一側の領
    域とそれに隣り合う不純物拡散領域の表面の他側の領域
    とにコンタクトされるポリシリコンパターン層を複数個
    形成して、全ての不純物拡散領域を前記ポリシリコンパ
    ターン層を介して電気的に連結させるインダクタコイル
    層を形成する工程と、を備えることを特徴とする半導体
    素子のインダクタ製造方法。
  2. 【請求項２】 それぞれの不純物拡散領域は長軸と短軸
    を有する長方形状であり、全ての不純物拡散領域は同じ
    形状及びサイズを有するように形成されることを特徴と
    する請求項１記載の半導体素子のインダクタ製造方法。
  3. 【請求項３】 ポリシリコンパターン層は不純物拡散領
    域と同じ幅を有し、それぞれの不純物拡散領域の長軸方
    向に対して角度を４５゜±１５゜に振って形成すること
    を特徴とする請求項１記載の半導体素子のインダクタ製
    造方法。
  4. 【請求項４】 半導体基板上に酸化膜層、第１フォトレ
    ジスト層を順次に形成し、前記第１フォトレジスト層が
    選択的に除去されるようにパターニングする工程と、 前記パターニングされた第１フォトレジスト層をマスク
    として用いて半導体基板の表面内に不純物拡散領域を形
    成する工程と、 前記酸化膜層上に窒化膜層を形成し、その窒化膜層の一
    部を選択的に除去した後、酸化工程を施してインダクタ
    コア層を形成する工程と、 前記インダクタコア層を含む全面に第２フォトレジスト
    層を形成し、その第２フォトレジスト層の一部が選択的
    に除去されるように第２のフォトレジストをパターニン
    グした後、それぞれの不純物拡散領域の表面が露出する
    ようにそのパターニングされた第２フォトレジスト層を
    マスクとして用いて酸化膜層の一部を選択的に除去する
    工程と、 前記第２フォトレジスト層を除去し、全面に高濃度の不
    純物がドープされたポリシリコン層、第３フォトレジス
    ト層を順次に形成する工程と、 前記第３フォトレジスト層の一部が選択的に除去される
    ようにその第３フォトレジスタをパターニングし、その
    パターニングされた第３フォトレジスタをマスクとして
    用いて露出されたポリシリコン層の一部を選択的に食刻
    してポリシリコンパターン層を形成する工程と、を備え
    ることを特徴とする半導体素子のインダクタ製造方法。
  5. 【請求項５】 第１フォトレジスト層が除去される領域
    は、インダクタが形成される全体領域の長さ方向に一定
    の間隙に分離された同一のサイズを有する長方形状をな
    し、それぞれの除去領域は、インダクタが形成される全
    体領域の長さ方向に水平な幅Ｗよりその長さ方向に直交
    する長さＬが２倍以上になるようにすることを特徴とす
    る請求項４記載の半導体素子のインダクタ製造方法。
  6. 【請求項６】 それぞれのポリシリコンパターン層は、
    インダクタコア層の下側に形成された不純物拡散領域の
    うち何れか一つの不純物拡散領域の表面の一側の領域と
    それに隣り合う他の不純物拡散領域の表面の反対側の領
    域とに連結されるように形成されることを特徴とする請
    求項４記載の半導体素子のインダクタ製造方法。
JP10180349A 1997-09-29 1998-06-26 半導体素子のインダクタ製造方法 Expired - Fee Related JP3015781B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970049794A KR100268906B1 (ko) 1997-09-29 1997-09-29 반도체소자의인덕터제조방법
KR49794/1997 1997-09-29

Publications (2)

Publication Number Publication Date
JPH11111926A JPH11111926A (ja) 1999-04-23
JP3015781B2 true JP3015781B2 (ja) 2000-03-06

Family

ID=19521927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10180349A Expired - Fee Related JP3015781B2 (ja) 1997-09-29 1998-06-26 半導体素子のインダクタ製造方法

Country Status (4)

Country Link
US (1) US6015742A (ja)
JP (1) JP3015781B2 (ja)
KR (1) KR100268906B1 (ja)
DE (1) DE19830161B4 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW386279B (en) * 1998-08-07 2000-04-01 Winbond Electronics Corp Inductor structure with air gap and method of manufacturing thereof
US6249039B1 (en) * 1998-09-10 2001-06-19 Bourns, Inc. Integrated inductive components and method of fabricating such components
KR100328710B1 (ko) 1999-08-23 2002-03-20 박종섭 인덕터 및 그의 제조방법
KR100369347B1 (ko) * 2000-12-28 2003-01-24 주식회사 하이닉스반도체 코일의 제조 방법
US6639298B2 (en) 2001-06-28 2003-10-28 Agere Systems Inc. Multi-layer inductor formed in a semiconductor substrate
US6667536B2 (en) 2001-06-28 2003-12-23 Agere Systems Inc. Thin film multi-layer high Q transformer formed in a semiconductor substrate
GB2405262B (en) * 2002-05-07 2006-06-14 Agere Systems Inc A multi-layer inductor formed in a semiconductor substrate and having a core of ferromagnetic material
TW577094B (en) * 2002-05-10 2004-02-21 Ind Tech Res Inst High-density multi-turn micro coil and its manufacturing method
KR20040002120A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 인덕터 및 그 제조방법
KR100725714B1 (ko) * 2006-08-29 2007-06-07 동부일렉트로닉스 주식회사 인덕터 및 인덕터 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290758A (en) * 1963-08-07 1966-12-13 Hybrid solid state device
US3988764A (en) * 1973-10-30 1976-10-26 General Electric Company Deep diode solid state inductor coil
US5336921A (en) * 1992-01-27 1994-08-09 Motorola, Inc. Vertical trench inductor
US5508234A (en) * 1994-10-31 1996-04-16 International Business Machines Corporation Microcavity structures, fabrication processes, and applications thereof
US5721506A (en) * 1994-12-14 1998-02-24 Micron Technology, Inc. Efficient Vccp supply with regulation for voltage control
US5767563A (en) * 1995-12-22 1998-06-16 Micron Technology, Inc. Inductor formed at least partially in a substrate
US5825092A (en) * 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
TW308741B (en) * 1996-11-22 1997-06-21 United Microelectronics Corp Micro-coil structure of integrated circuit and process thereof
KR100243658B1 (ko) * 1996-12-06 2000-02-01 정선종 기판 변환기술을 이용한 인덕터 소자 및 그 제조 방법
US5801100A (en) * 1997-03-07 1998-09-01 Industrial Technology Research Institute Electroless copper plating method for forming integrated circuit structures

Also Published As

Publication number Publication date
US6015742A (en) 2000-01-18
DE19830161B4 (de) 2004-07-22
KR100268906B1 (ko) 2000-10-16
DE19830161A1 (de) 1999-04-08
JPH11111926A (ja) 1999-04-23
KR19990027353A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
JPH1070281A (ja) 半導体装置およびその製造方法
JPH08204191A (ja) 電界効果トランジスタ及びその製造方法
JPH0831457B2 (ja) 半導体装置及びその製造方法
JPS58139468A (ja) 半導体装置およびその製造方法
KR100328710B1 (ko) 인덕터 및 그의 제조방법
JPS6249750B2 (ja)
JP3015781B2 (ja) 半導体素子のインダクタ製造方法
JP3074708B2 (ja) 高出力用集積回路のための半導体構造
JPS60124967A (ja) 集積回路構造体
KR100305402B1 (ko) 반도체소자의 제조방법
JPH11340436A (ja) 半導体記憶装置の製造方法
JPH05343413A (ja) バイポーラトランジスタとその製造方法
JP3338646B2 (ja) Ｓｒａｍセル及びその製造方法
KR940000312B1 (ko) 고부하 저항체를 갖는 sram 및 그 제조방법
JPS61185974A (ja) 半導体装置の製造方法
JPH03175676A (ja) 半導体装置
JPS62118569A (ja) 半導体装置の製造方法
JPH1012726A (ja) 半導体装置及びその製造方法
JPH05291530A (ja) 半導体装置およびその製造方法
JPH0451528A (ja) 半導体装置及びその製造方法
JPS5816568A (ja) 絶縁ゲ−ト型電界効果半導体装置
JPS61107747A (ja) 半導体装置の製造方法
JPH03231459A (ja) 半導体記憶装置
JPS60101961A (ja) バイポ−ラ集積回路装置およびその製造方法
JPH01280352A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees