DE19830161A1 - Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung - Google Patents
Verfahren zur Herstellung einer Induktionsspule einer HalbleitereinrichtungInfo
- Publication number
- DE19830161A1 DE19830161A1 DE19830161A DE19830161A DE19830161A1 DE 19830161 A1 DE19830161 A1 DE 19830161A1 DE 19830161 A DE19830161 A DE 19830161A DE 19830161 A DE19830161 A DE 19830161A DE 19830161 A1 DE19830161 A1 DE 19830161A1
- Authority
- DE
- Germany
- Prior art keywords
- impurity diffusion
- photoresist film
- diffusion regions
- layer
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006698 induction Effects 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims description 32
- 230000010354 integration Effects 0.000 title 1
- 239000010410 layer Substances 0.000 claims abstract description 50
- 238000009792 diffusion process Methods 0.000 claims abstract description 44
- 239000012535 impurity Substances 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 229920005591 polysilicon Polymers 0.000 claims abstract description 31
- 239000012792 core layer Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 4
- 238000002513 implantation Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrichtung und
insbesondere auf ein Verfahren zur Herstellung einer Induktionsspule auf
einem einen Zellenbereich aufweisenden Halbleitersubstrat einer Halblei
tereinrichtung.
Gegenwärtig gibt es mehrere Verfahren zur Herstellung einer Induktions
spule in einem Halbleiterbereich. Allerdings ist es schwierig sowohl eine
Induktionsspule mit genügend hoher Induktivität als auch einen Transis
tor im Substrat auszubilden, so daß diese Methoden noch nicht zur Mas
senproduktion geeignet sind.
Ein konventionelles Verfahren zur Herstellung eines Induktors wird nach
folgend unter Bezugnahme auf die Zeichnung näher erläutert.
Die Fig. 1 zeigt den Aufbau einer herkömmlichen Induktionsspule, wäh
rend die Fig. 2A und 2B den Aufbau weiterer konventioneller Induktions
spulen bzw. Induktoren verdeutlichen.
Entsprechend der Fig. 1 umfaßt der dreidimensionale Aufbau einer her
kömmlichen Drosselspule als separate Einrichtung einen Kern und eine
um den Kern herumgewickelte Spule (US-PS 3,988,764).
Die Fig. 2A und 2B zeigen die Induktionsspule nach Fig. 1, realisiert in ei
nem Siliciumkörper. Die Drosselspule umfaßt den Siliciumkörper 1, eine
Mehrzahl von zylindrischen Diffusionsschichten 2, die einen zum Silici
umkörper 1 entgegengesetzten Leitungstyp aufweisen und den Silicium
körper 1 durchdringen, eine Mehrzahl von Bodenverbindungsschichten 3,
die jeweils zwei einander gegenüberliegende Diffusionsschichten 2 mitei
nander verbinden und am Boden des Siliciumkörpers 1 angeordnet sind,
und obere Verbindungsschichten 4, die jeweils diagonal eine von zwei Dif
fusionsschichten 2, die mit einer Bodenverbindungsschicht 3 miteinander
verbunden sind, mit einer von zwei benachbarten Diffusionsschichten 2
verbinden, die durch eine andere der Bodenverbindungsschichten 3 mitei
nander verbunden sind. Ein derartiger konventioneller Induktor, der elek
trisch mit weiteren elektrischen Schaltungen in Verbindung stehen kann,
arbeitet als Induktionsspule.
Da beim konventionellen Verfahren ein Ätzprozeß zur Herstellung eines
tiefen Grabens, ein epitaktischer Aufwachsprozeß, ein Rekristallisations
prozeß und ein Hochtemperaturprozeß ausgeführt werden müssen, ist es
ausgesprochen kompliziert und unpraktisch, so daß es sich nicht zur An
wendung bei der Massenproduktion eignet, um etwa ULSI-Chips (Ultra
Large Scaled Integrated Chips) herzustellen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung
einer Induktionsspule anzugeben, dessen Prozeßschritte sich in Verbin
dung mit Prozeßschritten zur Herstellung einer Halbleitereinrichtung
durchführen lassen, um eine Induktionsspule im selben Substrat herstel
len zu können, auf welchem auch die Halbleitereinrichtung ausgebildet
wird.
Lösungen der gestellten Aufgabe sind den Ansprüchen 1 und 7 zu entneh
men. Vorteilhafte Ausgestaltungen der Erfindung sind in den jeweils nach
geordneten Unteransprüchen gekennzeichnet.
In Übereinstimmung mit dem breitesten Aspekt der vorliegenden Erfin
dung und umfaßt das Verfahren zur Herstellung einer Induktionsspule
folgende Schritte: Bildung von Verunreinigungsbereichen mit vorbe
stimmter Diffusionstiefe und mit vorbestimmtem Abstand voneinander
unterhalb der Oberfläche eines Halbleitersubstrats; selektives Oxidieren
des Halbleitersubstrats in einer Richtung, die die Verunreinigungsdiffu
sionsbereiche kreuzt, um eine Spulenkernschicht zu bilden; und Bildung
einer Polysiliciumschicht auf der gesamten Oberfläche einschließlich der
Spulenkernschicht sowie selektives Strukturieren der Polysilicium
schicht zwecks Bildung einer Mehrzahl von Polysiliciummusterschichten
bzw. -streifen, die jeweils eines der Enden der Verunreinigungsdiffusions
bereiche mit einem gegenüberliegenden Ende eines benachbarten Verun
reinigungsdiffusionsbereichs verbinden, um auf diese Weise eine Induk
tionsspulenschicht zu erhalten, durch die die Verunreinigungsdiffusions
bereiche elektrisch miteinander verbunden sind, derart, daß eine aus den
Polysiliciumstreifen und den Verunreinigungsdiffusionsbereichen gebil
dete Wicklung die Spulenkernschicht quasi wendelartig umgibt.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung im
einzelnen erläutert. Es zeigen:
Fig. 1 den Aufbau einer konventionellen Induktionsspule;
Fig. 2A und 2B den Aufbau weiterer konventioneller Induktionsspulen;
Fig. 3A und 3B ein Layout einer Induktionsspule nach der Erfindung so
wie einen Querschnitt durch ihren Aufbau; und
Fig. 4A bis 4P Querschnittsansichten und Draufsichten einer erfindungs
gemäßen Induktionsspule in unterschiedlichen Herstellungsschritten, je
weils gesehen entlang der Linien I-I', II-II' und III-III' in Fig. 3A.
Nachfolgend wird auf ein Ausführungsbeispiel der Erfindung Bezug ge
nommen.
Die Fig. 3A und 3B zeigen jeweils ein Layout einer erfindungsgemäßen In
duktionsspule und deren Querschnittsansicht. Dagegen stellen die Fig.
4A bis 4P Querschnittsansichten links und jeweils rechts Draufsichten
auf die erfindungsgemäße Induktionsspule in unterschiedlichen Herstel
lungsschritten dar, und zwar entlang der Linien I-I', II-II' und III-III' von
Fig. 3A. Im einzelnen sind die Fig. 4A bis 4G Querschnittsansichten ent
lang der Linie I-I von Fig. 3A, die Fig. 4H bis 4N Querschnittsansichten
entlang der Linie II-II' von Fig. 3A, und die Fig. 4O bis 4P Querschnittsan
sichten entlang der Linie III-III' von Fig. 3A, so daß sich durch sie die Her
stellungsschritte der erfindungsgemäßen Einrichtung, gesehen unter ver
schiedenen Winkeln, verdeutlichen lassen. Dabei werden die Prozeß
schritte gemäß den Fig. 4A bis 4P der Reihe nach durchgeführt.
In Übereinstimmung mit der vorliegenden Erfindung wird zur Bildung ei
ner Induktionsspule mit hoher Qualität ein aus einem Oxidfilm bestehen
der Kern auf dem selben Substrat hergestellt, auf dem auch eine Halblei
tereinrichtung ausgebildet werden soll.
Entsprechend der Fig. 4A wird zunächst ein Halbleitersubstrat 30 eines
ersten Leitungstyps bereitgestellt, und es wird darauf ein Oxidfilm 31 aus
gebildet, wie der Fig. 4B zu entnehmen ist.
Gemäß den Fig. 4C und 4D wird der Oxidfilm 31 mit einem ersten Photore
sistfilm 32 bedeckt, der anschließend auf photolithographischem Wege
strukturiert wird, um dort entfernt zu werden, wo eine Induktionsspulen
schicht zu liegen kommen soll. Der Bereich, in welchem der Photoresist
film entfernt wird, ist in Längenrichtung der Spule bzw. Längsrichtung der
Spule in eine Mehrzahl von Teilbereichen mit der selben Größe unterteilt.
Der gesamte Bereich ist rechteckförmig ausgebildet. Seine Länge (Längs
richtung der Induktionsspule) ist zweimal so lang wie seine Breite.
Mit anderen Worten wird ein rechteckförmiger Bereich ausgewählt, in des
sen Längsrichtung kleinere rechteckförmige Teilbereiche liegen, die senk
recht zur Längsrichtung des Hauptbereichs verlaufen und in vorbestimm
tem Abstand voneinander angeordnet sind. In diesen Teilbereichen wird
der erste Photoresistfilm 32 entfernt.
Danach wird der auf diese Weise strukturierte erste Photoresistfilm 32 als
Maske verwendet, um Ionen des zweiten Leitungstyps (P-Ionen oder B-Io
nen) In das Halbleitersubstrat 30 zu implantieren, so daß auf diese Weise
die in Fig. 4D gezeigten Verunreinigungsdiffusionsbereiche 33 erhalten
werden. Sie sind streifenförmig ausgebildet und erstrecken sich mit ihrer
Längsrichtung senkrecht zur Spulenlängsrichtung. Man kann sagen, daß
die Diffusionsverunreinigungsbereiche eine Art Streifengitter bilden. Dies
ist in Fig. 4D rechts zu erkennen.
Entsprechend der Fig. 4E wird der verbleibende erste Photoresistfilm 32
entfernt, und es wird ein Nitridfilm 34 auf den Oxidfilm 31 aufgebracht.
Die Fig. 4F zeigt, daß der Nitridfilm 34 selektiv entfernt wird, um einen Be
reich für einen Spulenkern zu öffnen. Dabei dient dieser Nitridfilm 34 auch
als Feldoxid-Maskenschicht zur Bildung von Einrichtungs-Isolationsbe
reichen, die als Isolationsschichten von Transistoren verwendet werden.
Der Bereich, in welchem die Nitridschicht 34 entfernt worden ist, kreuzt
etwa die Mitte der Verunreinigungsdiffusionsbereiche 33. Mit anderen
Worten erstreckt sich dieser Bereich, in welchem die Nitridschicht 34 ent
fernt worden ist, in Längsrichtung der Induktionsspule.
Die Fig. 4G und 4H lassen erkennen, daß der strukturierte Nitridfilm 34
als Maske dient, und zwar in einem nachfolgenden Feldoxidationsprozeß,
um in diesem Prozeß eine Spulenkernschicht 35 aus einem Oxidfilm zu bil
den.
Entsprechend den Fig. 4I und 4J wird der Nitridfilm 34 anschließend ent
fernt, und die gesamte so erhaltene Struktur wird von einem zweiten Pho
toresistfilm 36 abgedeckt.
Sodann wird gemäß Fig. 4K der Photoresistfilm 36 bereichsweise entfernt,
und zwar über eine Breite, die größer ist als die Breite der Kernschicht 35,
und oberhalb der durch Unterteilung erhaltenen Verunreinigungsdiffu
sionsbereiche 33. Die Ausnehmung im Photoresistfilm 36 ist rechteckför
mig und erstreckt sich in Längsrichtung der geplanten Induktionsspule.
Gemäß Fig. 4L dient jetzt der strukturierte zweite Photoresistfilm 36 als
Maske, um den unterhalb der Maske freiliegenden Oxidfilm 31 zu entfer
nen, und zwar soweit, daß die Kanten der Verunreinigungsdiffusionsbe
reiche 33 freigelegt werden. Dabei wird zwar auch die Spulenkernschicht
35 zum Teil entfernt, allerdings nur so wenig, daß die Form der Spulen
kernschicht 35 dadurch praktisch nicht beeinflußt wird.
Entsprechend der Fig. 4N wird sodann der zweite Photoresistfilm 36 ent
fernt, und es wird eine stark dotierte Polysiliciumschicht 37 auf die gesam
te Oberfläche der so erhaltenen Struktur aufgebracht, also auf den Oxid
film 31, auf die Spulenkernschicht 35 und auch auf die oben freiliegenden
Kanten der Verunreinigungsdiffusionsbereiche 33. Danach wird ein drit
ter Photoresistfilm 38 auf die gesamte Oberfläche der so erhaltenen Struk
tur aufgebracht, also auf die Polysiliciumschicht 37, wie die Fig. 4N erken
nen läßt.
In einem weiteren Schritt gemäß Fig. 4O wird der dritte Photoresistfilm 38
selektiv entfernt, um eine Maske zu bilden. Die durch den verbleibenden
Teil des dritten Photoresistfilms 38 gebildete Maske liegt oberhalb der Ver
unreinigungsdiffusionsbereiche 33 und weist eine deren Länge entspre
chende Breite auf. Die Maske 38 erstreckt sich über alle Verunreinigungs
diffusionsbereiche 33. Dabei wird die Maske 38 weiterhin so strukturiert,
daß sie in Form diagonaler Streifen unter ca. 45° ± 15° zur Längsrichtung
der Spule gesehen stehenbleibt. Diese Streifen sind rechts in Fig. 4O mit
dem Bezugszeichen 38a versehen. Es können auch noch senkrecht zur
Spulenlängsrichtung stehende Streifen 38b des dritten Photoresistfilms
38 stehenbleiben, um später Anschlüsse aus dem Material der Schicht 37
zur Verfügung zu stellen.
Entsprechend der Fig. 4P wird die freiliegende Polysiliciumschicht 37 un
ter Verwendung des strukturierten dritten Photoresistfilms 38 als Ätz
maske weggeätzt, um auf diese Weise eine Musterschicht 39 aus Polysilici
um zu erhalten. Die Polysilicium-Musterschicht 39 dient zur Verbindung
der Verunreinigungsdiffusionsbereiche 33 untereinander, die unterhalb
der Spulenkernschicht 35 liegen. Genauer gesagt verbinden die diagona
len Streifen der Polysilicium-Musterschicht 39 einander gegenüberliegen
de Enden von benachbarten Verunreinigungsdiffusionsbereichen 33 der
art, daß die streifenförmigen Polysilicium-Muster 39 zusammen mit den
Verunreinigungsdiffusionsbereichen 33 eine Spulenwicklung ergeben,
die um die Spulenkernschicht 35 herumgeführt bzw. herumgewickelt ist.
Die jeweiligen Enden der Induktionsspule können ebenfalls durch Polysi
liciumbereiche der Schicht 37 gebildet sein und senkrecht zur Längsrich
tung der Spule verlaufen.
Gemäß der Erfindung wird eine Spulenkernschicht aus einem Oxid ver
wendet, die von einer Spule umgeben ist, die aus den Verunreinigungsdif
fusionsschichten und den streifenförmigen Polysiliciumschichten be
steht. Durch Modifikation einer Feldoxidmaske läßt sich somit eine Induk
tionsspule auf dem selben Substrat ausbilden, auf dem auch eine Halblei
tereinrichtung hergestellt werden soll. Der Prozeß zur Bildung der Induk
tionsspule kann somit in Verbindung mit dem Prozeß zur Herstellung von
Transistoren in Zellenbereichen durchgeführt werden.
Das Verfahren zur Herstellung einer Induktionsspule in einer Halbleiter
einrichtung weist einige Vorteile auf. Da sich die Induktionsspule in einfa
cher Weise durch Hinzufügen einiger Prozeßschritte zum Prozeß der Her
stellung von MOS Transistoren und bipolaren Transistoren herstellen
läßt, läßt sie sich auf dem selben Substrat ausbilden wie die genannten
Transistoren oder MOS Kondensatoren, so daß es nicht mehr erforderlich
ist, die Spule außerhalb eines Chips vorzusehen. Das Verfahren nach der
Erfindung kann zum Zwecke der Massenproduktion eingesetzt werden
und führt zu einer Verminderung von Kosten im Materialbereich und im
Bereich von Karten mit integrierten Schaltungen. Da ferner die Spulen
kernschicht durch die Verunreinigungsdiffusionsschichten und die strei
fenförmigen Polysiliciumschichten spulenartig umgeben ist, wird eine In
duktionsspule mit hoher Betriebszuverlässigkeit erhalten.
Claims (12)
1. Verfahren zur Herstellung einer Induktionsspule einer Halbleiter
einrichtung mit folgenden Schritten:
- - Bildung von Verunreinigungsdiffusionsbereichen (33) mit vorbestimm ter Diffusionstiefe und einem vorbestimmten Abstand voneinander ange ordnet unterhalb der Oberfläche eines Halbleitersubstrats (30);
- - selektives Oxidieren des Halbleitersubstrats (30) in einer Richtung, die die Verunreinigungsdiffusionsbereiche (33) kreuzt, um eine Spulenkern schicht (35) zu erhalten; und
- - Bildung einer Polysiliciumschicht (37) auf der gesamten Oberfläche des Substrats einschließlich der Spulenkernschicht (35) sowie selektives Strukturieren der Polysiliciumschicht (37) zwecks Bildung einer Mehrzahl von Polysilicium-Musterschichten (39), von denen jede eines der Enden ei nes Verunreinigungsdiffusionsbereichs (33) mit einem gegenüberliegen den Ende eines benachbarten Verunreinigungsdiffusionsbereichs (33) verbindet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei der se
lektiven Oxidation des Halbleitersubstrats (30) zwecks Bildung der Spu
lenkernschicht (35) gleichzeitig ein Feldoxidfilm in einem Einrichtungs-
Isolationsbereich eines Zellenbereichs gebildet wird, in welchem Zellen
transistoren hergestellt werden sollen.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß bei der
Herstellung der Polysiliciumschicht (37) die Polysiliciumschicht (37)
gleichzeitig auch auf dem Zellenbereich ausgebildet ist, und daß bei dem
Musterungsprozeß zur Musterung der Polysiliciumschicht (37) zwecks
Bildung der Polysilicium-Musterschichten (39) gleichzeitig auch die Ga
teelektroden der Zellentransistoren hergestellt werden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ver
unreinigungsdiffusionsbereiche (33) durch starke Implantation von Ver
unreinigungsionen eines Leitungstyps erzeugt werden, der entgegenge
setzt zum Leitungstyp des Halbleitersubstrats (30) ist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß alle Ver
unreinigungsdiffusionsbereiche (33) eine Identische rechteckige Form mit
einer Hauptachse und einer Nebenachse aufweisen.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Poly
silicium-Musterschichten (39) dieselbe Breite aufweisen wie die Verunrei
nigungsdiffusionsbereiche (33), wobei die Polysilicium-Musterschichten
(39) gegenüber der Hauptachse der jeweiligen Verunreinigungsdiffusions
bereiche (33) um einen Winkel von 45° (± 15°) gedreht sind.
7. Verfahren zur Herstellung einer Induktionsspule einer Halbleiter
einrichtung, mit folgenden Schritten:
- - auf ein Halbleitersubstrat (30) wird zunächst ein Oxidfilm (31) aufge bracht und darauf ein erster Photoresistfilm (32), der anschließend selek tiv strukturiert wird;
- - es werden Verunreinigungsdiffusionsbereiche (33) unterhalb der Ober fläche des Halbleitersubstrats (30) gebildet, und zwar unter Verwendung des strukturierten ersten Photoresistfilms (32) als Maske;
- - Bildung einer Nitridschicht (34) auf dem Oxidfilm (31) und selektives Entfernen der Nitridschicht (34) sowie Durchführen eines Oxidationspro zesses zwecks Bildung einer Spulenkernschicht (35);
- - Aufbringen eines zweiten Photoresistfilms (36) auf die gesamte Oberflä che der so erhaltenen Struktur einschließlich der Spulenkernschicht (35) sowie Strukturierung des zweiten Photoresistfilms (36) und anschließen des selektives Entfernen des Oxidfilms (31) unter Verwendung des struk turierten zweiten Photoresistfilms (36) als Maske zwecks Freilegung der Endbereiche der jeweiligen Verunreinigungsdiffusionsbereiche (33);
- - Entfernen des zweiten Photoresistfilms (36) und Bildung einer stark do tierten Polysiliciumschicht (37) sowie daraufliegend eines dritten Photore sistfilms (38) auf der gesamten Oberfläche der so erhaltenen Struktur; und
- - selektive Strukturierung des dritten Photoresistfilms (38) und anschlie ßendes selektives Ätzen der freigelegten Polysiliciumschicht (37) unter Verwendung des strukturierten dritten Photoresistfilms (38) als Maske, um auf diese Weise eine Polysilicium-Musterschicht (39) zu erhalten.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß Bereiche,
in welchen der erste Photoresistfilm (32) entfernt worden ist, eine Identi
sche rechteckige Form aufweisen, wobei diese Bereiche in vorbestimmtem
Abstand voneinander in Längsrichtung des gesamten Bereichs einer In
duktionsspule angeordnet sind, und daß die Länge einer jeden rechtecki
gen Form größer ist als das Zweifache ihrer Breite in Parallelrichtung be
züglich der Längenrichtung des gesamten Bereichs der Induktionsspule.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Ni
tridschicht (34) über eine vorbestimmte Breite entfernt wird, um eine Aus
nehmung zu bilden, die in Längsrichtung der Spule gesehen den mittleren
Teil der jeweiligen Verunreinigungsdiffusionsbereiche (33) kreuzt, wobei
die so strukturierte Nitridschicht (34) als Maske für den Oxidationsprozeß
verwendet wird.
10. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß beim
Schritt zur Entfernung des Oxidfilms (31) zwecks Freilegung der Endberei
che der getrennten Verunreinigungsdiffusionsbereiche (33) der zweite
Photoresistfilm (36) über eine Breite entfernt wird, die größer ist als die
Breite der Spulenkernschicht (35), um als Maske verwendet werden zu
können.
11. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der drit
ten Photoresistfilm (38) so strukturiert wird, daß seine Breite identisch
mit den Verunreinigungsdiffusionsbereichen (33) ist, gesehen in Diago
nalrichtung bezüglich einer Richtung, in der die Verunreinigungsdiffu
sionsbereiche (33) unterhalb der Spulenkernschicht (35) gebildet worden
sind, um die Polysiliciumschicht (37) zu ätzen.
12. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß jede der
Polysilicium-Musterschichten (39) mit einem Ende von irgend einem der
Verunreinigungsdiffusionsbereiche (33), die unterhalb der Spulenkern
schicht (35) liegen, und mit einem gegenüberliegenden Ende eines benach
barten Verunreinigungsdiffusionsbereichs (33) verbunden ist.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR49794/97 | 1997-09-29 | ||
| KR1019970049794A KR100268906B1 (ko) | 1997-09-29 | 1997-09-29 | 반도체소자의인덕터제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19830161A1 true DE19830161A1 (de) | 1999-04-08 |
| DE19830161B4 DE19830161B4 (de) | 2004-07-22 |
Family
ID=19521927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19830161A Expired - Fee Related DE19830161B4 (de) | 1997-09-29 | 1998-07-06 | Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6015742A (de) |
| JP (1) | JP3015781B2 (de) |
| KR (1) | KR100268906B1 (de) |
| DE (1) | DE19830161B4 (de) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW386279B (en) * | 1998-08-07 | 2000-04-01 | Winbond Electronics Corp | Inductor structure with air gap and method of manufacturing thereof |
| US6249039B1 (en) * | 1998-09-10 | 2001-06-19 | Bourns, Inc. | Integrated inductive components and method of fabricating such components |
| KR100328710B1 (ko) | 1999-08-23 | 2002-03-20 | 박종섭 | 인덕터 및 그의 제조방법 |
| KR100369347B1 (ko) * | 2000-12-28 | 2003-01-24 | 주식회사 하이닉스반도체 | 코일의 제조 방법 |
| US6667536B2 (en) | 2001-06-28 | 2003-12-23 | Agere Systems Inc. | Thin film multi-layer high Q transformer formed in a semiconductor substrate |
| US6639298B2 (en) | 2001-06-28 | 2003-10-28 | Agere Systems Inc. | Multi-layer inductor formed in a semiconductor substrate |
| GB2405262B (en) * | 2002-05-07 | 2006-06-14 | Agere Systems Inc | A multi-layer inductor formed in a semiconductor substrate and having a core of ferromagnetic material |
| TW577094B (en) * | 2002-05-10 | 2004-02-21 | Ind Tech Res Inst | High-density multi-turn micro coil and its manufacturing method |
| KR20040002120A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 인덕터 및 그 제조방법 |
| KR100725714B1 (ko) * | 2006-08-29 | 2007-06-07 | 동부일렉트로닉스 주식회사 | 인덕터 및 인덕터 제조방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3290758A (en) * | 1963-08-07 | 1966-12-13 | Hybrid solid state device | |
| US3988764A (en) * | 1973-10-30 | 1976-10-26 | General Electric Company | Deep diode solid state inductor coil |
| US5336921A (en) * | 1992-01-27 | 1994-08-09 | Motorola, Inc. | Vertical trench inductor |
| US5508234A (en) * | 1994-10-31 | 1996-04-16 | International Business Machines Corporation | Microcavity structures, fabrication processes, and applications thereof |
| US5721506A (en) * | 1994-12-14 | 1998-02-24 | Micron Technology, Inc. | Efficient Vccp supply with regulation for voltage control |
| US5767563A (en) * | 1995-12-22 | 1998-06-16 | Micron Technology, Inc. | Inductor formed at least partially in a substrate |
| US5825092A (en) * | 1996-05-20 | 1998-10-20 | Harris Corporation | Integrated circuit with an air bridge having a lid |
| TW308741B (en) * | 1996-11-22 | 1997-06-21 | United Microelectronics Corp | Micro-coil structure of integrated circuit and process thereof |
| KR100243658B1 (ko) * | 1996-12-06 | 2000-02-01 | 정선종 | 기판 변환기술을 이용한 인덕터 소자 및 그 제조 방법 |
| US5801100A (en) * | 1997-03-07 | 1998-09-01 | Industrial Technology Research Institute | Electroless copper plating method for forming integrated circuit structures |
-
1997
- 1997-09-29 KR KR1019970049794A patent/KR100268906B1/ko not_active IP Right Cessation
-
1998
- 1998-04-02 US US09/053,500 patent/US6015742A/en not_active Expired - Lifetime
- 1998-06-26 JP JP10180349A patent/JP3015781B2/ja not_active Expired - Fee Related
- 1998-07-06 DE DE19830161A patent/DE19830161B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19830161B4 (de) | 2004-07-22 |
| JPH11111926A (ja) | 1999-04-23 |
| US6015742A (en) | 2000-01-18 |
| JP3015781B2 (ja) | 2000-03-06 |
| KR19990027353A (ko) | 1999-04-15 |
| KR100268906B1 (ko) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3586732T2 (de) | Verfahren zum herstellen einer dreidimentionaler halbleiteranordung. | |
| DE69330603T2 (de) | Verfahren zur Metallisierung und Verbindung bei der Herstellung von Leistungshalbleiterbauelementen | |
| DE69307274T2 (de) | Halbleitervorrichtung und Wafer-Struktur mit einer planaren Verbindungsstruktur, vergraben durch Wafer-Bonding | |
| DE69029618T2 (de) | Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher | |
| DE4224793C2 (de) | Dünnfilmfeldeffektelement und Herstellungsverfahren dafür | |
| DE4332074C2 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
| DE4028488C2 (de) | Verfahren zur Herstellung einer Halbleiterspeichervorrichtung | |
| DE69729963T2 (de) | Halbleiterbauelement mit isoliertem gatter und verfahren zu deren herstellung | |
| DE4220497A1 (de) | Halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
| DE2054571A1 (de) | Integrierte Halbleiterstruktur und Verfahren zum Herstellen dieser Halbleiterstruktur | |
| DE4320286A1 (de) | Verfahren zum elektrischen Kontaktieren des Aktivbereichs einer Halbleiteranordnung | |
| DE2905022A1 (de) | Integrierte halbleiterschaltung | |
| DE2153103B2 (de) | Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
| DE19509846A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE3686490T2 (de) | Halbleiterstruktur. | |
| DE4426311B4 (de) | Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung | |
| DE19540124C2 (de) | Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements | |
| DE19520958A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| DE2523221C2 (de) | ||
| DE2824419A1 (de) | Halbleitervorrichtung und verfahren zu deren herstellung | |
| DE2922016A1 (de) | Vlsi-schaltungen | |
| DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
| DE19830161A1 (de) | Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung | |
| DE2645014B2 (de) | Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat | |
| DE69009196T2 (de) | EEPROM, dessen Löschgate-Elektrodenmuster, die Muster des Source-Bereiches kreuzen und Verfahren zur Herstellung desselben. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
| 8339 | Ceased/non-payment of the annual fee |