DE19830161B4 - Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung - Google Patents

Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung Download PDF

Info

Publication number
DE19830161B4
DE19830161B4 DE19830161A DE19830161A DE19830161B4 DE 19830161 B4 DE19830161 B4 DE 19830161B4 DE 19830161 A DE19830161 A DE 19830161A DE 19830161 A DE19830161 A DE 19830161A DE 19830161 B4 DE19830161 B4 DE 19830161B4
Authority
DE
Germany
Prior art keywords
photoresist film
coil
structured
impurity diffusion
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19830161A
Other languages
English (en)
Other versions
DE19830161A1 (de
Inventor
Jae Il Ju
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19830161A1 publication Critical patent/DE19830161A1/de
Application granted granted Critical
Publication of DE19830161B4 publication Critical patent/DE19830161B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout

Abstract

Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung, mit folgenden Schritten:
– auf ein Halbleitersubstrat (30) wird zunächst ein Oxidfilm (31) aufgebracht und darauf ein erster Fotolackfilm (32), der anschließend selektiv strukturiert wird;
– es werden Verunreinigungsdiffusionsbereiche (33) unterhalb der Oberfläche des Halbleitersubstrats (30) gebildet, und zwar unter Verwendung des strukturierten ersten Fotolackfilms (32) als Maske;
– Bildung einer Nitridschicht (34) auf dem Oxidfilm (31) und selektives Entfernen der Nitridschicht (34) über eine vorbestimmte Breite, um eine Ausnehmung zu bilden, die in Längsrichtung der Spule gesehen den mittleren Teil der jeweiligen Verunreinigungsdiffusionsbereiche (33) kreuzt, wobei die so strukturierte Nitridschicht (34) als Maske für den Oxidationsprozeß verwendet wird, sowie Durchführen eines Oxidationsprozesses zwecks Bildung einer Spulenkernschicht (35);
– Aufbringen eines zweiten Fotolackfilms (36) auf die gesamte Oberfläche der so erhaltenen Struktur einschließlich der Spulenkernschicht (35) sowie Strukturierung des zweiten Fotolackfilms (36) und anschließendes selektives Entfernen des Oxidfilms...

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung gemäß dem Anspruch 1.
  • Aus der TW 308 741 A ist bereits ein Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung mit folgenden Schritten bekannt: Bildung von Verunreinigungsdiffusionsbereichen mit vorbestimmter Diffusionstiefe und einem vorbestimmten Abstand voneinander angeordnet unterhalb der Oberfläche eines Halbleitersubstrats; selektives Oxidieren des Halbleitersubstrats in einer Richtung, die die Verunreinigungsdiffusionsbereiche kreuzt, um eine Spulenkernschicht zu erhalten; und Bildung einer leitfähigen Schicht auf der gesamten Oberfläche des Substrats einschließlich der Spulenkernschicht sowie selektives Strukturieren der leitfähigen Schicht zwecks Bildung einer Mehrzahl von leitfähigen Musterschichten, von denen jede eines der Enden eines Verunreinigungsdiffusionsbereichs mit einem gegenüberliegenden Ende eines benachbarten Verunreinigungsdiffusionsbereichs verbindet.
  • Aus der US 5,372,5967 ist es bereits bekannt, zur Herstellung der Wicklung einer Induktionsspule Polysilicium als leitfähiges Material zu verwenden.
  • Darüber hinaus ist es aus der US 3,290,758 auch bekannt, Verunreinigungsdiffusionsbereiche durch Implantation von Verunreinigungsionen eines Leitungsyps zu erzeugen, der entgegengesetzt zum Leitungstyp des Halbleitersubstrats ist. Dabei können die Verunreinigungsdiffusionsbereiche auch eine identische, rechteckige Form mit einer Hauptachse und einer Nebenachse aufweisen, wobei die Polysilicium-Musterschichten dieselbe Breite wie die Verunreinigungsdiffusionsbereiche aufweisen, und wobei die Polysilicium-Musterschichten gegenüber der Hauptachse der jeweiligen Verunreinigungsdiffusionsbereiche um einen Winkel von 45° gedreht sind.
  • Ein weiteres konventionelles Verfahren zur Herstellung eines Induktors wird nachfolgend unter Bezugnahme auf die Zeichnung näher erläutert.
  • Die 1 zeigt den Aufbau einer herkömmlichen Induktionsspule, während die 2A und 2B den Aufbau weiterer konventioneller Induktionsspulen bzw. Induktoren verdeutlichen.
  • Entsprechend der 1 umfaßt der dreidimensionale Aufbau einer herkömmlichen Drosselspule als separate Einrichtung einen Kern und eine um den Kern herumgewickelte Spule ( US 3,988,764 ).
  • Die 2A und 2B zeigen die Induktionsspule nach 1, realisiert in einem Siliciumkörper. Die Drosselspule umfaßt den Siliciumkörper 1, eine Mehrzahl von zylindrischen Diffusionsschichten 2, die einen zum Siliciumkörper 1 entgegengesetzten Leitungstyp aufweisen und den Siliciumkörper 1 durchdringen, eine Mehrzahl von Bodenverbindungsschichten 3, die jeweils zwei einander gegenüberliegende Diffusionsschichten 2 miteinander verbinden und am Boden des Siliciumkörpers 1 angeordnet sind, und obere Verbindungsschichten 4, die jeweils diagonal eine von zwei Diffusionsschichten 2, die mit einer Bodenverbindungsschicht 3 miteinander verbunden sind, mit einer von zwei benachbarten Diffusionsschichten 2 verbinden, die durch eine andere der Bodenverbindungsschichten 3 miteinander verbunden sind. Ein derartiger konventioneller Induktor, der elektrisch mit weiteren elektrischen Schaltungen in Verbindung stehen kann, arbeitet als Induktionsspule.
  • Da beim konventionellen Verfahren ein Ätzprozeß zur Herstellung eines tiefen Grabens, ein epitaktischer Aufwachsprozeß, ein Rekristallisationsprozeß und ein Hochtemperaturprozeß ausgeführt werden müssen, ist es ausgesprochen kompliziert und unpraktisch, so daß es sich nicht zur Anwendung bei der Massenproduktion eignet, um etwa ULSI-Chips (Ultra Large Scaled Integrated Chips) herzustellen.
  • Der Erfindung liegt die Aufgabe zugrunde, ein weiteres Verfahren zur Herstellung einer Induktionsspule anzugeben, dessen Prozeßschritte sich in Verbindung mit Prozeßschritten zur Herstellung einer Halbleitereinrichtung durchführen lassen, um eine Induktionsspule im selben Substrat herstellen zu können, auf welchem auch die Halbleitereinrichtung ausgebildet wird.
  • Die Lösung der gestellten Aufgabe ist dem Anspruch 1 zu entnehmen. Eine vorteilhafte Ausgestaltung der Erfindung findet sich im Unteranspruch 2.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung im einzelnen erläutert. Es zeigen:
  • 1 den Aufbau einer konventionellen Induktionsspule;
  • 2A und 2B den Aufbau weiterer konventioneller Induktionsspulen;
  • 3A und 3B ein Layout einer Induktionsspule nach der Erfindung sowie einen Querschnitt durch ihren Aufbau; und
  • 4A bis 4P Querschnittsansichten und Draufsichten einer erfindungsgemäßen Induktionsspule in unterschiedlichen Herstellungsschritten, jeweils gesehen entlang der Linien I-I', II-II' und III-III' in 3A.
  • Nachfolgend wird auf ein Ausführungsbeispiel der Erfindung Bezug genommen.
  • Die 3A und 3B zeigen jeweils ein Layout einer erfindungsgemäßen Induktionsspule und deren Querschnittsansicht. Dagegen stellen die 4A bis 4P Querschnittsansichten links und jeweils rechts Draufsichten auf die erfindungsgemäße Induktionsspule in unterschiedlichen Herstellungsschritten dar, und zwar entlang der Linien I-I', II-II' und III-III' von 3A. Im einzelnen sind die 4A bis 4G Querschnittsansichten entlang der Linie I-I' von 3A, die 4H bis 4N Querschnittsansichten entlang der Linie II-II' von 3A, und die 4O bis 4P Querschnittsansichten entlang der Linie III-III' von 3A, so daß sich durch sie die Herstellungsschritte der erfindungsgemäßen Einrichtung, gesehen unter verschiedenen Winkeln, verdeutlichen lassen. Dabei werden die Prozeßschritte gemäß den 4A bis 4P der Reihe nach durchgeführt.
  • In Übereinstimmung mit der vorliegenden Erfindung wird zur Bildung einer Induktionsspule mit hoher Qualität ein aus einem Oxidfilm bestehender Kern auf dem selben Substrat hergestellt, auf dem auch eine Halbleitereinrichtung ausgebildet werden soll.
  • Entsprechend der 4A wird zunächst ein Halbleitersubstrat 30 eines ersten Leitungstyps bereitgestellt, und es wird darauf ein Oxidfilm 31 ausgebildet, wie der 4B zu entnehmen ist.
  • Gemäß den 4C und 4D wird der Oxidfilm 31 mit einem ersten Fotolackfilm 32 bedeckt, der anschließend auf photolithographischem Wege strukturiert wird, um dort entfernt zu werden, wo eine Induktionsspulenschicht zu liegen kommen soll. Der Bereich, in welchem der Fotolackfilm entfernt wird, ist in Längenrichtung der Spule bzw. Längsrichtung der Spule in eine Mehrzahl von Teilbereichen mit der selben Größe unterteilt. Der gesamte Bereich ist rechteckförmig ausgebildet. Seine Länge (Längsrichtung der Induktionsspule) ist zweimal so lang wie seine Breite.
  • Mit anderen Worten wird ein rechteckförmiger Bereich ausgewählt, in dessen Längsrichtung kleinere rechteckförmige Teilbereiche liegen, die senkrecht zur Längsrichtung des Hauptbereichs verlaufen und in vorbestimmtem Abstand voneinander angeordnet sind. In diesen Teilbereichen wird der erste Fotolackfilm 32 entfernt.
  • Danach wird der auf diese Weise strukturierte erste Fotolackfilm 32 als Maske verwendet, um Ionen des zweiten Leitungstyps (P-Ionen oder B-Ionen) in das Halbleitersubstrat 30 zu implantieren, so daß auf diese Weise die in 4D gezeigten Verunreinigungsdiffusionsbereiche 33 erhalten werden. Sie sind streifenförmig ausgebildet und erstrecken sich mit ihrer Längsrichtung senkrecht zur Spulenlängsrichtung. Man kann sagen, daß die Diffusionsverunreinigungsbereiche eine Art Streifengitter bilden. Dies ist in 4D rechts zu erkennen.
  • Entsprechend der 4E wird der verbleibende erste Fotolackfilm 32 entfernt, und es wird ein Nitridfilm 34 auf den Oxidfilm 31 aufgebracht.
  • Die 4F zeigt, daß der Nitridfilm 34 selektiv entfernt wird, um einen Bereich für einen Spulenkern zu öffnen. Dabei dient dieser Nitridfilm 34 auch als Feldoxid-Maskenschicht zur Bildung von Einrichtungs-Isolationsbereichen, die als Isolationsschichten von Transistoren verwendet werden. Der Bereich, in welchem die Nitridschicht 34 entfernt worden ist, kreuzt etwa die Mitte der Verunreinigungsdiffusionsbereiche 33. Mit anderen Worten erstreckt sich dieser Bereich, in welchem die Nitridschicht 34 entfernt worden ist, in Längsrichtung der Induktionsspule.
  • Die 4G und 4H lassen erkennen, daß der strukturierte Nitridfilm 34 als Maske dient, und zwar in einem nachfolgenden Feldoxidationsprozeß, um in diesem Prozeß eine Spulenkernschicht 35 aus einem Oxidfilm zu bilden.
  • Entsprechend den 4I und 4J wird der Nitridfilm 34 anschließend entfernt, und die gesamte so erhaltene Struktur wird von einem zweiten Fotolackfilm 36 abgedeckt.
  • Sodann wird gemäß 4K der Fotolackfilm 36 bereichsweise entfernt, und zwar über eine Breite, die größer ist als die Breite der Kernschicht 35, und oberhalb der durch Unterteilung erhaltenen Verunreinigungsdiffusionsbereiche 33. Die Ausnehmung im Fotolackfilm 36 ist rechteckförmig und erstreckt sich in Längsrichtung der geplanten Induktionsspule.
  • Gemäß 4L dient jetzt der strukturierte zweite Fotolackfilm 36 als Maske, um den unterhalb der Maske freiliegenden Oxidfilm 31 zu entfernen, und zwar soweit, daß die Kanten der Verunreinigungsdiffusionsbereiche 33 freigelegt werden. Dabei wird zwar auch die Spulenkernschicht 35 zum Teil entfernt, allerdings nur so wenig, daß die Form der Spulenkernschicht 35 dadurch praktisch nicht beeinflußt wird.
  • Entsprechend der 4N wird sodann der zweite Fotolackfilm 36 entfernt, und es wird eine stark dotierte Polysiliciumschicht 37 auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht, also auf den Oxidfilm 31, auf die Spulenkernschicht 35 und auch auf die oben freiliegenden Kanten der Verunreinigungsdiffusionsbereiche 33. Danach wird ein dritter Fotolackfilm 38 auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht, also auf die Polysiliciumschicht 37, wie die 4N erkennen läßt.
  • In einem weiteren Schritt gemäß 4O wird der dritte Fotolackfilm 38 selektiv entfernt, um eine Maske zu bilden. Die durch den verbleibenden Teil des dritten Fotolackfilms 38 gebildete Maske liegt oberhalb der Verunreinigungsdiffusionsbereiche 33 und weist eine deren Länge entsprechende Breite auf. Die Maske 38 erstreckt sich über alle Verunreinigungsdiffusionsbereiche 33. Dabei wird die Maske 38 weiterhin so strukturiert, daß sie in Form diagonaler Streifen unter ca. 45° ± 15° zur Längsrichtung der Spule gesehen stehenbleibt. Diese Streifen sind rechts in 4O mit dem Bezugszeichen 38a versehen. Es können auch noch senkrecht zur Spulenlängsrichtung stehende Streifen 38b des dritten Fotolackfilms 38 stehenbleiben, um später Anschlüsse aus dem Material der Schicht 37 zur Verfügung zu stellen.
  • Entsprechend der 4P wird die freiliegende Polysiliciumschicht 37 unter Verwendung des strukturierten dritten Fotolackfilms 38 als Ätzmaske weggeätzt, um auf diese Weise eine Musterschicht 39 aus Polysilicium zu erhalten. Die Polysilicium-Musterschicht 39 dient zur Verbindung der Verunreinigungsdiffusionsbereiche 33 untereinander, die unterhalb der Spulenkernschicht 35 liegen. Genauer gesagt verbinden die diagonalen Streifen der Polysilicium-Musterschicht 39 einander gegenüberliegende Enden von benachbarten Verunreinigungsdiffusionsbereichen 33 derart, daß die streifenförmigen Polysilicium-Muster 39 zusammen mit den Verunreinigungsdiffusionsbereichen 33 eine Spulenwicklung ergeben, die um die Spulenkernschicht 35 herumgeführt bzw. herumgewickelt ist. Die jeweiligen Enden der Induktionsspule können ebenfalls durch Polysiliciumbereiche der Schicht 37 gebildet sein und senkrecht zur Längsrichtung der Spule verlaufen.
  • Gemäß der Erfindung wird eine Spulenkernschicht aus einem Oxid verwendet, die von einer Spule umgeben ist, die aus den Verunreinigungsdiffusionsschichten und den streifenförmigen Polysiliciumschichten besteht. Durch Modifikation einer Feldoxidmaske läßt sich somit eine Induktionsspule auf dem selben Substrat ausbilden, auf dem auch eine Halbleitereinrichtung hergestellt werden soll. Der Prozeß zur Bildung der Induktionsspule kann somit in Verbindung mit dem Prozeß zur Herstellung von Transistoren in Zellenbereichen durchgeführt werden.
  • Das Verfahren zur Herstellung einer Induktionsspule in einer Halbleitereinrichtung weist einige Vorteile auf. Da sich die Induktionsspule in einfa cher Weise durch Hinzufügen einiger Prozeßschritte zum Prozeß der Herstellung von MOS Transistoren und bipolaren Transistoren herstellen läßt, läßt sie sich auf dem selben Substrat ausbilden wie die genannten Transistoren oder MOS Kondensatoren, so daß es nicht mehr erforderlich ist, die Spule außerhalb eines Chips vorzusehen. Das Verfahren nach der Erfindung kann zum Zwecke der Massenproduktion eingesetzt werden und führt zu einer Verminderung von Kosten im Materialbereich und im Bereich von Karten mit integrierten Schaltungen. Da ferner die Spulenkernschicht durch die Verunreinigungsdiffusionsschichten und die streifenförmigen Polysiliciumschichten spulenartig umgeben ist, wird eine Induktionsspule mit hoher Betriebszuverlässigkeit erhalten.

Claims (2)

  1. Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung, mit folgenden Schritten: – auf ein Halbleitersubstrat (30) wird zunächst ein Oxidfilm (31) aufgebracht und darauf ein erster Fotolackfilm (32), der anschließend selektiv strukturiert wird; – es werden Verunreinigungsdiffusionsbereiche (33) unterhalb der Oberfläche des Halbleitersubstrats (30) gebildet, und zwar unter Verwendung des strukturierten ersten Fotolackfilms (32) als Maske; – Bildung einer Nitridschicht (34) auf dem Oxidfilm (31) und selektives Entfernen der Nitridschicht (34) über eine vorbestimmte Breite, um eine Ausnehmung zu bilden, die in Längsrichtung der Spule gesehen den mittleren Teil der jeweiligen Verunreinigungsdiffusionsbereiche (33) kreuzt, wobei die so strukturierte Nitridschicht (34) als Maske für den Oxidationsprozeß verwendet wird, sowie Durchführen eines Oxidationsprozesses zwecks Bildung einer Spulenkernschicht (35); – Aufbringen eines zweiten Fotolackfilms (36) auf die gesamte Oberfläche der so erhaltenen Struktur einschließlich der Spulenkernschicht (35) sowie Strukturierung des zweiten Fotolackfilms (36) und anschließendes selektives Entfernen des Oxidfilms (31) unter Verwendung des strukturierten zweiten Fotolackfilms (36) als Maske über eine Breite, die größer ist als die Breite der Spulenkernschicht (35), zwecks Freilegung der Endbereiche der jeweiligen Verunreinigungsdiffusionsbereiche (33); – Entfernen des zweiten Fotolackfilms (36) und Bildung einer stark dotierten Polysiliciumschicht (37) sowie daraufliegend eines dritten Fotolackfilms (38) auf der gesamten Oberfläche der so erhaltenen Struktur; und – selektive Strukturierung des dritten Fotolackfilms (38) und anschließendes selektives Ätzen der freigelegten Polysiliciumschicht (37) unter Verwendung des strukturierten dritten Fotolackfilms (38) als Maske, um auf diese Weise Polysilicium-Musterschichten (39) zu erhalten, wobei jede der Polysilicium-Musterschichten (39) mit einem Ende von einem der Verunreinigungsdiffusionsbereiche (33), die unterhalb der Spulenkernschicht (35) liegen, und mit einem gegenüberliegenden Ende eines benachbarten Verunreinigungsdiffusionsbereichs (33) verbunden ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Bereiche, in welchen der erste Fotolackfilm (32) entfernt worden ist, eine identische rechteckige Form aufweisen, wobei diese Bereiche in vorbestimmtem Abstand voneinander in Längsrichtung des gesamten Bereichs einer Induktionsspule angeordnet sind, und daß die Länge einer jeden rechteckigen Form größer ist als das Zweifache ihrer Breite in Parallelrichtung bezüglich der Längenrichtung des gesamten Bereichs der Induktionsspule.
DE19830161A 1997-09-29 1998-07-06 Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung Expired - Fee Related DE19830161B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970049794A KR100268906B1 (ko) 1997-09-29 1997-09-29 반도체소자의인덕터제조방법
KR49794/97 1997-09-29

Publications (2)

Publication Number Publication Date
DE19830161A1 DE19830161A1 (de) 1999-04-08
DE19830161B4 true DE19830161B4 (de) 2004-07-22

Family

ID=19521927

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19830161A Expired - Fee Related DE19830161B4 (de) 1997-09-29 1998-07-06 Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung

Country Status (4)

Country Link
US (1) US6015742A (de)
JP (1) JP3015781B2 (de)
KR (1) KR100268906B1 (de)
DE (1) DE19830161B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW386279B (en) * 1998-08-07 2000-04-01 Winbond Electronics Corp Inductor structure with air gap and method of manufacturing thereof
US6249039B1 (en) * 1998-09-10 2001-06-19 Bourns, Inc. Integrated inductive components and method of fabricating such components
KR100328710B1 (ko) 1999-08-23 2002-03-20 박종섭 인덕터 및 그의 제조방법
KR100369347B1 (ko) * 2000-12-28 2003-01-24 주식회사 하이닉스반도체 코일의 제조 방법
US6667536B2 (en) 2001-06-28 2003-12-23 Agere Systems Inc. Thin film multi-layer high Q transformer formed in a semiconductor substrate
US6639298B2 (en) 2001-06-28 2003-10-28 Agere Systems Inc. Multi-layer inductor formed in a semiconductor substrate
AU2003241396A1 (en) * 2002-05-07 2003-11-11 Agere Systems, Inc. A multi-layer inductor formed in a semiconductor substrate and having a core of ferromagnetic material
TW577094B (en) * 2002-05-10 2004-02-21 Ind Tech Res Inst High-density multi-turn micro coil and its manufacturing method
KR20040002120A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 인덕터 및 그 제조방법
KR100725714B1 (ko) * 2006-08-29 2007-06-07 동부일렉트로닉스 주식회사 인덕터 및 인덕터 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290758A (en) * 1963-08-07 1966-12-13 Hybrid solid state device
US3988764A (en) * 1973-10-30 1976-10-26 General Electric Company Deep diode solid state inductor coil
US5372967A (en) * 1992-01-27 1994-12-13 Motorola, Inc. Method for fabricating a vertical trench inductor
TW308741B (en) * 1996-11-22 1997-06-21 United Microelectronics Corp Micro-coil structure of integrated circuit and process thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508234A (en) * 1994-10-31 1996-04-16 International Business Machines Corporation Microcavity structures, fabrication processes, and applications thereof
US5721506A (en) * 1994-12-14 1998-02-24 Micron Technology, Inc. Efficient Vccp supply with regulation for voltage control
US5767563A (en) * 1995-12-22 1998-06-16 Micron Technology, Inc. Inductor formed at least partially in a substrate
US5825092A (en) * 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
KR100243658B1 (ko) * 1996-12-06 2000-02-01 정선종 기판 변환기술을 이용한 인덕터 소자 및 그 제조 방법
US5801100A (en) * 1997-03-07 1998-09-01 Industrial Technology Research Institute Electroless copper plating method for forming integrated circuit structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290758A (en) * 1963-08-07 1966-12-13 Hybrid solid state device
US3988764A (en) * 1973-10-30 1976-10-26 General Electric Company Deep diode solid state inductor coil
US5372967A (en) * 1992-01-27 1994-12-13 Motorola, Inc. Method for fabricating a vertical trench inductor
TW308741B (en) * 1996-11-22 1997-06-21 United Microelectronics Corp Micro-coil structure of integrated circuit and process thereof

Also Published As

Publication number Publication date
US6015742A (en) 2000-01-18
JP3015781B2 (ja) 2000-03-06
DE19830161A1 (de) 1999-04-08
KR19990027353A (ko) 1999-04-15
JPH11111926A (ja) 1999-04-23
KR100268906B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
EP1252660B1 (de) Bipolartransistor
DE3720739C2 (de) Rechteckiger Torustransformator für integrierte Hybridschaltungen
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE4028488C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE69729963T2 (de) Halbleiterbauelement mit isoliertem gatter und verfahren zu deren herstellung
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE3408747A1 (de) Universell verwendbare anordnung von bauelementen fuer variable beschaltung
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE102008035707A1 (de) Bipolartransistor-Finfet-Technologie
DE19830161B4 (de) Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung
DE2928923A1 (de) Halbleitervorrichtung
DE19540124C2 (de) Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements
DE19849938B4 (de) Flashspeicher und Verfahren zu seiner Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE10164606A1 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE3038773T1 (de) Method for forming voltage-invariant capacitors for mos type integrated circuit device
DE19939852B4 (de) Stacked Via mit besonders ausgebildetem Landing Pad für integrierte Halbleiterstrukturen
DE10246682A1 (de) Halbleiter-Vorrichtung
DE10212868A1 (de) Halbleitervorrichtung und Verfahrfen für ihre Herstellung
DE10111722A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE1514867A1 (de) Flaechenhafte Halbleiterdiode
DE102015107974A1 (de) Induktivität und Verfahren zur Bildung einer Induktivität
DE2451486A1 (de) Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8339 Ceased/non-payment of the annual fee