JP2002269992A - 不揮発性記憶装置およびシステム - Google Patents

Abstract

(57)【要約】 【課題】 無駄なく有効的に記憶領域を使用できるとと
もに、交換等の余裕をみて支障を来す前にその前兆をユ
ーザに知らせることの出来る不揮発性記憶装置を提供す
ることにある。 【解決手段】 不揮発性記憶装置１０において、正常に
データの書込みが行えなくなった不良メモリセルを検出
するＲ／Ｗ制御回路１４と、不良メモリセルのアドレス
を記憶するアドレス記憶部１７と、不良メモリセルのア
ドレスに書込み要求があった場合に他のアドレスのメモ
リセルへデータを書き込ませることで書込み単位毎に不
良メモリセルの代替を行う代替制御手段１６と、上記不
良メモリセルに関する計数処理を行うカウンタ１８と、
カウンタ１８の計数値が所定値を越えたときにシステム
異常信号を出力する制御回路１６と、該システム異常信
号に基づきＬＥＤの発光によりユーザにシステム異常に
関する報知を行う報知手段とを備えたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えばフラッシ
ュメモリなどの不揮発性半導体メモリや、該不揮発性半
導体メモリを搭載したシステムなどに適用して有用な技
術に関する。

【０００２】

【従来の技術】電気的にデータ消去とデータ書込みが可
能な不揮発性半導体メモリは、例えばフラッシュメモリ
で約１０万回など、書換え回数に限界が存在し、その回
数に近づくと正常に書込みが出来ない不良メモリセルが
除々に発生するようになる。

【０００３】従来、上記のような不良メモリセルに対処
するための様々な技術が提案されている。例えば特開平
６−１８０９９３号公報、特開平８−３０６１９２号公
報、特開平１１−１３４８８０号公報に開示の技術は、
データの書換えをする際に書込み対象となっているメモ
リセルのデータと新たに書込むデータとの比較を行っ
て、これらのデータが異なる場合のみデータ消去とデー
タ書込みを行うことで各メモリセルの実際の書込み回数
を減らし、不良メモリセルの発生を少なくしようという
ものである。

【０００４】また、特許第２８１８５２９号公報には、
アドレス変換により各セクタの書込み回数が均等になる
ような制御を行い、書込みが１部分のメモリセルだけに
集中してしまうのを防ぐことで、総合的な不良メモリセ
ルの発生を少なくしようというものである。

【０００５】また、特開平６−２０４８３号公報には、
記憶領域を予め主記憶領域と代替用の補助記憶領域に分
けておき、主記憶領域に不良メモリセルが発生した場合
に、主記憶領域の使用を禁止し補助記憶領域を代替的に
使用させるようにしたものである。

【０００６】ところで、フラッシュＲＯＭなどの不揮発
性記憶装置は、例えばルーターやＴＡ（Terminal Adapt
er）、インターネット上の所定のサイトにアクセスして
ホームページデータを先読みするＷＥＢアクセラレータ
などコンピュータの周辺機器においてファームウェアが
格納される記憶装置として用いられることが多い。ファ
ームウェアを書換え可能な不揮発性記憶装置に格納する
ことで、コンピュータのバージョンアップなどに対応さ
せて周辺機器もバージョンアップさせて機能の拡充や変
更など柔軟な対応が可能となる。

【０００７】このように不揮発性記憶装置をファームウ
ェア格納用として用いる場合、記憶装置の全容量がファ
ームウェアの格納により使われてしまうことは少なく、
何割かは使用されずに残される。従って、不良メモリセ
ルが発生した場合でも、その数が余り多いものでなけれ
ば、不良メモリセルを残りの領域のメモリセルと代替さ
せることで、ファームウェアの全部を有効なメモリセル
に格納しシステムとして何ら支障を来すことなく通常ど
おり使用することが出来る。

【０００８】また、不揮発性記憶装置をデジタルカメラ
の画像保存用やデジタル音楽プレーヤーの音楽データ保
存用として使用するような場合でも、不揮発性記憶装置
の全領域が有効でないと使用できないと云うことはな
く、不良メモリセルが発生した場合に他のメモリセルに
代替することで、記憶装置に保存できるデータの容量は
減るもののそれ以外は特に支障を来すことなく使用する
ことが出来る。ただし、代替するメモリセルがあまり多
くなると、代替処理に時間がかかるためデータ読出しや
書込み速度が本体機器の許容範囲を外れて正常に使用で
きなってしまう。

【０００９】

【発明が解決しようとする課題】上述のように、不揮発
性記憶装置において不良メモリセルが少しの割合で発生
した場合でも一般にシステム異常に至らないことが多い
のではあるが、上記の特開平６−１８０９９３号公報、
特開平８−３０６１９２号公報、特開平１１−１３４８
８０号公報、特許第２８１８５２９号公報、特開平６−
２０４８３号公報に開示されているような技術では、ユ
ーザに不良メモリセルの発生状況を知らせないため、シ
ステムとして支障を来すようになって初めてユーザは不
良メモリセルの発生状況が判ることになる。このような
ことは、ユーザにとって不親切であり、交換等の余裕を
みて支障を来す前にユーザが認識できるようにしたいと
云う要求があった。

【００１０】また、主記憶ブロックに不良メモリセルが
発生した場合に補助ブロックに代替させるものでは、補
助ブロックの確保のためにユーザーが自由に使えるメモ
リ容量よりも多くの記憶容量が必要でありコストの高騰
を招いたり、また、不良メモリセルが発生した場合にま
だ使用できるメモリセルを含んだ主記憶ブロックを切り
捨ててしまうといった無駄もあった。

【００１１】この発明の目的は、無駄なく有効的に記憶
領域を使用できるとともに、交換等の余裕をみて支障を
来す前にその前兆をユーザに知らせることの出来る不揮
発性記憶装置を提供することにある。

【００１２】

【課題を解決するための手段】本発明は、上記目的を達
成するため、電気的にデータの書き換えが可能な不揮発
性記憶装置において、データ書込みの際にデータ書込み
出来なくなった不良メモリセルを検出する検出手段と、
上記不良メモリセルのアドレスを記憶するアドレス記憶
手段と、不良メモリセルのアドレスに書込み要求があっ
た場合に他のアドレスのメモリセルへ書き込みされるよ
うに制御する代替制御手段とを備え、上記代替制御手段
により不良メモリセルの代替が書込み単位毎（例えば、
１メモリセル毎、バイト毎、セクタ毎など）に行われる
ように構成したものである。

【００１３】このような手段によれば、不良メモリセル
の代替を書込み単位毎に行うので無駄がなく、また、代
替用のメモリセルを別途記憶容量の中に組み込んでおく
必要がないのでコストの低減を図れる。

【００１４】更に、本発明は、上記不良メモリセルの数
に関する量がカウントされる計数手段と、該計数手段の
計数値が所定値を越えたことに基づきシステム異常信号
を出力する異常通知手段とを備えたものである。

【００１５】このような手段によれば、不良メモリセル
が増えてシステム異常となる前に上記異常信号の出力に
よりその前兆を知らせることが出来る。従って、システ
ム異常となる前にユーザーに注意を促し、突然システム
異常となって救済の施しようがなくなると云った不都合
を回避させることができる。

【００１６】望ましくは、上記計数手段は、不良メモリ
セルの数と分布に関する量をカウントし、不良メモリセ
ルが同数のときに不良メモリセルが集中している場合よ
りも不良メモリセルが分散している場合の方が計数値が
大きくなるように構成すると良い。

【００１７】不良メモリセルが集中している場合、その
部分が特別に不良で、他の部分はさほど不良に達する傾
向にないと云った状態であることが多く、一方、不良メ
モリセルが分散して発生している場合には、全体的に不
良に達する傾向であることが多い。従って、上記のよう
なカウントを行うことで、システム異常の前兆として正
確な情報を知らせることが出来る。

【００１８】更に望ましくは、例えば発光により報知を
行うＬＥＤなど、上記異常通知手段からの通知に基づき
ユーザにシステム異常に関する報知を行う報知手段を設
けると良い。ユーザはこの報知によりメモリの交換やメ
モリへの新たなデータ書き込みを控えるなど、適切な処
置を講ずることが出来る。

【００１９】また、上記のような不揮発性記憶装置は、
コンピュータ周辺機器のファームウェア格納用メモリに
適用すると有用である。メモリ不良でファームウェアの
書換えに失敗するとシステムが全く機能しなくなる恐れ
があるが、メモリ異常報知手段があるとユーザは異常報
知により新たなバージョンのファームウェアへの書換え
を控え、正常な不揮発性記憶装置と交換してからバージ
ョンアップを行うなど適切な処置を取れる。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００２１】図１は、本発明の不揮発性記憶装置の実施
の形態であるフラッシュメモリ１０の概略構成を示すブ
ロック図である。

【００２２】この実施の形態のフラッシュメモリ１０
は、フローティングゲートとコントロールゲートとを有
する不揮発性のメモリセルをマトリックス状に配設して
なるメモリアレイ１１と、該メモリアレイ１１の中から
アドレス指定されたワード線とビット線とを選択するア
ドレスデコーダ１２と、指定されたメモリセルのデータ
読出し又はデータ書込みを行うＲ／Ｗ回路１３と、デー
タ書込みを完全に行うためにデータ書込み動作とベリフ
ァイ動作とを繰返し行わせるＲ／Ｗ制御回路１４と、メ
モリアレイ１１のデータを書込み単位よりも大きな所定
単位ごとに一括消去する消去回路１５と、フラッシュメ
モリ１０の全体的な制御に加え不良メモリセルの管理や
そのアドレス管理を行う制御回路１６と、不良メモリの
アドレスを記憶する不良アドレス記憶部（アドレス記憶
手段）１７と、不良メモリの数に関するカウントが行わ
れる計数手段としてのカウンタ１８等を備えている。

【００２３】制御回路１６には、外部からリード・ライ
トコマンドＲ／Ｗやアドレス信号ＡＤＤが入力され、コ
マンドに応じてデータ書込み処理や読出し処理の実行制
御を行う。そして、書込み処理でデータ書込みが正常に
終了したら終了信号を外部に出力して書込み完了を通知
する。また、制御回路１６は不良メモリセルが検出され
た場合に、その不良アドレスや代替アドレスをアドレス
記憶部１７に格納したり、アドレスに応じてカウンタ１
８の更新を行う。さらに、制御回路１６は代替制御手段
としての機能を備え、不良メモリセルへ書込み要求やデ
ータ読出し要求があった場合に、そのアドレスを正常な
メモリセルの代替アドレスに変換してアドレスデコーダ
１２に出力するなどのアドレス管理を行う。また、不良
メモリセルが増えてカウンタ１８の値が所定値を越えた
場合に異常通知手段としてシステム異常を知らせる異常
信号を出力する。

【００２４】Ｒ／Ｗ制御回路１４は、不良メモリセルを
検出する検出手段としても機能し、データ書込み制御の
際に、書込み動作とベリファイ動作を所定回繰り返して
も正しくデータが書き込まれない場合に、不良メモリセ
ルの発生とみなしてそのことを示す信号を制御回路１６
に出力する。

【００２５】アドレス記憶部１７は、１メモリセル単位
或いはバイト単位で且つ低い電圧で消去が可能なＥＥＰ
ＲＯＭを用いて構成したり、或いは、メモリアレイ１１
の一部の領域を用いて構成される。

【００２６】図２は、本発明に係る不揮発性記憶装置を
使用したシステムの一例としてのルータ１の構成例を示
すブロック図である。

【００２７】上述したフラッシュメモリ１０は、ルータ
１においてはファームウェアを記憶する不揮発性メモリ
などに適用されるとともに、更に、システム内の他の構
成と組み合わされて本発明に係るユーザへの異常報知機
能を備えた記憶装置を実現する。

【００２８】すなわち、この実施の形態のルータ１に
は、通信処理や装置の全体的な制御を行うＣＰＵ２や、
ＣＰＵ２へ作業領域を提供するＲＡＭ２０、並びに、Ｃ
ＰＵ２により実行されるファームウェアが格納される上
述のフラッシュメモリ１０、電話回線側の通信インター
フェース３０やイーサネット（登録商標）側の通信イン
ターフェース４０のほか、発信着信の通知や電話番号な
どの表示に加え、フラッシュメモリ１０の不良に関する
表示が行われる例えばセグメント表示器などの表示部５
０や、点灯や消灯により発信着信の報知やフラッシュメ
モリ１０の異常報知など各種の報知を行う報知手段とし
てのＬＥＤ６０などが設けられている。

【００２９】上記フラッシュメモリ１０の異常に関する
表示部の表示やＬＥＤの点灯は、フラッシュメモリ１０
からのシステム異常信号の出力に基づきＣＰＵ２により
実行される。そして、このような報知により、ユーザは
メモリに異常があることが分るので、新たなバージョン
のファームウェアが提供された場合でも、フラッシュメ
モリ１０のデータを新バージョンのものに書き換えたり
しないように注意したり、フラッシュメモリ１０の交換
の準備をすることが出来る。

【００３０】次に、上記フラッシュメモリ１０の書込み
処理について図３のフローチャートを参照しながら説明
する。図３は、フラッシュメモリ１０の制御回路１６に
より実行されるデータ書込み処理のフローチャートであ
る。

【００３１】外部からアドレス信号ＡＤＤと書込みコマ
ンドとが入力されて書込み要求があるとこの書込み処理
を開始して、先ず、ステップＳ１において、入力アドレ
スと不良アドレス記憶部１７にあるアドレスとの比較を
行う。その結果、入力アドレスが不良メモリセルのアド
レスでなければ次のステップＳ２に移行するが、不良メ
モリセルのアドレスであれば、別のアドレスに再度書込
み要求を出して、そのアドレスを入力アドレスとして再
度ステップＳ１からの処理を実行する。

【００３２】なお、異なるアドレスへのアドレス変換を
した場合には、次にそのデータの読出し処理を行う際
に、同様のアドレス変換が行われて対応するデータが読
み出されるように、制御回路１６によりアドレス管理が
行われる。また、代替的に使用しているアドレスへの書
込み要求や読出し要求があった場合にも、同様に他のア
ドレスが代替的に使用されるようにアドレス管理が行わ
れる。このような制御技術は、従来のＭＭＵ（Memory M
anagement Unit）と同様のもので周知の技術である。

【００３３】なお、上記のようなアドレス変換をフラッ
シュメモリ１０の内部で行わずに、フラッシュメモリ１
０の外部にＭＭＵを設けて該ＭＭＵにより行わせたり、
外部のＣＰＵにより行わせるようにしても良い。その場
合、ステップＳ１の判別処理で不良メモリセルのアドレ
スと判別された場合には、入力されたアドレスが不良メ
モリセルのものであることを示す不良アドレス信号を外
部へ出力するように構成し、該不良アドレス信号に基づ
いてＭＭＵやＣＰＵが上記のようなアドレス変換を行う
ように構成すれば良い。

【００３４】ステップＳ１の判別処理で不良アドレスで
ないと判別された場合には、続くステップＳ２において
Ｒ／Ｗ制御回路１４にデータ書込み処理を行わせる。そ
して、Ｒ／Ｗ制御回路１４からデータ書込み終了の信号
を受けたら、次のステップＳ３に移行する。

【００３５】ステップＳ３では、ステップＳ２で書き込
んだデータを読み出して、さらに次のステップＳ４でこ
のデータの照合を行う。続いてステップＳ５において、
データ照合の結果として書込みデータと読出しデータと
が合致していれば、そのまま書込み処理を終了するが、
合致していなければ、ステップＳ６に移行してそのアド
レスのメモリセルを不良メモリセルとして、当該アドレ
スをアドレス記憶部１７に格納する。

【００３６】次いで、ステップＳ７において不良メモリ
セルに関するカウンタ１８の更新を行ってステップＳ８
に移行する。

【００３７】図４には、フラッシュメモリ１０に発生す
る不良メモリセルのカウント方法を説明する図を示す。
上記ステップＳ７において行われるカウンタ１８の更新
は、例えば、図４（ａ）に示すように、メモリアレイ１
１の配置上で互いに離散した位置にあるメモリセルが不
良となっている場合には不良メモリセルの数だけカウン
トされるように、また、図４（ｂ）に示すように、連続
した配置で複数のメモリセルが不良となった場合には、
不良メモリセルの数に拘わらず不良セル数「１」と見な
されるようにカウンタ１８の更新が行われる。

【００３８】また、上記ステップＳ６における不良メモ
リセルのアドレス格納の形式も、連続配置の複数のメモ
リセルが不良となった場合に、それら複数のメモリセル
のアドレスを個別に格納するのではなく、それら複数ア
ドレスの先頭アドレスと終了アドレスとその間全てが不
良であることを示す識別情報とを格納しておけば良い。
そうすることでアドレス記憶部１７に必要な容量も小さ
くすることが出来る。

【００３９】ステップＳ８では、カウンタ１８の値が所
定数（例えばメモリ容量の１０％など）になっているか
否か判別し、所定数以下であれば、別のアドレスへ再度
書込み要求を行ってステップＳ１からの処理を再実行す
る。一方、カウンタ１８の値が所定数以上であれば、ス
テップＳ９において、以降、ハイレベルのシステム異常
信号が出力され続けられるようにする。そして、この書
込み処理を終了する。

【００４０】システム側では、フラッシュメモリ１０か
らシステム異常信号が出力されるとルータ１のＣＰＵ２
がそれを検出し、該ＣＰＵ２の制御により表示部にフラ
ッシュＲＯＭの交換を促す表示やＬＥＤの点灯が行われ
る。

【００４１】以上のように、この実施の形態のフラッシ
ュメモリ１０によれば、不良メモリセルの代替を書込み
単位毎に行うので無駄がなく、また、代替用のメモリセ
ルを別途記憶容量の中に組み込んでおく必要がないので
コストの低減を図れる。

【００４２】また、不良メモリセルが増えてシステム異
常となる前に上記異常信号の出力によりその前兆を知ら
せることが出来るので、システム異常となる前にユーザ
ーに注意を促し、突然システム異常となって救済の施し
ようがなくなると云った不都合を回避させることができ
る。

【００４３】また、不良メモリセルの数が同数でも、不
良メモリセルが配置上集中して発生している場合より
も、不良メモリセルが分散して発生している場合の方
が、早目に異常信号が出力されるので、システム異常の
前兆としてより正確な情報を知らせることが出来る。

【００４４】そして、表示部でのシステム異常注意の表
示やＬＥＤの点灯などにより、ユーザはフラッシュメモ
リ１０を交換したり、ファームウェアのバージョンアッ
プを控えるなど適切な対処を講ずることが出来る。

【００４５】なお、本発明は、上記実施の形態に限られ
るものではなく、様々な変更が可能である。例えば、不
揮発性記憶装置としてフラッシュメモリや該フラッシュ
メモリを搭載した記憶システムを例示したが、その他、
１ビット単位やバイト単位でデータ消去可能なＥＥＰＲ
ＯＭ（electrically erasable programmable ROM）な
ど、種々の不揮発性メモリを利用することが出来る。ま
た、実施の形態では、１メモリセルを書込み単位とする
タイプの不揮発性記憶装置を例示したが、バイトやセク
タを書込み単位とするタイプのものにも同様に適用する
ことが出来る。

【００４６】また、本発明に係る不揮発性記憶装置を、
システムのファームウェアを格納するフラッシュメモリ
として説明したが、一般的なデータを格納し頻繁にデー
タの書換えが行われるようなフラッシュメモリなどに適
用しても効果的である。

【００４７】また、不良メモリセルに関するカウントの
仕方も、上記実施の形態のものに限られず、例えば、集
中しているか分布しているか拘わらずに不良メモリセル
の発生数をそのままカウントするようにしたり、或い
は、連続配置のメモリセルが不良となった場合は、その
数の１／２や１／３など重み付けした数カウントされる
ようにしても良い。

【００４８】

【発明の効果】以上説明したように、本発明に従うと、
不良メモリセルの代替を書込み単位毎に行うので無駄が
なく、また、代替用のメモリセルを別途記憶容量の中に
組み込んでおく必要がないのでコストの低減を図れる。
また、不良メモリセルが増えてシステム異常となる前に
上記異常信号の出力によりその前兆を知らせることが出
来るので、システム異常となる前にユーザーに注意を促
し、突然システム異常となって救済の施しようがなくな
ると云った不都合を回避させることができるという効果
がある。

【図面の簡単な説明】

【図１】本発明の実施の形態のフラッシュメモリの概略
構成を示すブロック図である。

【図２】本発明に係る不揮発性記憶装置が搭載されてい
るルータのシステム構成を示すブロック図である。

【図３】フラッシュメモリの制御回路により実行される
データ書込み処理の手順を示すフローチャートである。

【図４】フラッシュメモリに発生する不良メモリセルの
カウント方法を説明する図である。

【符号の説明】

１ ルータ ２ ＣＰＵ １０ フラッシュメモリ（不揮発性記憶装置） １１ メモリアレイ １４ Ｒ／Ｗ制御回路 １６ 制御回路 １７ 不良アドレス記憶部（アドレス記憶手段） １８ カウンタ（計数手段） ５０ 表示部 ６０ 報知用ＬＥＤ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｃ 16/06 Ｇ１１Ｃ 17/00 ６３９Ｂ ６３９Ｚ Ｆターム(参考） 2G132 AA09 AC03 AH07 AL00 5B018 GA06 HA21 KA01 KA16 NA06 QA16 5B025 AD01 AD04 AD13 AD16 AE08 AE09 5L106 AA10 BB01 CC05 CC09 CC17 CC32 DD24 DD25 DD26 EE02

Claims (6)

【特許請求の範囲】
1. 【請求項１】 電気的にデータの書き換えが可能な不揮
   発性記憶システムにおいて、 データ書込みの際に正常にデータの書込みが行えない不
   良メモリセルを検出する検出手段と、 上記不良メモリセルのアドレスを記憶するアドレス記憶
   手段と、 不良メモリセルのアドレスに書込み要求があった場合に
   他のアドレスのメモリセルへデータを書き込ませること
   で不良メモリセルの代替を書込み単位毎に行う代替制御
   手段と、 不良メモリセルが集中している場合よりも不良メモリセ
   ルが分散している場合の方が計数値が大きくなるように
   上記不良メモリセルの計数処理を行う計数手段と、 該計数手段の計数値が所定値を越えたことに基づきシス
   テム異常信号を出力する異常通知手段と、 該異常通知手段からの信号出力に基づきＬＥＤの発光に
   よりユーザにシステム異常に関する報知を行う報知手段
   とを備えていることを特徴とする不揮発性記憶システ
   ム。
2. 【請求項２】 電気的にデータの書き換えが可能な不揮
   発性記憶装置において、 データ書込みの際に正常にデータの書込みが行えなくな
   った不良メモリセルを検出する検出手段と、 上記不良メモリセルのアドレスを記憶するアドレス記憶
   手段と、 不良メモリセルのアドレスに書込み要求があった場合に
   他のアドレスのメモリセルへデータを書き込むように制
   御する代替制御手段とを備え、 上記代替制御手段により不良メモリセルの代替が書込み
   単位毎に行われるように構成されていることを特徴とす
   る不揮発性記憶装置。
3. 【請求項３】 上記不良メモリセルの数に関する計数を
   行う計数手段と、 該計数手段の計数値が所定値を越えたことに基づきシス
   テム異常信号を出力する異常通知手段と、 を備えたことを特徴とする請求項２記載の不揮発性記憶
   装置。
4. 【請求項４】 上記計数手段は、不良メモリセルが集中
   している場合よりも不良メモリセルが分散している場合
   の方が計数値が大きくなるような計数処理を行うように
   構成されていることを特徴とする請求項３記載の不揮発
   性記憶装置。
5. 【請求項５】 請求項３又は４に記載の不揮発性記憶装
   置と、 上記異常通知手段からの通知に基づき異常に関する報知
   を行う報知手段とを備えたことを特徴とする不揮発性記
   憶システム。
6. 【請求項６】 上記不揮発性記憶装置はコンピュータ周
   辺機器のファームウェア格納用メモリとして設けられて
   いることを特徴とする請求項５記載の不揮発性記憶シス
   テム。