JP2003150449A - 携帯電話装置 - Google Patents
携帯電話装置Info
- Publication number
- JP2003150449A JP2003150449A JP2001352772A JP2001352772A JP2003150449A JP 2003150449 A JP2003150449 A JP 2003150449A JP 2001352772 A JP2001352772 A JP 2001352772A JP 2001352772 A JP2001352772 A JP 2001352772A JP 2003150449 A JP2003150449 A JP 2003150449A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- flash memory
- detection circuit
- rewriting
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 外乱等によりＣＰＵが異常動作した場合、装
置にリセットをかけ、正常動作へ復帰させると同時に、
不揮発性メモリへの不要な書き換えを防ぐ検知回路を提
供することを目的とする。 【解決手段】 プログラムコード等のデータを格納して
いるフラッシュメモリ３において、ＣＰＵ２からの書き
込みを行うためのライト許可信号とフラッシュメモリ３
を選択するためのチップセレクト信号を監視する検知回
路５を設け、同時に有効となった場合、つまりフラッシ
ュメモリ３への書き込みが発生した場合、何らかの問題
でＣＰＵ２が意図した通りに動作していない異常動作状
態になったと判定し、検知回路５がＣＰＵ２をリセット
する。これにより、ＣＰＵ２が正常動作へ復帰でき、ま
たフラッシュメモリ３への書き換え前にリセットするた
め、フラッシュメモリ３の書き換えは行われず、システ
ム信頼性を向上させることができる。
置にリセットをかけ、正常動作へ復帰させると同時に、
不揮発性メモリへの不要な書き換えを防ぐ検知回路を提
供することを目的とする。 【解決手段】 プログラムコード等のデータを格納して
いるフラッシュメモリ３において、ＣＰＵ２からの書き
込みを行うためのライト許可信号とフラッシュメモリ３
を選択するためのチップセレクト信号を監視する検知回
路５を設け、同時に有効となった場合、つまりフラッシ
ュメモリ３への書き込みが発生した場合、何らかの問題
でＣＰＵ２が意図した通りに動作していない異常動作状
態になったと判定し、検知回路５がＣＰＵ２をリセット
する。これにより、ＣＰＵ２が正常動作へ復帰でき、ま
たフラッシュメモリ３への書き換え前にリセットするた
め、フラッシュメモリ３の書き換えは行われず、システ
ム信頼性を向上させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＰＵが不揮発性
メモリに格納されたプログラムによって動作し、ライト
許可信号と、不揮発性メモリに対するチップセレクト信
号を監視する検知回路が、ＣＰＵが暴走した場合の不揮
発性メモリへの書き換えが発生したことを起点に、携帯
電話装置にリセット信号を与え、正常に復帰できるよう
にするとともに、不揮発性メモリへの書き換えを防止す
る携帯電話装置に関するものである。
メモリに格納されたプログラムによって動作し、ライト
許可信号と、不揮発性メモリに対するチップセレクト信
号を監視する検知回路が、ＣＰＵが暴走した場合の不揮
発性メモリへの書き換えが発生したことを起点に、携帯
電話装置にリセット信号を与え、正常に復帰できるよう
にするとともに、不揮発性メモリへの書き換えを防止す
る携帯電話装置に関するものである。
【０００２】
【従来の技術】これまで、携帯電話装置の暴走はほとん
どが静電気などの外乱によるものであったが、近年、市
場の要求によりメール、インターネット、ゲーム、電子
手帳機能などの機能を実現するため、ソフトウェアが非
常に大規模、複雑化していることから、ソフトウェアに
起因するＣＰＵの暴走の確率が高まっている。
どが静電気などの外乱によるものであったが、近年、市
場の要求によりメール、インターネット、ゲーム、電子
手帳機能などの機能を実現するため、ソフトウェアが非
常に大規模、複雑化していることから、ソフトウェアに
起因するＣＰＵの暴走の確率が高まっている。
【０００３】携帯電話装置のＣＰＵの暴走を検知する回
路として、一般にＣＰＵに内蔵されているウォッチドッ
グタイマがある。ウォッチドッグタイマ回路は、内部に
カウンタを持っており、常時カウンタをインクリメント
し、ある値を超えた時点でリセット信号を出力する。正
常動作時、ＣＰＵはウォッチドッグタイマ回路がリセッ
ト信号を発生する前に定期的にカウンタをクリアする
が、暴走した場合、カウンタをクリアできなくなり、ウ
ォッチドッグタイマ回路がリセット信号を発生し、ＣＰ
Ｕをリセットすることで正常動作に復帰できる。
路として、一般にＣＰＵに内蔵されているウォッチドッ
グタイマがある。ウォッチドッグタイマ回路は、内部に
カウンタを持っており、常時カウンタをインクリメント
し、ある値を超えた時点でリセット信号を出力する。正
常動作時、ＣＰＵはウォッチドッグタイマ回路がリセッ
ト信号を発生する前に定期的にカウンタをクリアする
が、暴走した場合、カウンタをクリアできなくなり、ウ
ォッチドッグタイマ回路がリセット信号を発生し、ＣＰ
Ｕをリセットすることで正常動作に復帰できる。
【０００４】また、携帯電話装置は、これまでプログラ
ムコードを変更不可能なマスクロム、ワンタイムロム等
に格納し、携帯電話装置に内蔵されたＣＰＵによって処
理していた。
ムコードを変更不可能なマスクロム、ワンタイムロム等
に格納し、携帯電話装置に内蔵されたＣＰＵによって処
理していた。
【０００５】近年、ソフトウェアが非常に大規模、複雑
化し、開発段階或いは製品出荷後において性能改善、不
具合修正のためプログラムの改版の要求が頻繁に発生す
るようになり、更に電子メールなどのユーザーデータを
格納するメモリも必要になってきた。その要求に対応可
能なフラッシュメモリに代表される、電源を切断しても
データが消えず、しかも書き換えが可能、大容量で安価
な不揮発性メモリが登場し、一気に主流となった。
化し、開発段階或いは製品出荷後において性能改善、不
具合修正のためプログラムの改版の要求が頻繁に発生す
るようになり、更に電子メールなどのユーザーデータを
格納するメモリも必要になってきた。その要求に対応可
能なフラッシュメモリに代表される、電源を切断しても
データが消えず、しかも書き換えが可能、大容量で安価
な不揮発性メモリが登場し、一気に主流となった。
【０００６】不揮発性メモリは、書き換えが可能である
ため、ＣＰＵが暴走してしまった場合、誤って格納され
ているプログラムコードの書き換えが起こると、装置が
正常に動作できなくなる致命的な問題も合わせ持ってい
る。
ため、ＣＰＵが暴走してしまった場合、誤って格納され
ているプログラムコードの書き換えが起こると、装置が
正常に動作できなくなる致命的な問題も合わせ持ってい
る。
【０００７】このようなＣＰＵの暴走によるプログラム
コードの書き換えを防ぐため、不揮発性メモリ側として
は、データの書き換えを行う際のプログラムの書き換え
手順を設け、手順通りにしなければ書き換えできないよ
うにする方法が開発されている。
コードの書き換えを防ぐため、不揮発性メモリ側として
は、データの書き換えを行う際のプログラムの書き換え
手順を設け、手順通りにしなければ書き換えできないよ
うにする方法が開発されている。
【０００８】
【発明が解決しようとする課題】携帯電話装置は、一般
に使用者が帯同し、常時動作することを要求されている
ことから、家庭に設置される電子機器と異なり、使用さ
れる環境が非常に厳しく、外乱を受けやすい上に、近年
では市場要求により、メール、インターネット、ゲー
ム、電子手帳機能などの機能を実現するため、ソフトウ
ェアが非常に大規模、複雑化しており、ソフトウェアに
起因するＣＰＵの暴走の確率が高まり、最悪の場合、不
揮発性メモリのデータを破壊、以降二度と機能を果たせ
ない状態になることがある。
に使用者が帯同し、常時動作することを要求されている
ことから、家庭に設置される電子機器と異なり、使用さ
れる環境が非常に厳しく、外乱を受けやすい上に、近年
では市場要求により、メール、インターネット、ゲー
ム、電子手帳機能などの機能を実現するため、ソフトウ
ェアが非常に大規模、複雑化しており、ソフトウェアに
起因するＣＰＵの暴走の確率が高まり、最悪の場合、不
揮発性メモリのデータを破壊、以降二度と機能を果たせ
ない状態になることがある。
【０００９】この対策として、上述のウォッチドッグタ
イマを用いることで暴走状態から正常状態へ復帰させる
ことは可能であるが、ＣＰＵが暴走した場合でも、ウォ
ッチドッグタイマのカウンタをクリアする場合もあり、
必ずしも万能ではない。また、仮にウォッチドッグタイ
マによる復帰が可能であったとしても、ウォッチドッグ
タイマが動作する前に不揮発性メモリへの書き込みが発
生した場合、しかも偶然に書き換え手順と同じプログラ
ムコードが動作した場合、不揮発性メモリのデータが書
き換えられてしまう可能性がある。
イマを用いることで暴走状態から正常状態へ復帰させる
ことは可能であるが、ＣＰＵが暴走した場合でも、ウォ
ッチドッグタイマのカウンタをクリアする場合もあり、
必ずしも万能ではない。また、仮にウォッチドッグタイ
マによる復帰が可能であったとしても、ウォッチドッグ
タイマが動作する前に不揮発性メモリへの書き込みが発
生した場合、しかも偶然に書き換え手順と同じプログラ
ムコードが動作した場合、不揮発性メモリのデータが書
き換えられてしまう可能性がある。
【００１０】本発明は、ＣＰＵの暴走が発生した場合の
不揮発性メモリへの書き換えが発生したことを起点に、
携帯電話装置にリセット信号を与え、正常に復帰できる
ようにするとともに、不揮発性メモリへの書き換えを防
止する携帯電話装置を提供することを目的とする。
不揮発性メモリへの書き換えが発生したことを起点に、
携帯電話装置にリセット信号を与え、正常に復帰できる
ようにするとともに、不揮発性メモリへの書き換えを防
止する携帯電話装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
の本発明は、プログラムコード等のデータを格納した不
揮発性メモリと、不揮発性メモリからプログラムコード
を読みとって動作するＣＰＵと、不揮発性メモリと前記
ＣＰＵ間のライト許可信号とチップセレクト信号を監視
する検知回路とを備え、ライト許可信号と不揮発性メモ
リに対するチップセレクト信号が同時に有効となった場
合、ＣＰＵに対しリセット信号を出力するようにしたも
ので、これにより、何らかの原因で異常動作となり、プ
ログラムの意図しない（異常な）不揮発性メモリの書き
換えが発生した場合であっても、検知回路によりＣＰＵ
にリセット信号を与えることができるため、携帯電話装
置は異常状態から正常に復帰・回復するとともに、不揮
発性メモリへの書き換えを防ぐことが可能となる。
の本発明は、プログラムコード等のデータを格納した不
揮発性メモリと、不揮発性メモリからプログラムコード
を読みとって動作するＣＰＵと、不揮発性メモリと前記
ＣＰＵ間のライト許可信号とチップセレクト信号を監視
する検知回路とを備え、ライト許可信号と不揮発性メモ
リに対するチップセレクト信号が同時に有効となった場
合、ＣＰＵに対しリセット信号を出力するようにしたも
ので、これにより、何らかの原因で異常動作となり、プ
ログラムの意図しない（異常な）不揮発性メモリの書き
換えが発生した場合であっても、検知回路によりＣＰＵ
にリセット信号を与えることができるため、携帯電話装
置は異常状態から正常に復帰・回復するとともに、不揮
発性メモリへの書き換えを防ぐことが可能となる。
【００１２】
【発明の実施の形態】本発明の請求項１に記載の発明
は、プログラムコード等のデータを格納した不揮発性メ
モリと、不揮発性メモリからプログラムコードを読みと
って動作するＣＰＵと、不揮発性メモリとＣＰＵ間のラ
イト許可信号とチップセレクト信号を監視する検知回路
とを備え、検知回路は、ライト許可信号と不揮発性メモ
リに対するチップセレクト信号が同時に有効となった場
合、異常動作状態になったと判定し、ＣＰＵにリセット
信号を出力することにより、正常動作に復帰する構成と
したものである。
は、プログラムコード等のデータを格納した不揮発性メ
モリと、不揮発性メモリからプログラムコードを読みと
って動作するＣＰＵと、不揮発性メモリとＣＰＵ間のラ
イト許可信号とチップセレクト信号を監視する検知回路
とを備え、検知回路は、ライト許可信号と不揮発性メモ
リに対するチップセレクト信号が同時に有効となった場
合、異常動作状態になったと判定し、ＣＰＵにリセット
信号を出力することにより、正常動作に復帰する構成と
したものである。
【００１３】この構成により、プログラムの意図しない
（異常な）不揮発性メモリの書き換えが発生した場合、
検知回路によりＣＰＵにリセット信号を与えることがで
きるため、携帯電話装置は異常状態から正常に復帰・回
復するとともに、不揮発性メモリへの書き換えを防ぐこ
とができるという作用を有する。
（異常な）不揮発性メモリの書き換えが発生した場合、
検知回路によりＣＰＵにリセット信号を与えることがで
きるため、携帯電話装置は異常状態から正常に復帰・回
復するとともに、不揮発性メモリへの書き換えを防ぐこ
とができるという作用を有する。
【００１４】本発明の請求項２に記載の発明は、請求項
１に記載の発明において、データの変更のために不揮発
性メモリへの書き換えを行う場合、ＣＰＵへのリセット
信号の出力を禁止するように検知回路を制御する構成と
したものである。
１に記載の発明において、データの変更のために不揮発
性メモリへの書き換えを行う場合、ＣＰＵへのリセット
信号の出力を禁止するように検知回路を制御する構成と
したものである。
【００１５】この構成により、不揮発性メモリへの書き
換えが必要な場合において、設定を変更することで書き
換えが可能となるという作用を有する。
換えが必要な場合において、設定を変更することで書き
換えが可能となるという作用を有する。
【００１６】本発明の請求項３に記載の発明は、請求項
１又は請求項２のいずれかに記載の発明において、検知
回路のリセット信号の出力をＣＰＵだけでなく、不揮発
メモリに対しても行う構成としたものである。
１又は請求項２のいずれかに記載の発明において、検知
回路のリセット信号の出力をＣＰＵだけでなく、不揮発
メモリに対しても行う構成としたものである。
【００１７】この構成により、ＣＰＵのリセットと同時
に不揮発メモリへのリセットが同時に行われるため、確
実に不揮発性メモリへの書き換えを防ぐことができると
いう作用を有する。
に不揮発メモリへのリセットが同時に行われるため、確
実に不揮発性メモリへの書き換えを防ぐことができると
いう作用を有する。
【００１８】以下、本発明の実施の形態について、図面
を参照しながら説明する。
を参照しながら説明する。
【００１９】図１は、本発明の実施の形態における携帯
電話装置の外観図である。
電話装置の外観図である。
【００２０】ＣＰＵ２は、携帯電話装置の本体１全体の
制御を行う演算処理回路部である。ＣＰＵ２は各電子部
品間とのデータのやりとりを行うために、アドレスバス
端子、データバス端子、各電子部品からのデータを読み
込むための制御線であるリード許可信号端子、各電子部
品にデータを書き込むための制御線であるライト許可信
号端子及びフラッシュメモリ３とのデータ伝送を選択す
るためのチップセレクト信号端子ＣＳ１、ＳＲＡＭ４と
のデータ伝送を選択するためのチップセレクト信号端子
ＣＳ２を備えている。
制御を行う演算処理回路部である。ＣＰＵ２は各電子部
品間とのデータのやりとりを行うために、アドレスバス
端子、データバス端子、各電子部品からのデータを読み
込むための制御線であるリード許可信号端子、各電子部
品にデータを書き込むための制御線であるライト許可信
号端子及びフラッシュメモリ３とのデータ伝送を選択す
るためのチップセレクト信号端子ＣＳ１、ＳＲＡＭ４と
のデータ伝送を選択するためのチップセレクト信号端子
ＣＳ２を備えている。
【００２１】フラッシュメモリ３は、携帯電話装置を制
御するためのプログラムコードが格納されており、外部
からの電源の供給がなくなっても、格納されているデー
タを保持するように構成されている。また、プログラム
コード以外に、携帯電話装置自身の電話番号、携帯電話
装置が着信した際に使用する着信音の種類や、音量など
のユーザーが設定するユーザー設定情報や、送受信した
電子メールなどのデータを格納することも可能である。
フラッシュメモリ３は、アドレスバス端子、データバス
端子、チップセレクト信号端子、リード許可信号端子、
ライト許可信号端子、リセット端子を備えている。
御するためのプログラムコードが格納されており、外部
からの電源の供給がなくなっても、格納されているデー
タを保持するように構成されている。また、プログラム
コード以外に、携帯電話装置自身の電話番号、携帯電話
装置が着信した際に使用する着信音の種類や、音量など
のユーザーが設定するユーザー設定情報や、送受信した
電子メールなどのデータを格納することも可能である。
フラッシュメモリ３は、アドレスバス端子、データバス
端子、チップセレクト信号端子、リード許可信号端子、
ライト許可信号端子、リセット端子を備えている。
【００２２】ＳＲＡＭ４は、フラッシュメモリ３と異な
り、電源が無くなると、記憶されている情報が失われて
しまう揮発性メモリである。通常の使用状態では、一時
記憶する情報などに使用されているが、ソフトウェアの
変更などでフラッシュメモリ３の書き換えが発生した場
合、フラッシュメモリ３内に記録されている書き換えプ
ログラムコードを一旦ＳＲＡＭ４へコピーし、ＳＲＡＭ
４上で書き換えプログラムを実行し、フラッシュメモリ
３の書き換えを行うことにも使用される。ＳＲＡＭ４
は、アドレスバス端子、データバス端子、チップセレク
ト信号端子、リード許可信号端子、ライト許可信号端子
を備えている。
り、電源が無くなると、記憶されている情報が失われて
しまう揮発性メモリである。通常の使用状態では、一時
記憶する情報などに使用されているが、ソフトウェアの
変更などでフラッシュメモリ３の書き換えが発生した場
合、フラッシュメモリ３内に記録されている書き換えプ
ログラムコードを一旦ＳＲＡＭ４へコピーし、ＳＲＡＭ
４上で書き換えプログラムを実行し、フラッシュメモリ
３の書き換えを行うことにも使用される。ＳＲＡＭ４
は、アドレスバス端子、データバス端子、チップセレク
ト信号端子、リード許可信号端子、ライト許可信号端子
を備えている。
【００２３】検知回路５は、携帯電話装置の何らかの異
常により、フラッシュメモリ３へのチップセレクト信号
ＣＳ１とライト許可信号端子が同時に有効になった場合
（プログラムが意図しないフラッシュメモリ３への書き
換えが発生した際）、ＣＰＵ２にリセット信号を出力
し、フラッシュメモリ３への書き換えを防止すると同時
に、ＣＰＵ２がリセット信号によりリセットされること
により、携帯電話装置を異常状態から正常な状態へ復帰
・回復できるようにする。なお、検出回路５は、ＣＰＵ
２へのリセット信号の出力が、フラッシュメモリ３への
チップセレクト信号ＣＳ１とライト許可信号端子が同時
に有効な状態になって、フラッシュメモリ３の書き換え
が実行される前にＣＰＵ２がリセットされるような時間
内で出力されるように、構成される。なお、検知回路５
のリセット信号のＣＰＵ２への出力は、ＣＰＵ２に対し
直接出力するものに限定されるものではなく、検知回路
５のリセット信号の出力により結果的にＣＰＵ２のリセ
ット状態を引き起こすことを含むものとする。
常により、フラッシュメモリ３へのチップセレクト信号
ＣＳ１とライト許可信号端子が同時に有効になった場合
（プログラムが意図しないフラッシュメモリ３への書き
換えが発生した際）、ＣＰＵ２にリセット信号を出力
し、フラッシュメモリ３への書き換えを防止すると同時
に、ＣＰＵ２がリセット信号によりリセットされること
により、携帯電話装置を異常状態から正常な状態へ復帰
・回復できるようにする。なお、検出回路５は、ＣＰＵ
２へのリセット信号の出力が、フラッシュメモリ３への
チップセレクト信号ＣＳ１とライト許可信号端子が同時
に有効な状態になって、フラッシュメモリ３の書き換え
が実行される前にＣＰＵ２がリセットされるような時間
内で出力されるように、構成される。なお、検知回路５
のリセット信号のＣＰＵ２への出力は、ＣＰＵ２に対し
直接出力するものに限定されるものではなく、検知回路
５のリセット信号の出力により結果的にＣＰＵ２のリセ
ット状態を引き起こすことを含むものとする。
【００２４】但し、ソフトウェアの変更などでフラッシ
ュメモリ３への書き換えを正常に機能させるために、検
知回路５を停止状態（チップセレクト信号ＣＳ１とライ
ト許可信号に関係なく、リセット信号の出力を禁止する
状態）とすることで対応できる機能を備えることが可能
である。検知回路５は、ライト許可信号端子、フラッシ
ュメモリ３へ接続されているチップセレクト信号端子Ｃ
Ｓ１、検知回路５の動作、停止制御を行うＣＰＵ２から
の検知回路制御信号、検知回路５動作時、フラッシュメ
モリ３への書き込みが発生すると、ＣＰＵ２へのリセッ
ト信号を出力するリセット信号端子を備えている。
ュメモリ３への書き換えを正常に機能させるために、検
知回路５を停止状態（チップセレクト信号ＣＳ１とライ
ト許可信号に関係なく、リセット信号の出力を禁止する
状態）とすることで対応できる機能を備えることが可能
である。検知回路５は、ライト許可信号端子、フラッシ
ュメモリ３へ接続されているチップセレクト信号端子Ｃ
Ｓ１、検知回路５の動作、停止制御を行うＣＰＵ２から
の検知回路制御信号、検知回路５動作時、フラッシュメ
モリ３への書き込みが発生すると、ＣＰＵ２へのリセッ
ト信号を出力するリセット信号端子を備えている。
【００２５】無線部６は、携帯電話装置が基地局などの
機器と無線接続するための回路を備えている。
機器と無線接続するための回路を備えている。
【００２６】入力部７は、電話を発信する際の電話番号
入力や、電子メール作成等に使用される。
入力や、電子メール作成等に使用される。
【００２７】電源部８は、携帯電話装置を駆動するため
に必要な電源である。
に必要な電源である。
【００２８】表示部９は、携帯電話装置の無線部６から
の電波状態や入力部７から入力された情報、電源部８の
残量等の表示を行う。
の電波状態や入力部７から入力された情報、電源部８の
残量等の表示を行う。
【００２９】上述の構成において、携帯電話装置が正常
に動作している場合、フラッシュメモリ３に対し、デー
タを読みとる場合はチップセレクト信号ＣＳ１とリード
許可信号端子が選択され、ライト許可信号端子は選択さ
れない。この様な場合、検知回路５は、動作状態であっ
てもリセット信号は出力されない。
に動作している場合、フラッシュメモリ３に対し、デー
タを読みとる場合はチップセレクト信号ＣＳ１とリード
許可信号端子が選択され、ライト許可信号端子は選択さ
れない。この様な場合、検知回路５は、動作状態であっ
てもリセット信号は出力されない。
【００３０】また、フラッシュメモリ３に対し、プログ
ラム変更や、ユーザーデータ登録が発生した場合、ＣＰ
Ｕ２はまず検知回路５を停止状態にしてから、フラッシ
ュメモリ書き換えプログラムコードをＳＲＡＭ４へコピ
ーし、ＳＲＡＭ４上で書き換えプログラムを実行し、フ
ラッシュメモリ３を書き換える。この際、チップセレク
ト信号ＣＳ１とライト許可信号端子が選択されるが、検
知回路５が停止状態のため、リセット信号は出力され
ず、フラッシュメモリ３の書き換えを行うことができ
る。フラッシュメモリ３の書き換えが終了すると、ＣＰ
Ｕ２は、再び検知回路５を動作状態に戻し、以降フラッ
シュメモリ３への書き換えが発生した場合、リセット信
号を出力できるようになる。
ラム変更や、ユーザーデータ登録が発生した場合、ＣＰ
Ｕ２はまず検知回路５を停止状態にしてから、フラッシ
ュメモリ書き換えプログラムコードをＳＲＡＭ４へコピ
ーし、ＳＲＡＭ４上で書き換えプログラムを実行し、フ
ラッシュメモリ３を書き換える。この際、チップセレク
ト信号ＣＳ１とライト許可信号端子が選択されるが、検
知回路５が停止状態のため、リセット信号は出力され
ず、フラッシュメモリ３の書き換えを行うことができ
る。フラッシュメモリ３の書き換えが終了すると、ＣＰ
Ｕ２は、再び検知回路５を動作状態に戻し、以降フラッ
シュメモリ３への書き換えが発生した場合、リセット信
号を出力できるようになる。
【００３１】検知回路５が動作状態になっている時、Ｃ
ＰＵ２がフラッシュメモリ３に対し、チップセレクト信
号ＣＳ１とライト許可信号が同時に選択し、フラッシュ
メモリ３への書き換えが発生した場合、検知回路５が暴
走と判断してリセット信号を出力し、装置を正常動作へ
復帰させると同時に、フラッシュメモリ３への不要な書
き換えを防ぐことが出来る。
ＰＵ２がフラッシュメモリ３に対し、チップセレクト信
号ＣＳ１とライト許可信号が同時に選択し、フラッシュ
メモリ３への書き換えが発生した場合、検知回路５が暴
走と判断してリセット信号を出力し、装置を正常動作へ
復帰させると同時に、フラッシュメモリ３への不要な書
き換えを防ぐことが出来る。
【００３２】なお、検知回路５は、フラッシュメモリ３
への書き込みにより起動するようにしているが、携帯電
話装置により、マスクロム、ワンタイムロムなどを搭載
している場合、それぞれへの本来あり得ない書き込みに
対し、起動できるようにすることで更にＣＰＵ２の暴走
状態からの復帰の確率が高まり、装置の信頼性が向上す
る。
への書き込みにより起動するようにしているが、携帯電
話装置により、マスクロム、ワンタイムロムなどを搭載
している場合、それぞれへの本来あり得ない書き込みに
対し、起動できるようにすることで更にＣＰＵ２の暴走
状態からの復帰の確率が高まり、装置の信頼性が向上す
る。
【００３３】また、フラッシュメモリ３、液晶ドライバ
回路、ゲートアレイなどの携帯電話装置に搭載される部
品は、種類によりＣＰＵ２と同じくリセット端子を具備
しているものがある。この場合、検知回路５のリセット
信号は、それぞれのリセット端子を持つ部品に接続し、
ＣＰＵ２と同時にリセットをかけることが可能である。
このようにすることで、確実にＣＰＵ２の暴走状態から
の復帰を行うと共に、不揮発性メモリへの書き換えを防
ぐことができる。
回路、ゲートアレイなどの携帯電話装置に搭載される部
品は、種類によりＣＰＵ２と同じくリセット端子を具備
しているものがある。この場合、検知回路５のリセット
信号は、それぞれのリセット端子を持つ部品に接続し、
ＣＰＵ２と同時にリセットをかけることが可能である。
このようにすることで、確実にＣＰＵ２の暴走状態から
の復帰を行うと共に、不揮発性メモリへの書き換えを防
ぐことができる。
【００３４】
【発明の効果】以上の説明から、本発明によって、ＣＰ
Ｕが暴走などの異常状態となった場合であっても、フラ
ッシュメモリなどの不揮発性メモリへの書き換えが発生
したことを起点に、正常に復帰できるようにするととも
に、不揮発性メモリへの書き換えを防止することがで
き、携帯電話装置の信頼性を大きく向上させることがで
きる。
Ｕが暴走などの異常状態となった場合であっても、フラ
ッシュメモリなどの不揮発性メモリへの書き換えが発生
したことを起点に、正常に復帰できるようにするととも
に、不揮発性メモリへの書き換えを防止することがで
き、携帯電話装置の信頼性を大きく向上させることがで
きる。
【００３５】また、データの変更のために不揮発性メモ
リへの書き換えを行う場合、ＣＰＵへのリセット信号の
出力を禁止するように検知回路を制御することにより、
不揮発性メモリへの書き換えが可能となる。
リへの書き換えを行う場合、ＣＰＵへのリセット信号の
出力を禁止するように検知回路を制御することにより、
不揮発性メモリへの書き換えが可能となる。
【００３６】また、検知回路のリセット信号の出力をＣ
ＰＵだけでなく、不揮発メモリに対しても行うようにす
れば、ＣＰＵのリセットと同時に不揮発メモリへのリセ
ットが同時に行われるため、確実に不揮発性メモリへの
書き換えを防ぐことができる。
ＰＵだけでなく、不揮発メモリに対しても行うようにす
れば、ＣＰＵのリセットと同時に不揮発メモリへのリセ
ットが同時に行われるため、確実に不揮発性メモリへの
書き換えを防ぐことができる。
【図１】本発明の実施の形態における携帯電話装置の外
観図
観図
１ 本体
２ ＣＰＵ
３ フラッシュメモリ
４ ＳＲＡＭ
５ 検知回路
６ 無線部
７ 入力部
８ 電源部
９ 表示部
Claims (3)
- 【請求項１】プログラムコード等のデータを格納した不
揮発性メモリと、前記不揮発性メモリからプログラムコ
ードを読みとって動作するＣＰＵと、前記不揮発性メモ
リと前記ＣＰＵ間のライト許可信号とチップセレクト信
号を監視する検知回路とを備え、前記検知回路は、ライ
ト許可信号と前記不揮発性メモリに対するチップセレク
ト信号が同時に有効となった場合、前記ＣＰＵにリセッ
ト信号を出力することにより、正常動作に復帰するよう
にしたことを特徴とする携帯電話装置。 - 【請求項２】データの変更のために前記不揮発性メモリ
への書き換えを行う場合、前記ＣＰＵへのリセット信号
の出力を禁止するように前記検知回路を制御することを
特徴とする請求項１記載の携帯電話装置。 - 【請求項３】前記検知回路のリセット信号の出力を前記
不揮発メモリに対しても行うことを特徴とする請求項１
または２のいずれかに記載の携帯電話装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352772A JP2003150449A (ja) | 2001-11-19 | 2001-11-19 | 携帯電話装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352772A JP2003150449A (ja) | 2001-11-19 | 2001-11-19 | 携帯電話装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003150449A true JP2003150449A (ja) | 2003-05-23 |
Family
ID=19164904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001352772A Withdrawn JP2003150449A (ja) | 2001-11-19 | 2001-11-19 | 携帯電話装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003150449A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005346182A (ja) * | 2004-05-31 | 2005-12-15 | Fujitsu Ltd | 情報処理装置、耐タンパ方法、耐タンパプログラム |
| CN100344204C (zh) * | 2004-09-30 | 2007-10-17 | 华为技术有限公司 | 一种手持设备的监控方法及故障定位方法 |
| JP2008077571A (ja) * | 2006-09-25 | 2008-04-03 | Pioneer Electronic Corp | 不揮発性メモリ制御装置、不揮発性メモリ制御方法、不揮発性メモリ制御プログラムおよび記録媒体 |
| US8442488B2 (en) | 2007-05-30 | 2013-05-14 | Kyocera Corporation | Portable communication terminal and use-enabled/disabled control method |
| CN106559579A (zh) * | 2016-11-30 | 2017-04-05 | 努比亚技术有限公司 | 移动终端和cpu/gpu调度参数更新方法 |
-
2001
- 2001-11-19 JP JP2001352772A patent/JP2003150449A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005346182A (ja) * | 2004-05-31 | 2005-12-15 | Fujitsu Ltd | 情報処理装置、耐タンパ方法、耐タンパプログラム |
| CN100344204C (zh) * | 2004-09-30 | 2007-10-17 | 华为技术有限公司 | 一种手持设备的监控方法及故障定位方法 |
| JP2008077571A (ja) * | 2006-09-25 | 2008-04-03 | Pioneer Electronic Corp | 不揮発性メモリ制御装置、不揮発性メモリ制御方法、不揮発性メモリ制御プログラムおよび記録媒体 |
| US8442488B2 (en) | 2007-05-30 | 2013-05-14 | Kyocera Corporation | Portable communication terminal and use-enabled/disabled control method |
| JP5364577B2 (ja) * | 2007-05-30 | 2013-12-11 | 京セラ株式会社 | 携帯通信端末及び使用可否制御方法 |
| CN106559579A (zh) * | 2016-11-30 | 2017-04-05 | 努比亚技术有限公司 | 移动终端和cpu/gpu调度参数更新方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9542195B1 (en) | Motherboards and methods for BIOS failover using a first BIOS chip and a second BIOS chip | |
| KR100444537B1 (ko) | 데이타처리장치 | |
| ES2824830T3 (es) | Procedimiento de actualización de software para un dispositivo integrado | |
| KR100248757B1 (ko) | 손상된 롬 바이오스 복구 방법 | |
| KR20070060101A (ko) | 무선 단말기에서의 비휘발성 메모리 관리 시스템 및 방법 | |
| US6715106B1 (en) | Bios corruption detection system and method | |
| US20120110378A1 (en) | Firmware recovery system and method of baseboard management controller of computing device | |
| US20180101304A1 (en) | Configuration control system and configuration control method | |
| KR20070108060A (ko) | 빠른 부팅 웨이크-업을 실행하는 시스템 | |
| KR100541781B1 (ko) | 정보처리장치및방법 | |
| US7065681B2 (en) | Flexible method for satisfying complex system error handling requirements via error promotion/demotion | |
| JP3376306B2 (ja) | データ処理装置、そのデータ処理方法 | |
| WO2017123225A1 (en) | Management with respect to a basic input/output system policy | |
| US9652259B2 (en) | Apparatus and method for managing register information in a processing system | |
| JP2003150449A (ja) | 携帯電話装置 | |
| US10613872B2 (en) | Memory system with simulated memory process | |
| JP2001075941A (ja) | フラッシュメモリ内蔵マイクロコンピュータおよびその動作方法 | |
| KR100697086B1 (ko) | 백업기능이 구비된 이동통신 단말기 및 그 동작방법 | |
| JP4535316B2 (ja) | 端末フェールセーフシステム、端末フェールセーフ方法および端末フェールセーフプログラム | |
| EP0708446B1 (en) | Data processor having operating modes selected by at least one mask option bit and method therefor | |
| JP2000235483A (ja) | 情報処理装置 | |
| US20040153601A1 (en) | General purpose lines for memory write protection | |
| JP3094924B2 (ja) | 通信装置制御回路 | |
| KR20060014320A (ko) | 다중 부트 로더 코드를 갖는 ｎａｎｄ 플래시 메모리를이용한 부트 처리 장치 및 방법 | |
| JP2003050712A (ja) | マイクロコンピュータ・システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041118 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050704 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061101 |