KR20060014320A - 다중 부트 로더 코드를 갖는 ｎａｎｄ 플래시 메모리를이용한 부트 처리 장치 및 방법 - Google Patents

다중 부트 로더 코드를 갖는 ｎａｎｄ 플래시 메모리를이용한 부트 처리 장치 및 방법 Download PDF

Info

Publication number
KR20060014320A
KR20060014320A KR1020040062961A KR20040062961A KR20060014320A KR 20060014320 A KR20060014320 A KR 20060014320A KR 1020040062961 A KR1020040062961 A KR 1020040062961A KR 20040062961 A KR20040062961 A KR 20040062961A KR 20060014320 A KR20060014320 A KR 20060014320A
Authority
KR
South Korea
Prior art keywords
boot
nand flash
flash memory
block
memory
Prior art date
Application number
KR1020040062961A
Other languages
English (en)
Inventor
이상형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040062961A priority Critical patent/KR20060014320A/ko
Publication of KR20060014320A publication Critical patent/KR20060014320A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 NAND 플래시 메모리를 이용한 부트 처리 장치 및 방법에 관한 것으로, 더욱 상세하게는 적어도 하나 이상의 부트 블록에 부트 로더 코드를 각각 저장한 부트 메모리를 엑세스하여 시스템을 부팅하는 장치 및 방법에 있어서, 엑세스하는 부트 블록의 정상여부를 판단하여 정상일 경우 정상적인 부팅 동작을 수행하는 한편, 무효일 경우 다른 부트 블록을 엑세스하는 다중 NAND 플래시 메모리를 이용한 부트 처리 장치 및 방법에 관한 것으로서, 다중 부트 코드를 가짐으로써 0번 블록이 무효(Invalid)인 경우에도 시스템을 정상적으로 구동할 수 있도록 해주는 뛰어난 효과가 있다.
NAND 플래시 메모리, ECC, NAND 플래시 컨트롤러,

Description

다중 부트 로더 코드를 갖는 ＮＡＮＤ 플래시 메모리를 이용한 부트 처리 장치 및 방법{A Device and method for using for NAND flash memory have Multi boot lodor code}
도 1은 종래의 NAND 플래시 메모리를 이용한 부트 처리 장치의 구성을 나타낸 기능블록도,
도 2는 본 발명의 일 실시예에 따른 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 장치의 내부 구성을 나타낸 기능블록도,
도 3은 본 발명의 일 실시예에 따른 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 방법을 나타낸 플로차트,
도 4a는 도 2 및 도 3에 따른 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 장치 중 NAND 플래시 컨트롤러로부터 NAND 플래시 메모리를 순차적으로 엑세스하는 모습을 나타낸 도면,
도 4b는 도 2 및 도 3에 따른 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 장치 중 NAND 플래시 컨트롤러로부터 NAND 플래시 메모리를 랜덤한 형식으로 엑세스하는 모습을 나타낸 도면,
도 4c는 도 2 및 도 3에 따른 다중 부트 로더 코드를 갖는 NAND 플래시 메모 리를 이용한 부트 처리 장치 중 또 다른 형태의 부트 블록을 나타낸 NAND 플래시 메모리의 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : CPU 코어 200 : 내부 램
300 : NAND 플래시 컨트롤러 400 : NAND 플래시 메모리
본 발명은 NAND 플래시 메모리를 이용한 부트 처리 장치 및 방법에 관한 것으로, 더욱 상세하게는 다수개의 부트 블록을 갖는 NAND 플래시 메모리를 통해 0번 블록이 무효 블록이더라도 시스템 부팅을 가능하도록 해주는 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 장치 및 방법에 관한 것이다.
전원을 꺼도 데이터가 소실되지 않고 보존되는 비휘발성 메모리인 ROM의 종류에는 제조자에 의하여 공장에서 프로그램 되는 mask ROM과 전기적으로 프로그래밍과 소거가 반복적으로 가능한 EEPROM 등의 여러 종류가 있다.
그리고, 플래시 메모리(Flash Memory)는 기존 EEPROM 셀의 구성과 동작을 변형한 것으로 그 명칭은 1984년 도시바가 "Flash EEPROM"이라는 이름으로 논문을 발 표한 것에서 유래되었다.플래시 메모리는 전기적 소거 동작이 원하는 블록(Block), 섹터(Sector), 또는 전체 칩(chip) 단위로 수행되고, 프로그램은 한 개의 비트 단위로도 수행할 수 있도록 구성한 EEPROM의 개량된 형태를 가리키는 것이다.
이러한, 플래시 메모리 제품은 컴퓨터의 메모리 카드(card) 및 디지털 카메라(digital camera)의 화상 데이터 저장 등에 쓰이는 카드형 제품과 컴퓨터의 BIOS(Built-in Operating System)나 이동전화기의 마이크로 코드 저장용으로 쓰이는 단일 칩(chip)형 제품으로 구분할 수 있다.
플래시 메모리의 설계는 크게 비트 선과 접지선 사이에 셀이 병렬로 배치된 NOR형 구조와 직렬로 배치된 NAND형 구조로 나눌 수 있고, 다시 NOR형은 그 변형 구조인 AND형, DINOR형, VGA(Virtual Ground Array)형으로 나눌 수 있다.
NOR형은 read와 프로그램 동작을 위한 어드레스 디코딩(address decoding)을 D램의 것과 유사하게 구성하여 주변회로가 간단해지고 read access time이 작아지는 장점이 있으나 각 셀 마다 비트 선의 접촉전극이 필요하므로 NAND형에 비하여 셀 면적이 커지는 단점이 있다.
한편, 개량 NOR형은 기존의 NOR형과 NAND형의 장점을 취한 것으로 복수 개의 셀 트랜지스터를 공통 소스 선과 공통 비트 선 사이에 병렬로 구성하여 비트선의 접촉전극을 생략한 구조이다.
반면에, NAND형은 그 구조 특성상 읽기 동작 시에 블록(block) 선택시간이 필요하고, 랜덤 엑세스(random access) 동작측면에서 크게 불리하기 때문에 단일 칩형 품목 대신 카드(card) 형 제품에 주력하고 있는 실정이다.
또한, PDA, 일반적인 개인 컴퓨터 및 컴퓨팅의 부팅 장치로도 이용되고 있다.
이와 같은 NAND 플래시 메모리는 PDA, 일반적인 개인 컴퓨터 또는 컴퓨팅 장치에 있어서, 바이오스(Basic Input/Output Service : BIOS)에 설치된 프로그램을 저장하고 있다가 개인컴퓨터 또는 컴퓨팅 장치가 켜질 때 사용된다.바이오스 프로그램을 실행함으로써 많은 초기화 기능들이 수행된다.일반적으로 그러한 기능들은 맞춤 설정(Custom Setting)에 대한 CMOS 셋업을 체크하는 기능, 인터럽트 핸들러 및 장치 드라이버들을 로딩하는 기능, 레지스터들과 장치 관리를 초기화하는 기능, 디스크 드라이브들과 같은 설치된 구성 요소들, 또는 주변 장치들에 대한 파워-온 셀프-테스트(Power on self test : POST)를 수행하는 기능, 시스템 설정을 표시하는 기능, 어떤 구성 요소들이 구동 가능하지를 결정하는 기능, 그리고 부트스트랩 시퀀스를 시작하는 기능을 포함한다.통상적으로 바이오스(또는 부팅) 프로그램은 롬(ROM), 이피롬(EPROM), NOR 플래시 메모리 및 NAND 플래시 메모리에 저장된다.
만약, 부팅 프로그램이 ROM에 저장되면, ROM이 비휘발성이기 때문에 저장된 프로그램은 변경될 수 없다.저장된 프로그램의 사소한 변경조차도 ROM의 대체를 필요로 한다.부팅 프로그램이 EPROM에 저장되는 경우 저장된 프로그램을 변경하기 위 해서는 이전에 저장된 프로그램이 소거되어야 하며, EPROM의 소거는 별개의 구성 요소 또는 장치를 더 요구한다.즉, 부팅 프로그램이 ROM 또는 EPROM에 저장되면, 부팅 프로그램에 요구되는 어떤 변경 또는 경신도 쉽게 진행될 수 없다.
그리고, 부팅 프로그램이 NOR 플래시 메모리에 저장되는 경우 저장된 프로그램은 소거되거나 갱신될 수 있다.하지만, NAND 플래시 메모리와 비교하여 볼 때, NOR 플래시 메모리는 주어진 메모리 저장 용량에 대해 크기가 더 크고 제조하기가 어렵기 때문에, NAND 플래시 메모리를 많이 사용하고 있는 추세에 있다.
이러한, 종래의 NAND 플래시 메모리를 갖는 시스템의 구성은 도 1에 도시된 바와 같이 시스템 버스(17), NAND 플래시 메모리(18), 내부 인터페이스 블록(15)이 포함된 복합 칩(16)과 내부 램(19)를 제어하기 위한 컨트롤러(11)를 포함한다. 이는 U.S Patent NO. 5.535.357에 개시되어 있다.
상기 컨트롤러(11)는 중앙처리장치(CPU)이며, 이는 컴퓨팅 기능들을 수행하는 CUP 코어(12), 메모리 컨트롤러(14), 그리고 컨트롤러(11)내에 있는 내부 시스템 버스(13)를 갖는다.
상기 메모리 컨트롤러(14)는 NAND 플래시 메모리(18)와 내부 램(19) 사이의 메모리 맵을 수행하고, 메모리 맵에 따라 수행되는 기능들을 인터페이스하기 위해 내부 인터페이스 블록(15)을 사용한다.내부 인터페이스 블록(15)은 레지스터 또는 RAM과 같은 저장장치 내에 상기 NAND 플래시 메모리(18)의 데이터를 임시적으로 저장하고, 상기 메모리 컨트롤러(14)의 제어 하에 시스템 버스(17)를 통해 임시 저장 된 데이터를 상기 내부 램(19)로 전달한다.
그리고, 상기 내부 인터페이스 블록(15)은 상기 NAND 플래시 메모리(18)와 인터페이스하기 위한 NAND 인터페이스 로직(28)과 시스템 버스(17)를 통해 내부 램(19) 또는 메모리 컨트롤러(14)와 인터페이스 하기 위한 NOR 인터페이스 로직(29)을 포함한다.상기 NOR 인터페이스 로직(29)은 NOR 플래시 메모리와 메모리 컨트롤러 및/또는 시스템 메모리 사이에서 인터페이스하기 위해 일반적으로 사용되는 회로이다.
이와 같은 구성을 갖는 종래의 NAND 플래시 메모리를 갖는 시스템의 부팅 방법은 전원이 켜지거나 시스템이 리셋되면, NAND 플래시 컨트롤러는 자동으로 NAND 플래시 메모리의 0번 블록 내에 저장되어 있는 부트 로더 코드를 내부 RAM에 복사한다.
이 후, 부트 로더 코드가 내부 RAM에 로딩된 후 CPU 코어의 리셋이 풀리고 부트 로더 코드가 수행하게 됨에 따라 시스템은 부팅이 가능하게 된다.
그러나, 종래의 NAND 플래시 메모리를 갖는 시스템의 부팅 장치 및 방법은 NAND 플래시 메모리의 부트 블록인 0번 블록이 제조 공정에서의 오류나 사용과정 중의 오류가 발생하였을 경우, 부트 로더 코드가 오작동 할 수 있기 때문에 시스템 동작 자체가 불가능해질 뿐만 아니라, NAND 플래시 메모리의 한 블록의 오류로 인해 전체 시스템을 못 쓰게 되는 경우가 발생하는 문제점을 가지고 있었다.
또한, 양산 제품의 경우 보드 상에 NAND 플래시 메모리가 납땜되어 있기 때문에 0번 블록의 오류는 양산 과정상의 지연 및 비용 손실을 끼치게 되는 문제점 또한 가지고 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것을, 본 발명의 목적은 NAND 플래시 메모리의 0번 블록이 무효 블록이더라도 다수개의 부트 블록을 통해 시스템의 부팅이 가능하도록 하여 시스템 전체가 동작하지 못하는 문제점을 개선하고, 양산 과정상의 지연 및 비용 손실을 줄여주는 NAND 플래시 메모리를 이용한 부트 처리 장치 및 방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 장치의 일측면에 따르면, 부트 메모리, 내부 램을 구비하고 CPU 코어를 통해 시스템을 부팅하기 위한 장치에 있어서, 부트 로더 코드를 적어도 하나 이상의 부트 블록에 각각 저장하는 부트 메모리; 및 엑세스하는 상기 부트 메모리의 부트 블록을 검사하여 비정상일 경우 다음 부트 블록을 검사하고, 정상일 경우 부트 블록에 저장된 부트 로더 코드를 상기 내부 램에 저장하는 컨트롤러를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 방법의 일측면에 따르면, 부트 메모리, 내부 램을 구비하고 CPU 코어를 통해 시스템을 부팅하기 위한 방법에 있어서, 부트 메모리의 적어도 하나 이상의 부트 블록에 부트 로더 코드를 각각 저장하는 단계; 및 상기 부트 메모리의 부트 로더 코드를 상기 내부 램에 복사한 후 부트 블록의 오류 여부를 판단하여 정상이면 CPU 코어 레지스터를 리셋하는 한편, 무효이면 다음 부트 블록을 검사하는 단계로 이루어진 것을 특징으로 한다.
이하, 본 발명의 일 실시예에 의한 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 장치 및 방법에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 의한 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 장치의 기능블록도로서, 본 발명의 일 실시예에 의한 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 장치는, CPU 코어(100), 내부 램(200), NAND 플래시 컨트롤러(300) 및 NAND 플래시 메모리(400)로 구성되어 있다.
먼저, 상기 CPU 코어(100)는 상기 NAND 플래시 컨트롤러(300)가 CPU 코어 레지스터를 리셋시키면, 상기 시스템 메모리내 내부 램(200)에 임시 저장된 부트 로더 코드를 엑세스하여 컴퓨팅의 부팅 기능들을 수행하는 역할을 한다. 그리고, 상기 CPU 코어(100)는 도면에 도시하지 않았으나 중앙 처리 장치(CPU)의 일부 구성 이다. 이 때, 상기와 같이 CUP 코어 레지스터가 리셋된 상태는 상기 내부 램(200)에 이미 부트 로더 코드가 저장되어 있는 상태로써 이를 통해 부팅이 가능한 상태를 말한다.
그리고, 상기 내부 램(200)은 상기 NAND 플래시 컨트롤러(300)로부터 상기 NAND 플래시 메모리(400)의 부트 블록에 저장된 부트 로더 코드를 입력받아 임시 저장하는 역할을 한다.
상기 NAND 플래시 컨트롤러(300)는 엑세스하는 상기 NAND 플래시 메모리(400)의 부트 블록이 무효인지의 여부를 판단하여 상태 플래그 레지스터(330)를 변경하는 ECC(320)와, 상기 상태 플래그 레지스터(330)를 확인하여 복사하는 부트 블록의 상태를 체크한 후 정상이면 상기 NAND 플래시 메모리(400)의 부트 블록에 저장된 부트 로더 코드를 상기 내부 램(200)에 복사함과 동시에 CPU 코어 레지스터를 리셋하는 컨트롤/상태 제어기(310)를 구비한다.이 때, 상기 NAND 플래시 컨트롤러(300)는 도 4a에 도시된 바와 같이 상기 NAND 플래시 메모리(400)의 부트 블록을 순서적으로 엑세스하는 것이 가능하며, 도 4b에 도시된 바와 같이 상기 NAND 플래시 메모리(400)의 부트 블록을 랜덤(Random)하게 엑세스하는 것이 가능하다.
또한, 상기 NAND 플래시 메모리(400)는 부트 로더 코드를 다수개의 부트 블록에 각각 저장하는 역할을 한다.그리고, 도 4a에 도시된 바와 같이 상기 NAND 플래시 메모리(400)의 부트 블록은 0번 블록부터 순차적으로 부트 블록을 설정하거나, 도 4c에 도시된 바와 같이 마지막 블록을 부트 블록으로 설정할 수 있다. 이 때, 상기 NAND 플래시 메모리(400)는 롬(ROM), 이피롬(EPROM), 및 NOR 플래시 메모리 등과 대체가 가능하다.
그러면, 상기와 같은 구성을 가지는 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 방법에 대해 도 3 내지 도 4c를 참조하여 설명하기로 한다.
먼저, 전원이 켜지거나 시스템이 다시 시작되면, 상기 NAND 플래시 컨트롤러(300)는 상기 NAND 플래시 메모리(400)의 0번 부트 블록(①)에 저장중인 부트 로더 코드를 내부 램(200)에 복사한다(S1).이 때, 상기 NAND 플래시 컨트롤러(300)는 순서적 또는 랜덤(Random)한 방식으로 다수개의 부트 블록을 엑세스가 가능하다.
이어서, 상기 NAND 플래시 컨트롤러(300)는 ECC(320)(Error Checking and Correction)를 통해 엑세스하는 상기 NAND 플래시 메모리(400)의 부트 블록이 무효 블록인지의 여부를 판단한다(S2).
이 때, 상기 제 2 단계(S2)에서 엑세스하는 부트 블록이 정상이면(YES), 상기 NAND 플래시 컨트롤러(300)는 CPU 코어 레지스터의 리셋을 풀어 상기 CPU 코어(100)를 통해 시스템의 부팅을 가능하게 한다(S3).
반면에, 상기 제 2 단계(S2)에서 엑세스한 부트 블록이 무효이면(NO), 상기 NAND 플래시 컨트롤러(300)는 다음 부트 블록에 저장중인 부트 로더 코드를 상기 내부 램(200)에 저장한 후 상기 제 2 단계(S2)로 진행한다(S4).
상기 제 2 단계(S2)에서 엑세스한 부트 블록이 무효이면(NO), 상기 NAND 플 래시 컨트롤러(300)는 도 4a에 도시한 바와 같이 상기 NAND 플래시 메모리(400)의 부트 블록②을 다음 블록으로 지정하여 순차적인 엑세스를 수행할 수 있으며,
도 4b에 도시한 바와 같이 부트 블록②이 아닌 부트 블록④을 랜덤하게 엑세스 할 수 있다.
이상에서 본 발명은 기재된 구체 예에 대해서만 상세히 설명하였지만 본 발명의 기술 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
상술한 바와 같이 본 발명에 의한 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 장치 및 방법에 의하면, 다중 부트 코드를 가짐으로써 0번 블록이 무효(Invalid)인 경우에도 시스템을 정상적으로 구동할 수 있도록 해주는 뛰어난 효과가 있다.
그 뿐만 아니라, NAND 플래시 메모리의 불량 또는 사용자의 잘못된 사용으로 인한 오류에도 시스템의 구동을 보장함에 따라 생산성의 향상 및 제품의 신뢰성을 향상시킬 수 있는 뛰어난 효과가 있다.

Claims (5)

  1. 부트 메모리, 내부 램을 구비하고 CPU 코어를 통해 시스템을 부팅하기 위한 장치에 있어서,
    부트 로더 코드를 적어도 하나 이상의 부트 블록에 각각 저장하는 부트 메모리; 및
    엑세스하는 상기 부트 메모리의 부트 블록을 검사하여 비정상일 경우 다음 부트 블록을 검사하고, 정상일 경우 부트 블록에 저장된 부트 로더 코드를 상기 내부 램에 저장하는 컨트롤러를 포함하는 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 장치.
  2. 제 1항에 있어서,
    상기 부트 메모리는, 플래시 메모리, EEPROM 중 적어도 어느 하나로 구성되는 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 장치.
  3. 제 1항에 있어서,
    상기 컨트롤러는, 엑세스하는 상기 부트 메모리의 부트 블록이 무효인지의 여부를 판단하여 상태 플래그 레지스터를 변경하는 ECC; 및
    상기 NAND 플래시 메모리의 부트 블록에 저장된 부트 로더 코드를 상기 내부 램에 복사하는 한편, 상기 상태 플래그 레지스터를 확인하여 부트 블록의 상태를 체크한 후 정상이면 CPU 코어 레지스터를 리셋하는 컨트롤/상태 제어기로 구성된 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 장치.
  4. 부트 메모리, 내부 램을 구비하고 CPU 코어를 통해 시스템을 부팅하기 위한 방법에 있어서,
    부트 메모리의 적어도 하나 이상의 부트 블록에 부트 로더 코드를 각각 저장하는 단계; 및
    상기 부트 메모리의 부트 로더 코드를 상기 내부 램에 복사한 후 부트 블록의 오류 여부를 판단하여 정상이면 CPU 코어 레지스터를 리셋하는 한편, 무효이면 다음 부트 블록을 검사하는 단계로 이루어진 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 방법.
  5. 제 3항에 있어서,
    상기 검사하는 단계는, 부트 블록을 순차적 또는 랜덤하게 접근하는 다중 부트 로더 코드를 갖는 NAND 플래시 메모리를 이용한 부트 처리 방법.
KR1020040062961A 2004-08-10 2004-08-10 다중 부트 로더 코드를 갖는 ｎａｎｄ 플래시 메모리를이용한 부트 처리 장치 및 방법 KR20060014320A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040062961A KR20060014320A (ko) 2004-08-10 2004-08-10 다중 부트 로더 코드를 갖는 ｎａｎｄ 플래시 메모리를이용한 부트 처리 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040062961A KR20060014320A (ko) 2004-08-10 2004-08-10 다중 부트 로더 코드를 갖는 ｎａｎｄ 플래시 메모리를이용한 부트 처리 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20060014320A true KR20060014320A (ko) 2006-02-15

Family

ID=37123370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040062961A KR20060014320A (ko) 2004-08-10 2004-08-10 다중 부트 로더 코드를 갖는 ｎａｎｄ 플래시 메모리를이용한 부트 처리 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20060014320A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736093B1 (ko) * 2006-01-16 2007-07-06 삼성전자주식회사 Ｎａｎｄ 플래시 제어 장치 및 방법
KR100833627B1 (ko) * 2007-02-08 2008-05-30 삼성전자주식회사 리페어가 가능한 반도체 메모리 장치 및 그 방법
US20140173187A1 (en) * 2012-12-19 2014-06-19 Qualcomm Incorporated Virtual boundary codes in a data image of a read-write memory device
US9442840B2 (en) 2012-12-19 2016-09-13 Qualcomm Incorporated Virtual boundary codes in a data image of a read-write memory device
KR20170036421A (ko) 2015-09-24 2017-04-03 한화테크윈 주식회사 부트 프로그램을 실행 및 갱신하는 방법
WO2024186049A1 (ko) * 2023-03-03 2024-09-12 삼성전자 주식회사 전자 장치 및 전자 장치에서 비정상 동작 중 데이터 획득 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736093B1 (ko) * 2006-01-16 2007-07-06 삼성전자주식회사 Ｎａｎｄ 플래시 제어 장치 및 방법
KR100833627B1 (ko) * 2007-02-08 2008-05-30 삼성전자주식회사 리페어가 가능한 반도체 메모리 장치 및 그 방법
US20140173187A1 (en) * 2012-12-19 2014-06-19 Qualcomm Incorporated Virtual boundary codes in a data image of a read-write memory device
US9442840B2 (en) 2012-12-19 2016-09-13 Qualcomm Incorporated Virtual boundary codes in a data image of a read-write memory device
KR20170036421A (ko) 2015-09-24 2017-04-03 한화테크윈 주식회사 부트 프로그램을 실행 및 갱신하는 방법
WO2024186049A1 (ko) * 2023-03-03 2024-09-12 삼성전자 주식회사 전자 장치 및 전자 장치에서 비정상 동작 중 데이터 획득 방법

Similar Documents

Publication Publication Date Title
KR101343714B1 (ko) 공유된 비휘발성 메모리 아키텍쳐
US7908466B2 (en) Method and apparatus for booting a microprocessor system using boot code stored on a serial flash memory array having a random-access interface
TWI514408B (zh) 於裝置開機期間處置來自非揮發性記憶體之錯誤
US8185728B2 (en) System boot using NAND flash memory and method thereof
JP4373943B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
CN102135927B (zh) 一种基于nand flash的系统引导方法和装置
US20060245274A1 (en) Apparatus and method for controlling NAND flash memory
US20100125752A1 (en) System for auto-operating backup firmware and method thereof
US11455401B2 (en) Data-processing device and data-protection method thereof
US9336082B2 (en) Validating persistent memory content for processor main memory
WO2005094281A2 (en) Device-level address translation within a programmable non-volatile memory device
JP2004258946A (ja) メモリカード
US20090070523A1 (en) Flash memory device storing data with multi-bit and single-bit forms and programming method thereof
JPH07271711A (ja) コンピュータシステム
KR100833627B1 (ko) 리페어가 가능한 반도체 메모리 장치 및 그 방법
US6543008B1 (en) Computer system and program rewriting method
KR20060014320A (ko) 다중 부트 로더 코드를 갖는 ｎａｎｄ 플래시 메모리를이용한 부트 처리 장치 및 방법
JP2001075941A (ja) フラッシュメモリ内蔵マイクロコンピュータおよびその動作方法
CN116185299A (zh) 闪存控制器及相关装置和方法
US20240176887A1 (en) Method for Running Startup Program of Electronic Device, and Electronic Device
KR20110078171A (ko) 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법
US20020169923A1 (en) Microcomputer with reduced memory usage and associated method
KR100534613B1 (ko) 플래쉬 메모리를 이용한 시스템 부팅 장치 및 그 방법
KR101342074B1 (ko) 컴퓨터시스템 및 그 제어방법
JP2006178909A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination