KR101342074B1 - 컴퓨터시스템 및 그 제어방법 - Google Patents

컴퓨터시스템 및 그 제어방법 Download PDF

Info

Publication number
KR101342074B1
KR101342074B1 KR1020060103957A KR20060103957A KR101342074B1 KR 101342074 B1 KR101342074 B1 KR 101342074B1 KR 1020060103957 A KR1020060103957 A KR 1020060103957A KR 20060103957 A KR20060103957 A KR 20060103957A KR 101342074 B1 KR101342074 B1 KR 101342074B1
Authority
KR
South Korea
Prior art keywords
cell
storage unit
address
defective
data storage
Prior art date
Application number
KR1020060103957A
Other languages
English (en)
Other versions
KR20080037210A (ko
Inventor
한규인
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020060103957A priority Critical patent/KR101342074B1/ko
Priority to US11/758,245 priority patent/US7941705B2/en
Priority to CN2007101634610A priority patent/CN101169754B/zh
Publication of KR20080037210A publication Critical patent/KR20080037210A/ko
Priority to US13/093,106 priority patent/US8510605B2/en
Application granted granted Critical
Publication of KR101342074B1 publication Critical patent/KR101342074B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명에 따른 컴퓨터시스템은, 복수의 디바이스와; 데이터를 저장하는 복수의 셀을 구비하는 데이터저장부와; 셀검사기능의 수행조건에 해당되면, 상기 데이터저장부에 불량셀이 존재하는지 여부를 검사하고, 불량셀이 존재하는 경우, 상기 불량셀이 상기 복수의 디바이스 중 어느 하나에 의해 할당된 것으로 설정하는 제어부를 포함한다. 이에 의해, 소프트웨어적인 방법을 통해 불량셀이 발생한 영역을 사용하지 못하도록 하여, 불량셀이 발생한 메모리를 사용할 수 있다.

Description

컴퓨터시스템 및 그 제어방법{COMPUTER SYSTEM AND CONTROL METHOD THEREOF}
도 1은 본 실시예에 따른 컴퓨터시스템의 제어블록도이며,
도 2a는 본 실시예에 따른 데이터저장부의 주소별로 설정된 디바이스를 도시한 도면이며,
도 2b는 본 실시예에 따른 불량셀이 발생한 데이터저장부의 주소별로 설정된 디바이스를 도시한 도면이며,
도 3은 본 실시예에 따른 컴퓨터시스템의 제어과정을 나타낸 제어흐름도이며,
도 4는 본 실시예에 따른 컴퓨터시스템의 주소저장부에 저장된 불량셀주소를 업데이트 하는 과정을 나타낸 제어흐름도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 제어부 12 : 노스브리지
13 : 디스플레이모듈 14 : 데이터저장부
15 : 사우스브리지 16 : 바이오스롬
17 : I/O 컨트롤러 18 : 사용자선택부
19 : IDE 컨트롤러 20 : HDD
21 : 주소저장부
본 발명은 컴퓨터시스템 및 그 제어방법에 관한 것으로서, 보다 상세하게는 메모리의 불량셀을 검사하는 컴퓨터시스템 및 그 제어방법에 관한 것이다.
일반적으로, 메모리는 컴퓨터시스템에서 기억장치로 사용되며, 기본적으로 두 가지 형태를 갖는다. 하나는 랜덤 액세스 메모리(Random Access Memory, 이하 "RAM"이라 함)이고, 다른 하나는 판독전용 메모리(Read-Only Memory, 이하 "ROM"이라 함)이다. RAM은 일반적으로 프로세서에 의해 데이터를 판독(Read) 및 기록(Write)하는데 사용되며, 전원이 차단되면 저장된 데이터가 손실되는 전형적인 휘발성(Volatile) 메모리이다. 그리고, ROM은 일반적으로 기본 입출력 시스템(Basic Input/Output System, BIOS)과 같이 변경하지 않을 데이터를 저장하는데 이용된다. ROM은 전원이 차단되더라도 저장된 데이터가 손실되지 않는 전형적인 비휘발성(Non-volatile) 메모리이다.
최근, 메모리는 점점 고용량화가 되어 가고 있다. 그런데, 메모리에 수많은 셀 중 하나의 셀이라도 불량이 발생하면, 메모리를 사용할 수 없게 되고, 이는 시스템 전체에 영향을 주게 되어 시스템을 사용할 수 없게 될 수 있다.
이를 방지하기 위한 종래의 방법으로, 국내공개특허 제1999-032660호, "시스템메모리제어장치"에 개시하고 있는 종래기술은, 메모리의 주소를 재배치하는 회로를 이용하여 불량셀이 발생한 메모리를 사용할 수 있도록 하는 것을 제안하고 있 다.
구체적으로 살펴보면, 이 종래기술에서는 메모리를 검사하여 불량 발생 메모리 주소를 대체할 대체용 메모리 주소를 저장한다. 그리고, 중앙처리장치에서 접근하고자 하는 메모리의 주소가 불량 메모리 주소인지를 확인한다. 그리고, 불량 메모리 주소이면, 불량 메모리 주소가 가리키고 있는 메모리 셀이 대체용 메모리 주소가 가리키고 있는 메모리 셀을 가리키도록 메모리 주소를 재배치하는 회로로 구성되어 있다. 이를 통해, 불량셀이 발생한 메모리를 사용할 수 있도록 하였다.
그러나, 이러한 종래기술은 중앙처리장치에서 메모리에 접근할 때 마다, 접근하려는 메모리의 주소가 불량 발생 메모리 주소인지 확인해야 한다. 그리고, 메모리 주소를 대체용 메모리 주소로 재배치해야 하므로, 메모리에 접근하기까지의 시간이 많이 걸리게 된다. 이는, 시스템의 성능 저하를 가져오게 되며, 고용량의 메모리에서는 비효율적으로 동작하게 된다는 단점이 있다.
또한, 메모리 주소를 재배치하기 위한 회로를 별도로 마련해야 하며, 불량 메모리 셀이 발생하지 않는 경우에는 이 회로가 동작하지 않기 때문에 시스템의 전원만 소비하게 된다는 단점이 있다.
따라서, 본 발명의 목적은, 소프트웨어적인 방법을 통해 불량셀이 발생한 영역에 소정의 디바이스가 사용하는 것으로 설정하여 접근을 방지함으로써, 불량셀이 발생한 메모리를 사용할 수 있도록 하는 컴퓨터시스템 및 그 제어방법을 제공하는 것이다.
또한, 별도의 회로 없이 불량셀이 발생한 메모리를 사용할 수 있으므로, 비용이 절감되고, 메모리의 사용기간을 증대시킬 수 있도록 하는 컴퓨터시스템 및 그 제어방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 복수의 디바이스를 갖는 컴퓨터시스템에 있어서, 데이터를 저장하는 복수의 셀을 구비하는 데이터저장부와; 셀검사기능의 수행조건에 해당되면, 상기 데이터저장부에 불량셀이 존재하는지 여부를 검사하고, 불량셀이 존재하는 경우, 상기 불량셀이 상기 복수의 디바이스 중 어느 하나에 의해 할당된 것으로 설정하는 제어부를 포함하는 것을 특징으로 하는 컴퓨터시스템에 의해 달성된다.
여기서, 상기 제어부는 POST 수행 시 상기 셀검사기능을 수행하는 것이 바람직하다.
그리고, 상기 셀검사기능의 실행여부를 선택하는 사용자선택부를 더 포함하고; 상기 제어부는 상기 사용자선택부로부터 상기 셀검사기능의 실행이 선택되면, 상기 셀검사기능을 수행할 수 있다.
또한, 상기 데이터저장부의 불량셀주소를 저장하는 주소저장부를 더 포함하고; 상기 제어부는 상기 데이터저장부에 불량셀이 존재하는 경우, 상기 불량셀에 대응하는 불량셀주소를 상기 주소저장부에 저장하는 것이 바람직하다.
그리고, 상기 제어부는 상기 셀검사기능을 실행한 결과 상기 데이터저장부의 불량셀주소와 상기 주소저장부에 기저장된 불량셀주소의 동일여부에 따라 상기 주 소저장부에 저장된 불량셀주소를 업데이트 할 수 있다.
여기서, 상기 업데이트는 변경 및 삭제를 포함할 수 있다.
한편, 상기 목적은, 본 발명에 따라, 복수의 디바이스와, 데이터를 저장하는 데이터저장부를 갖는 컴퓨터시스템의 제어방법에 있어서, 셀검사기능의 수행조건에 해당되면, 상기 데이터저장부에 불량셀이 존재하는지 여부를 검사하는 단계와; 상기 데이터저장부에 불량셀이 존재하는 경우, 상기 불량셀이 상기 복수의 디바이스 중 어느 하나에 할당된 것으로 설정하는 단계를 포함하는 것을 특징으로 하는 컴퓨터시스템의 제어방법에 의해 달성될 수 있다.
여기서, 상기 셀검사기능은 POST 수행 시 실행하는 것이 바람직하다.
그리고, 상기 셀검사기능은, 사용자로부터 상기 셀검사기능의 실행이 선택되면 할 수 있다.
또한, 상기 데이터저장부에 불량셀이 존재하는 경우, 상기 불량셀에 대응하는 불량셀주소를 저장하는 단계를 더 포함하는 것이 바람직하다.
뿐만 아니라, 상기 셀검사기능을 실행한 결과 상기 데이터저장부의 불량셀주소와 상기 주소저장부에 기저장된 불량셀주소의 동일여부에 따라 상기 주소저장부에 저장된 불량셀주소를 업데이트 할 수 있다.
여기서, 상기 업데이트는 변경 및 삭제를 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 실시예에 따른 컴퓨터시스템의 제어블록도이다. 도 1에 도시된 바와 같이, 본 실시예에 따른 컴퓨터시스템은 제어부(11)와, 노스브리지(12)와, 디스 플레이모듈(13)과, 데이터저장부(14)와, 사우스브리지(15)와, 바이오스롬(16)과, I/O 컨트롤러(17)와, 사용자선택부(18)와, IDE 컨트롤러(19)와, HDD(20)와, 주소저장부(21)를 포함한다.
노스브리지(12)는 제어부(11), 데이터저장부(14) 및 디스플레이모듈(13) 간에 이동하는 데이터를 관리하는 칩셋으로, 비디오 프로세싱 유닛(미도시)의 기능을 포함하는 그래픽 메모리 컨트롤 허브이다. 만약, 노스브리지(12)가 인텔(Intel)계열인 경우, 메모리 컨트롤 허브(MCH)의 기능을 포함할 수도 있다.
본 실시예에 따른 데이터저장부(14)는 제어부(11)에 의해 데이터를 읽기(Read) 및 쓰기(Write)를 하는데 사용되며, 전원이 차단되는 경우 저장된 데이터가 손실되는 휘발성(Volatile) 메모리이다. 본 발명에 따른 데이터저장부(14)는 RAM(Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM), DDR SDRAM(Double Data Rate SDRAM) 등으로 구현될 수 있다.
디스플레이모듈(13)은 외부 또는 내부의 영상신호를 처리하기 위한 영상처리 프로세서이다. 디스플레이모듈(13)은, 영상신호를 처리하는 영상처리부(미도시)와, 처리된 영상이 표시되는 디스플레이부(미도시)를 포함한다.
사우스브리지(15)는 I/O 컨트롤러(17), IDE 컨트롤러(19) 및 바이오스롬(16) 간에 이동하는 데이터를 관리하는 칩셋으로, 입/출력 컨트롤 허브를 포함한다.
사용자선택부(18)는 데이터저장부(14)에 불량셀이 존재하는지를 검사하는 셀검사기능의 실행여부를 선택하기 위한 키 등을 구비하는 것으로, 키보드, 마우스 등으로 구현될 수 있다.
주소저장부(21)는 데이터저장부(14)의 불량셀주소를 저장하는 것으로, 비휘발성 메모리로 구현될 수 있다. 여기서, 비휘발성메모리는 CMOS, 하드디스크 등을 포함한다.
바이오스롬(16)에는 바이오스(BIOS)가 저장되어 있다. 바이오스는 스타트업(start-up) 루틴과 서비스 처리 루틴을 가지며, 하드웨어 인터럽트를 처리하는 기능을 갖는다.
스타트 업 루틴은 시스템 장치를 제어하고 테스트하는 내장소프트웨어로서 컴퓨터에 전원이 공급되면 시스템장치들이 올바르게 작동하고 있는지를 확인하기 위해 POST(Power On Self Test)라 불리는 과정을 수행한다.
제어부(11)는 데이터저장부(14)에 불량셀이 있는지 검사하고, 검사된 불량셀이 소정의 디바이스에 할당된 것으로 설정한다.
구체적으로, 제어부(11)는 시스템 리세트(System Reset)를 관리하는 칩(미도시)으로부터 신호가 발생하면 부팅되며, POST 과정을 수행한다. 여기서, POST 과정에 이상이 없다면, POST 과정을 마친 후 제어부(11)는 O/S를 메모리로 로딩하고, 이 후 O/S에 의해 각종 하드웨어디바이스 드라이버가 인스톨되는 O/S(Window)부팅을 실행한다. O/S(Window)부팅이 종료되면, 컴퓨터시스템은 정상적으로 구동된다. 일반적으로, 제어부(11)는 빠른 처리를 위해 바이오스의 내용을 읽어 데이터저장부(14)에 저장시킨 후 이를 수행하게 된다.
POST 과정이 시작되면, 제어부(11)는 데이터저장부(14)에 불량셀이 존재하는지 여부를 검사하는 셀검사기능을 실행한다.
이때, 제어부(11)는 셀검사기능의 실행여부를 사용자가 선택할 수 있도록 할 수 있다. 즉, POST 과정이 시작되면, 셀검사기능을 실행할 것인지를 선택받기 위한 소정의 메시지를 표시하고, 사용자선택부(18)로부터 셀검사기능의 실행이 선택되면, 데이터저장부(14)의 불량셀이 존재하는지 여부를 확인한다.
그리고, 제어부(11)는 셀검사기능을 실행한 결과, 데이터저장부(14)에 불량셀이 존재하는 것으로 확인되면, 확인된 불량셀이 소정의 디바이스에 할당된 것으로 설정한다. 그리하여, 컴퓨터시스템의 부팅이 종료된 후에 데이터저장부(14)에 데이터를 쓰거나 읽을 때 불량셀에 접근할 수 없도록 한다.
예컨대, 도 2a에 도시된 바와 같이, 데이터저장부(14)의 각 영역을 사용하는 디바이스가 데이터저장부(14)에 주소별로 설정되어 있다고 하자. 이는, 컴퓨터시스템의 부팅 시, 제어부(11)가 POST 과정을 수행하여 설정한 것이다.
그런데, 다음 부팅 시, 셀검사기능을 실행한 결과, 데이터저장부(14)에 불량셀이 확인되었고, 확인된 불량셀의 주소가 000C0000 이라 하자. 제어부(11)는 시스템보드에 의해 할당되어 있었던 주소 000C0000을, 도 2b에 도시된 바와 같이, 가상디바이스A에 할당된 것으로 설정한다. 따라서, 시스템 부팅이 종료된 후에, 불량셀인 데이터저장부(14)의 주소 000C0000가 가상디바이스A에 할당되어 있으므로, 다른 디바이스가 주소 000C0000에 접근할 수 없게 된다.
또한, 제어부(11)는 셀검사기능을 실행한 결과, 확인된 데이터저장부(14)의 불량셀에 대응하는 불량셀주소를 주소저장부(21)에 저장하도록 할 수 있다. 전술한 바와 같이, 주소저장부(21)는 비휘발성 메모리로 구현되므로, 저장된 불량셀주소는 전원이 차단되더라도 불량셀주소가 계속 저장된다.
여기서, 제어부(11)는 사용자선택부(18)로부터 셀검사기능의 실행이 선택되지 않으면, 주소저장부(21)에 기저장된 불량셀주소가 있는지 여부를 확인한다. 그리고, 기저장된 불량셀주소에 대응하는 데이터저장부(14)의 불량셀이 소정의 디바이스에 할당된 것으로 설정하여, 셀검사기능이 선택되지 않은 경우에도 불량셀에 접근할 수 없도록 한다.
또한, 제어부(11)는 셀검사기능을 실행한 후, 주소저장부(21)에 기저장된 불량셀의 주소와 셀검사기능을 실행하여 확인된 불량셀의 주소가 동일한지 여부를 비교한다. 그리고, 주소저장부(21)에 저장된 불량셀의 주소를 셀검사기능으로 확인된 불량셀의 주소로 업데이트 한다.
이때, 셀검사기능을 실행한 결과, 데이터저장부(14)에 불량셀이 확인되지 않으면, 제어부(11)는 주소저장부(21)에 저장된 불량셀주소를 모두 삭제하여 정상적인 셀에는 접근이 가능하도록 한다.
이를 통해, 데이터저장부(14)의 불량셀을 소정의 디바이스에 할당된 것으로 설정하여 불량셀에 접근하지 못하도록 함으로써, 불량셀이 발생한 메모리를 사용할 수 있다. 또한, 별도의 회로 없이 불량셀이 발생한 메모리를 사용할 수 있으므로, 비용이 절감될 수 있다.
전술한 본 발명의 실시예에 따른 디스플레이장치의 제어방법을 도 3의 흐름도를 이용하여 설명한다.
도 3에 도시된 바와 같이, 제어부(11)는 셀검사기능의 수행조건에 해당되 면(S11), 데이터저장부(14)에 불량셀이 존재하는지 여부를 검사한다(S12).
전술한 바와 같이, 셀검사기능은 POST 과정이 수행되거나, 또는 사용자선택부(18)에 의해 선택되는 경우 실행될 수 있다. 또는, POST 과정의 수행의 시작 시, 소정의 메시지를 표시하여 사용자로부터 선택받아 하는 것이 가장 바람직하다.
그리고, 데이터저장부(14)의 불량셀에 소정의 디바이스가 할당된 것으로 설정한다(S13).
여기서, 제어부(11)는 단계 S12에서의 불량셀검사를 수행한 결과, 데이터저장부(14)의 불량셀에 대응하는 불량셀주소를 주소저장부(21)에 저장할 수 있다. 이하, 데이터저장부(14)에 불량셀주소를 저장하는 경우, 불량셀검사를 수행한 결과에 따라 불량셀주소를 업데이트하는 과정을 도 4를 이용하여 설명한다.
도 4에 도시된 바와 같이, 불량셀검사를 수행한 결과 데이터저장부(14)에 불량셀이 존재하는 경우(S21), 주소저장부(21)에 불량셀주소가 기저장되어 있는지 여부를 확인한다(S23).
단계 S23의 확인 결과, 주소저장부(21)에 기저장된 불량셀이 존재하는 경우, 검사결과에 따른 불량셀주소와 기저장된 불량셀주소의 일치여부에 따라 주소저장부(21)에 기저장되어 있던 불량셀주소를 업데이트 한다(S25).
단계 S23의 확인 결과, 주소저장부(21)에 기저장된 불량셀이 존재하지 않는 경우, 검사결과에 따른 불량셀주소를 주소저장부(21)에 저장한다(S26).
단계 S21에서, 불량셀검사를 수행한 결과 데이터저장부(14)에 불량셀이 존재하지 않는 경우, 주소저장부(21)에 불량셀주소가 기저장되어 있는지 여부를 확인한 다(S24).
단계 S27의 확인 결과, 기저장된 불량셀주소가 있는 경우, 기저장되어 있는 불량셀주소를 삭제한다(S27).
이를 통해, 불량셀이 발생한 영역을 소정의 디바이스가 사용하는 것으로 설정하여, 불량셀에 접근하지 않도록 함으로써, 불량셀이 발생한 메모리를 사용할 수 있다. 또한, 별도의 회로 없이 불량셀이 발생한 메모리를 사용할 수 있으므로, 비용 및 전원소모를 절감할 수 있다.
한편, 전술한 본 실시예에 따른 제어부(11)는 바이오스로 구현되는 것이 바람직하다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 소프트웨어적인 방법을 통해 불량셀이 발생한 영역을 사용하지 못하도록 하여, 불량셀이 발생한 메모리를 사용할 수 있도록 하는 컴퓨터시스템 및 그 제어방법을 제공된다.
또한, 별도의 회로 없이 불량셀이 발생한 메모리를 사용할 수 있으므로, 비용의 감소 및 메모리의 사용기간을 증대시킬 수 있는 컴퓨터시스템 및 그 제어방법이 제공된다.

Claims (12)

  1. 복수의 디바이스를 갖는 컴퓨터시스템에 있어서,
    데이터를 저장하는 복수의 셀을 구비하는 데이터저장부와;
    셀검사기능의 수행조건에 해당되면, 상기 데이터저장부에 불량셀이 존재하는지 여부를 검사하고, 불량셀이 존재하는 경우, 상기 불량셀이 상기 복수의 디바이스와는 다른 가상 디바이스에 할당된 것으로 설정하여, 상기 가상 디바이스와는 다른 상기 복수의 디바이스가 상기 불량셀에 접근하지 않고, 상기 불량셀이 발생한 메모리 중 정상적인 셀에 접근하도록 하여 상기 불량셀이 발생한 상기 메모리 중 상기 정상적인 셀을 사용할 수 있도록 하는 제어부를 포함하는 것을 특징으로 하는 컴퓨터시스템.
  2. 제1항에 있어서,
    상기 제어부는 시동자체시험(Power On Self Test, POST) 수행 시 상기 셀검사기능을 수행하는 것을 특징으로 하는 컴퓨터시스템.
  3. 제1항 또는 제2항에 있어서,
    상기 셀검사기능의 실행여부를 선택하는 사용자선택부를 더 포함하고;
    상기 제어부는 상기 사용자선택부로부터 상기 셀검사기능의 실행이 선택되면, 상기 셀검사기능을 수행하는 것을 특징으로 하는 컴퓨터시스템.
  4. 제1항에 있어서,
    상기 데이터저장부의 불량셀주소를 저장하는 주소저장부를 더 포함하고;
    상기 제어부는 상기 데이터저장부에 불량셀이 존재하는 경우, 상기 불량셀에 대응하는 불량셀주소를 상기 주소저장부에 저장하는 것을 특징으로 하는 컴퓨터시스템.
  5. 제4항에 있어서,
    상기 제어부는 상기 셀검사기능을 실행한 결과 상기 데이터저장부의 불량셀주소와 상기 주소저장부에 기저장된 불량셀주소의 동일여부에 따라 상기 주소저장부에 저장된 불량셀주소를 업데이트 하는 것을 특징으로 하는 컴퓨터시스템.
  6. 제5항에 있어서,
    상기 업데이트는 변경 및 삭제를 포함하는 것을 특징으로 하는 컴퓨터시스템.
  7. 복수의 디바이스와, 데이터를 저장하는 데이터저장부를 갖는 컴퓨터시스템의 제어방법에 있어서,
    셀검사기능의 수행조건에 해당되면, 상기 데이터저장부에 불량셀이 존재하는지 여부를 검사하는 단계와;
    상기 데이터저장부에 불량셀이 존재하는 경우, 상기 불량셀이 상기 복수의 디바이스와는 다른 가상 디바이스에 할당된 것으로 설정하는 단계; 및
    상기 가상 디바이스와는 다른 상기 복수의 디바이스가 상기 불량셀에 접근하지 않고, 상기 불량셀이 발생한 메모리 중 정상적인 셀에 접근하도록 하여 상기 불량셀이 발생한 상기 메모리 중 상기 정상적인 셀을 사용할 수 있도록 하는 단계를 포함하는 것을 특징으로 하는 컴퓨터시스템의 제어방법.
  8. 제7항에 있어서,
    상기 셀검사기능은, 시동자체시험(Power On Self Test, POST) 수행 시 실행하는 것을 특징으로 하는 컴퓨터시스템의 제어방법.
  9. 제7항 또는 제8항에 있어서,
    상기 셀검사기능은, 사용자로부터 상기 셀검사기능의 실행이 선택되면 하는 것을 특징으로 하는 컴퓨터시스템의 제어방법.
  10. 제7항에 있어서,
    상기 데이터저장부에 불량셀이 존재하는 경우, 상기 불량셀에 대응하는 불량셀주소를 저장하는 단계를 더 포함하는 것을 특징으로 하는 컴퓨터시스템의 제어방법.
  11. 제10항에 있어서,
    상기 셀검사기능을 실행한 결과 상기 데이터저장부의 불량셀주소와 기저장된 불량셀주소의 동일여부에 따라 상기 저장된 불량셀주소를 업데이트 하는 것을 특징으로 하는 컴퓨터시스템의 제어방법.
  12. 제11항에 있어서,
    상기 업데이트는 변경 및 삭제를 포함하는 것을 특징으로 하는 컴퓨터시스템의 제어방법.
KR1020060103957A 2006-10-25 2006-10-25 컴퓨터시스템 및 그 제어방법 KR101342074B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060103957A KR101342074B1 (ko) 2006-10-25 2006-10-25 컴퓨터시스템 및 그 제어방법
US11/758,245 US7941705B2 (en) 2006-10-25 2007-06-05 Computer system to use memory having defective memory cell and control method thereof
CN2007101634610A CN101169754B (zh) 2006-10-25 2007-10-25 计算机系统及其控制方法
US13/093,106 US8510605B2 (en) 2006-10-25 2011-04-25 Computer system inspecting defective cell and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060103957A KR101342074B1 (ko) 2006-10-25 2006-10-25 컴퓨터시스템 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20080037210A KR20080037210A (ko) 2008-04-30
KR101342074B1 true KR101342074B1 (ko) 2013-12-18

Family

ID=39331835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060103957A KR101342074B1 (ko) 2006-10-25 2006-10-25 컴퓨터시스템 및 그 제어방법

Country Status (3)

Country Link
US (2) US7941705B2 (ko)
KR (1) KR101342074B1 (ko)
CN (1) CN101169754B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009046518A1 (de) * 2009-11-09 2011-05-12 Robert Bosch Gmbh Speicheranordnung
KR102178833B1 (ko) 2013-12-12 2020-11-13 삼성전자주식회사 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051354A (en) * 1975-07-03 1977-09-27 Texas Instruments Incorporated Fault-tolerant cell addressable array
EP0392895B1 (en) * 1989-04-13 1995-12-13 Sundisk Corporation Flash EEprom system
JP3154892B2 (ja) 1994-05-10 2001-04-09 株式会社東芝 Ｉｃメモリカードおよびそのｉｃメモリカードの検査方法
KR960005625A (ko) 1994-07-27 1996-02-23 김광호 테스트타임이 단축되는 반도체메모리장치 및 이를 위한 컬럼선택트랜지스터 제어방법
JPH0863406A (ja) 1994-08-19 1996-03-08 Fuji Xerox Co Ltd メモリアクセス制御装置
US5838614A (en) * 1995-07-31 1998-11-17 Lexar Microsystems, Inc. Identification and verification of a sector within a block of mass storage flash memory
US5862314A (en) * 1996-11-01 1999-01-19 Micron Electronics, Inc. System and method for remapping defective memory locations
US5958068A (en) 1997-04-14 1999-09-28 International Business Machines Corporation Cache array defect functional bypassing using repair mask
JPH10302497A (ja) * 1997-04-28 1998-11-13 Fujitsu Ltd 不良アドレスの代替方法、半導体記憶装置、及び、半導体装置
KR19990032660A (ko) 1997-10-20 1999-05-15 김영환 시스템 메모리 제어장치
US6332183B1 (en) * 1998-03-05 2001-12-18 Micron Technology, Inc. Method for recovery of useful areas of partially defective synchronous memory components
KR20000065408A (ko) 1999-04-02 2000-11-15 유춘열 메모리 주소 전환 수단
KR100677064B1 (ko) * 1999-04-21 2007-02-01 삼성전자주식회사 끊어짐없이 데이터를 저장하는 광 기록 매체와 그 결함 영역 처리 방법
JP2001358296A (ja) * 2000-06-14 2001-12-26 Mitsubishi Electric Corp 半導体集積回路装置
US6421283B1 (en) * 2000-09-27 2002-07-16 Conexant Systems, Inc. Trap and patch system for virtual replacement of defective volatile memory cells
DE10134654A1 (de) * 2001-07-20 2003-02-13 Infineon Technologies Ag Verfahren zur Fehleranalyse von Speichermodulen
DE10146931B4 (de) * 2001-09-24 2007-12-06 Qimonda Ag Verfahren und Anordnung zum Ersetzen fehlerhafter Speicherzellen in Datenverarbeitungsvorrichtungen
US7281114B2 (en) * 2003-12-26 2007-10-09 Tdk Corporation Memory controller, flash memory system, and method of controlling operation for data exchange between host system and flash memory
KR100608592B1 (ko) * 2004-01-27 2006-08-03 삼성전자주식회사 플래시 메모리의 데이터 관리 장치 및 방법
KR100622349B1 (ko) * 2004-08-04 2006-09-14 삼성전자주식회사 불량 블록 관리 기능을 가지는 플레시 메모리 장치 및플레시 메모리 장치의 불량 블록 관리 방법.

Also Published As

Publication number Publication date
US7941705B2 (en) 2011-05-10
KR20080037210A (ko) 2008-04-30
US20110219269A1 (en) 2011-09-08
US8510605B2 (en) 2013-08-13
US20080104450A1 (en) 2008-05-01
CN101169754A (zh) 2008-04-30
CN101169754B (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
JP5608139B2 (ja) 不揮発性メモリからの装置ブートアップ中のエラーの取り扱い
US7908469B2 (en) Method for executing power on self test on a computer system and updating SMBIOS information partially
US6073206A (en) Method for flashing ESCD and variables into a ROM
US20120011393A1 (en) Bios recovery
KR20060015329A (ko) 비휘발성 메모리로부터의 부팅
US9336082B2 (en) Validating persistent memory content for processor main memory
JP2007122627A (ja) 情報処理装置及びメモリ初期化方法
US8281119B1 (en) Separate normal firmware and developer firmware
JP2006243780A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
TWI534707B (zh) 電腦系統及其開關機方法
US8065497B2 (en) Data management method, and storage apparatus and controller thereof
CN111796882A (zh) 电子设备系统处理方法、装置及电子设备
JP4409681B2 (ja) 情報処理装置及び情報処理装置のメモリ制御方法
KR101342074B1 (ko) 컴퓨터시스템 및 그 제어방법
TWI743480B (zh) 電腦系統與其開機方法
KR101582919B1 (ko) 전자장치 및 그 부팅방법
JP4735765B2 (ja) Ｌｉｎｕｘプログラム起動システム
JP2004013477A (ja) ブートプログラム選択及び更新方法並びにこれを用いたフラッシュメモリ
US20040255075A1 (en) Apparatus and method for flash ROM management
KR20060014320A (ko) 다중 부트 로더 코드를 갖는 ｎａｎｄ 플래시 메모리를이용한 부트 처리 장치 및 방법
TWI511148B (zh) 電腦系統及控制方法
JP2006178909A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
KR101236981B1 (ko) 히든 영역을 이용한 하이버네이션 부팅 시스템
JP2008171246A (ja) フラッシュメモリドライブ装置、その制御方法及びそのプログラム
US20170249083A1 (en) Electronic apparatus and control method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee