JP4535316B2 - 端末フェールセーフシステム、端末フェールセーフ方法および端末フェールセーフプログラム - Google Patents
端末フェールセーフシステム、端末フェールセーフ方法および端末フェールセーフプログラム Download PDFInfo
- Publication number
- JP4535316B2 JP4535316B2 JP2004092824A JP2004092824A JP4535316B2 JP 4535316 B2 JP4535316 B2 JP 4535316B2 JP 2004092824 A JP2004092824 A JP 2004092824A JP 2004092824 A JP2004092824 A JP 2004092824A JP 4535316 B2 JP4535316 B2 JP 4535316B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- exception
- terminal
- reset
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Retry When Errors Occur (AREA)
Description
図1において、システムLSI1は、CPU11がプログラムに従い各種処理を実行するものであって、ここでは、CPU11,CPUリセット制御回路12、MMU13,WDタイマ14、ソフトRST回路15、ブートROM17、キャッシュメモリ19、内蔵RAM20、制御レジスタ群21などから構成されるものである。
WDタイマ14は、ソフトウェアから所定時間毎のリセットがされなく、ソフトウェアが動作しなくなって所定時間経過したときに例外((2)WDTリセット)の信号をCPUリセット制御回路12に出力するものである。
内蔵RAM20は、データやプログラムを格納したり、読み出したりなどするメモリである。
不揮発ROM6は、読み出し専用のROMであって、ここでは、CPU11が外部バスを経由して当該不揮発ROM6内のプログラムを読み込んで実行しバス不定区間ソフトウェアリセット処理7、CPU基本設定再設定処理8として動作するものである。
各種デバイス10は、各種の入出力などのデバイスである。
図2は、本発明のシステム立ち上げ時のタイムチャートを示す。ここでは、横軸(横側)は時間tを表し、縦軸は(a)ソフトウェア処理、(b)アドレスバスがアクセスするメモリ(FlASH ROM,BOOT ROMなど)を表し、(c)データバスはアクセスするデータの様子を示し、(d)CPUリセットはCPU11がリセットされる様子を示す。
・通常処理
・(1)CPU基本設定再設定処理(図3参照)
・(2)CPU例外処理(図3、図4参照)
・(3)BOOT処理(図4参照)
・(4)バス不定区間ソフトウェアリセット処理(図4)
・(3)BOOT処理(図4参照)
・(4)バス不定区間ソフトウェアリセット処理(図4)
・通常処理
のように遷移する。これに対応して、(b)アドレスバスが図示のようにFlash ROM(図1の不揮発ROM6),BOOT ROM(ブートROM17)から読み出したプログラムに従い、(1)から(4)、更に、通常処理を順次実行する。
図3は、本発明の例外処理のフェールセーフ概要説明図を示す。
・アボート例外:データアクセスが許可されていない空間にアクセスした時に発生する例外。
などがある。
S32は、スタックポインタの設定を行う。これらS31、S32は、異常発生(例外発生)し、ブート処理の前にクロックサイクル、チップセレクト領域の設定、更に、スタックポインタの設定を行い、たとえ異常が連続発生しても、常にBOOT処理の前でクロックサイクル、チップセレクト、スタックポインタの設定を行い、例外が連続発生してスタックが積み重なり、スタック領域をオーバーして不揮発ユーザデータを破壊して暴走する事態を防止することが可能となる(図6とその説明参照)。
S7は、リスタートする。これにより、CPU11はブート処理などを開始する。
・ソフトウェアが不揮発RAM4の使用時には、ソフトRST制御レジスタ15にON(例えば1)を書き込むと、OR回路24がアドレスでコーダ23からのCS信号をそのままスルーで通過させて不揮発RAM4に入力してアクセスできるが、
・ソフトウェアが不揮発RAM4の不使用時には、ソフトRST制御レジスタ15にOFF(例えば0)を書き込むと、OR回路24がアドレスでコーダ23からのCS信号を抑止し、不揮発RAM4に伝達できず、アクセス不可となり、データ破壊を防止できる。
図6において、S31は、静電気などによりCPUがリセットされ、クロックサイクル/チップセレクト領域が初期状態に戻る、スタックポインタのずれなどが発生する。
S35は、スタック復旧する。これにより、S33で退避した元の状態に、CPU11の状態が戻ることとなる。しかし、S36で2バイトずれたアドレスに戻り、アドレスとして復旧させるため、また例外が発生する(その他の退避データはスタックに積み上げられる)。これにより、S37に記載するように、例外が連続して発生するためスタックが積み重なり、スタック領域をオーバーして不揮発ユーザデータを破棄する。例えばS38に記載したように、スタック領域をオーバーし、連続して例外が発生したことでスタックが積み重なり、不揮発ユーザーデータ領域に積み上げてしまいデータ破壊が発生する。
CPUで制御を行う端末の暴走を防止する端末フェールセーフシステムにおいて、
前記端末で予期せぬ障害が発生して検出された例外の通知を受けるCPUと、
前記CPUが前記通知に従い該当ROMから例外処理を行うプログラムを読み込んだときに当該プログラムの先頭あるいは先頭の近傍でCPU基本設定の設定を行い、当該例外処理が繰り返されたときに常にCPU基本設定を繰り返して暴走を防止する手段とを備え、
当例外処理を行った後にCPUのスタック退避、エラーログ取得、スタック復旧、リスタートすることを特徴とする端末フェールセーフシステム。
前記CPU基本設定を行う際に、外部メモリへのアクセスを最小限にしたことを特徴とする付記1記載の端末フェールセーフシステム。
CPUで制御を行う端末の暴走を防止する端末フェールセーフシステムにおいて、
前記端末で予期せぬ障害が発生して検出された例外の通知を受けるCPUと、
前記CPUが前記通知に従いROMから読み取ったプログラムに従いハードウェアから例外通知と判明したときにソフトウェアリセットすると共に併せて当該ハードウェアからの例外通知および他の例外通知のときのいずれでもソフトウェアリセットする手段と
を備え、
ハードウェアからの例外通知およびソフトウェアからの例外通知されたときの両方でソフトウェアリセットして暴走を防止することを特徴とする端末フェールセーフシステム。
前記CPUの外部バスに接続されたメモリについて、ソフトウェアから当該メモリをアクセスするときにメモリのアクセスを可にし、アクセスしないときにアクセス不可にする回路を設けたことを特徴とする付記1から付記3のいずれかに記載の端末フェールセーフシステム。
CPUで制御を行う端末の暴走を防止する端末フェールセーフ方法において、
前記端末で予期せぬ障害が発生して検出された例外をCPUに通知するステップと、
前記CPUが前記通知に従い該当ROMから例外処理を行うプログラムを読み込んだときに当該プログラムの先頭あるいは先頭の近傍でCPU基本設定の設定を行い、当該例外処理が繰り返されたときに常にCPU基本設定を繰り返して暴走を防止するステップとを有し、
当例外処理を行った後にCPUのスタック退避、エラーログ取得、スタック復旧、リスタートすることを特徴とする端末フェールセーフ方法。
CPUで制御を行う端末の暴走を防止する端末フェールセーフ方法において、
前記端末で予期せぬ障害が発生して検出された例外をCPUに通知するステップと、
前記CPUが前記通知に従いROMから読み取ったプログラムに従いハードウェアから例外通知と判明したときにソフトウェアリセットすると共に併せて当該ハードウェアからの例外通知および他の例外通知のときのいずれでもソフトウェアリセットするステップと
を有し、
ハードウェアからの例外通知およびソフトウェアからの例外通知されたときの両方でソフトウェアリセットして暴走を防止することを特徴とする端末フェールセーフ方法。
端末で予期せぬ障害が発生して検出された例外の通知をCPUに通知する手段と、
前記CPUが前記通知に従い該当ROMから例外処理を行うプログラムを読み込んだときに当該プログラムの先頭あるいは先頭の近傍でCPU基本設定の設定を行い、当該例外処理が繰り返されたときに常にCPU基本設定を繰り返して暴走を防止する手段と
して機能させ、例外処理を行った後にCPUのスタック退避、エラーログ取得、スタック復旧、リスタートさせるための端末フェールセーフプログラム。
11:CPU
12:CPUリセット制御回路
13:MMU
14:WDタイマ
15:ソフトRST回路
16:制御レジスタ
17:ブートROM
18:ブート処理
19:キャッシュメモリ
20:内蔵RAM
21:制御レジスタ群
22:WDGフラグ
3:電源RSTデバイス
4:不揮発RAM(バックアップ電池つき)
5:揮発RAM
6:不揮発ROM(FLASH ROM)
7:バス不定区間ソフトウェアリセット処理
8:CPU基本設定再設定処理
9:LCD
10:各種デバイス
31:外部バス
24:OR回路
Claims (4)
- CPUで制御を行う端末の暴走を防止する端末フェールセーフシステムにおいて、
前記端末で予期せぬ障害が発生して検出された例外の通知を受けるCPUと、
前記CPUが前記通知に従い、例外処理を行うプログラムの読み込みに基づく、当該例外処理を行うことに先立って、CPU基本設定の設定を行う手段と、を備え、
当該例外処理を行った後にCPUのスタック退避、エラーログ取得、スタック復旧、リスタートの順番で実行することを特徴とする端末フェールセーフシステム。 - 前記CPU基本設定は、CPUのクロックサイクルとチップセレクト領域およびスタックポインタの設定であることを特徴とする請求項1に記載の端末フェールセーフシステム。
- CPUで制御を行う端末の暴走を防止する端末フェールセーフ方法において、
前記端末で予期せぬ障害が発生して検出された例外をCPUに通知するステップと、
前記CPUが前記通知に従い、例外処理を行うプログラムの読み込みに基づく、当該例外処理を行うことに先立って、CPU基本設定の設定を行うステップと、を有し、
当該例外処理を行った後にCPUのスタック退避、エラーログ取得、スタック復旧、リスタートの順番で実行することを特徴とする端末フェールセーフ方法。 - コンピュータに、
端末で予期せぬ障害が発生して検出された例外をCPUに通知する手段と、
前記CPUが前記通知に従い、例外処理を行うプログラムの読み込みに基づく、当該例外処理を行うことに先立って、CPU基本設定の設定を行う手段と、を備え、
当該例外処理を行った後にCPUのスタック退避、エラーログ取得、スタック復旧、リスタートの順番で機能させるための端末フェールセーフプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092824A JP4535316B2 (ja) | 2004-03-26 | 2004-03-26 | 端末フェールセーフシステム、端末フェールセーフ方法および端末フェールセーフプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092824A JP4535316B2 (ja) | 2004-03-26 | 2004-03-26 | 端末フェールセーフシステム、端末フェールセーフ方法および端末フェールセーフプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005284329A JP2005284329A (ja) | 2005-10-13 |
JP4535316B2 true JP4535316B2 (ja) | 2010-09-01 |
Family
ID=35182693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004092824A Expired - Fee Related JP4535316B2 (ja) | 2004-03-26 | 2004-03-26 | 端末フェールセーフシステム、端末フェールセーフ方法および端末フェールセーフプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4535316B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007110955A1 (ja) * | 2006-03-29 | 2007-10-04 | Fujitsu Limited | 携帯端末装置、状態監視方法および状態監視プログラム |
JP2009230511A (ja) * | 2008-03-24 | 2009-10-08 | Juki Corp | ミシンの制御装置 |
JP5940280B2 (ja) * | 2011-10-28 | 2016-06-29 | 株式会社三共 | 遊技機 |
JP6129380B2 (ja) * | 2016-05-17 | 2017-05-17 | 株式会社三共 | 遊技機 |
US10585755B2 (en) | 2016-11-29 | 2020-03-10 | Ricoh Company, Ltd. | Electronic apparatus and method for restarting a central processing unit (CPU) in response to detecting an abnormality |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3357514B2 (ja) * | 1995-09-20 | 2002-12-16 | シャープ株式会社 | 暴走検出復帰方式 |
-
2004
- 2004-03-26 JP JP2004092824A patent/JP4535316B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005284329A (ja) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5418597B2 (ja) | リセット方法及び監視装置 | |
JP5575338B2 (ja) | 情報処理装置、情報処理方法、およびコンピュータプログラム | |
US6012154A (en) | Method and apparatus for detecting and recovering from computer system malfunction | |
CN107003864B (zh) | 恢复片上系统设备 | |
US20060107031A1 (en) | Portable terminal | |
TWI357574B (en) | Method and device to prevent the bios boot failure | |
CN100375049C (zh) | 一种基本输入输出系统芯片的恢复方法 | |
TW200847021A (en) | Automatic backup, restore and update BIOS computer system | |
US20160041860A1 (en) | Microcomputer and microcomputer system | |
JP4535316B2 (ja) | 端末フェールセーフシステム、端末フェールセーフ方法および端末フェールセーフプログラム | |
JP2008033890A (ja) | マイクロコンピュータシステム | |
WO2000054133A1 (fr) | Dispositif de traitement de donnees, procede de sauvegarde/chargement de donnees et support de memorisation de donnees | |
JP5561791B2 (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム | |
JP4635993B2 (ja) | 起動診断方式、起動診断方法およびプログラム | |
US10592329B2 (en) | Method and electronic device for continuing executing procedure being aborted from physical address where error occurs | |
JP2000099372A (ja) | コンピュータシステム | |
JP2000235483A (ja) | 情報処理装置 | |
JP2003150449A (ja) | 携帯電話装置 | |
JP7166231B2 (ja) | 情報処理装置及び情報処理システム | |
JP4543505B2 (ja) | マイクロコンピュータの制御方法及び異常監視装置 | |
CN117093399A (zh) | 系统启动方法、片上系统、计算机设备及存储介质 | |
JP2014067214A (ja) | エラーチェック装置及びプログラム | |
JP2003122575A (ja) | 情報処理装置 | |
JP2003242046A (ja) | 情報処理装置、情報処理装置の動作方法及びプログラム | |
JP2007058505A (ja) | 情報処理装置および情報処理装置起動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100609 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |