JPH0620483A - フラッシュｅｅｐｒｏｍ制御回路、およびフラッシュメモリカード - Google Patents

Abstract

(57)【要約】 【目的】 特に活用期間の長寿命化および高性能化の図
られたフラッシュＥＥＰＲＯＭ制御回路、およびその回
路を搭載したフラッシュメモリカードの提供。 【構成】 フラッシュＥＥＰＲＯＭよりなる主記憶部１
に書込まれたデータが正常に書込まれているかを確認し
てその書込み対象ブロックが破損ブロックであるか否か
を検出する書込み検証回路５と、書込み検証回路５によ
って主記憶部の書込み対象ブロックが破損ブロックであ
ることが検出された場合には、フラッシュＥＥＰＲＯＭ
よりなる補助用記憶部にその破損ブロックに代えて代替
え書込みを行う代替えブロック制御回路６とを具備する
ように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、特に活用期間の長寿
命化および高性能化の図られたフラッシュＥＥＰＲＯＭ
制御回路、およびその回路を搭載したフラッシュメモリ
カードに関する。

【０００２】

【従来の技術】周知のように、フロッピーディスクやハ
ードディスクなどはコンピュータやワードプロセッサの
ような、いわゆる情報機器類における大容量の記憶装置
として一般的に利用されている。近年、これらの情報機
器類において小型化，軽量化された携帯可能な製品が普
及してきているが、フロッピーディスクやハードディス
クなどのような記憶装置は、容積，重量，消費電力など
が大きく、また精密機械装置であるため振動や衝撃にき
わめて弱く、小型化，軽量化された情報機器類の記憶装
置として用いるには不適切である。

【０００３】このため、そのような記憶装置に代わるも
のとして、半導体メモリＩＣを使用したメモリカードが
提案されており、その記憶素子としてＳＲＡＭやＤＲＡ
ＭあるいはＲＯＭなどの各種の半導体メモリ素子が利用
されている。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うなメモリカードは未だ機能上の制約や限界が数多くあ
り、より改良されたメモリカードの開発が要請されてい
る。

【０００５】すなわち、ＳＲＡＭやＤＲＡＭは揮発性で
あるために、これらの記憶素子を利用したＳＲＡＭメモ
リカードやＤＲＡＭメモリカードは、電源が切れると記
録されたデータが消滅してしまうという問題を有してい
る。データの消滅を防ぐために、メモリカードに電池を
内蔵させる手段もあるが、この場合には電池の寿命が問
題となり、かつＳＲＡＭの場合には大容量のものの製造
が困難でしかも高価となる。

【０００６】一方、ＤＲＡＭは比較的安価に大容量のも
のを製造することができるが、データの保持にも大きな
電流を消費するため、電池によるバックアップを行うメ
モリカードに使用することはできない。

【０００７】また、ＲＯＭメモリカードに用いられる記
憶素子としては、マスクＲＯＭやフューズＲＯＭあるい
はＥＰＲＯＭなどがあるが、マスクＲＯＭは製造過程で
記録内容がすべて書込まれその書換えができないため、
固定したデータやプログラムなどの供給にのみ利用され
るものである。さらに、フューズＲＯＭは製造後に一回
だけ書込みを行えるが、その後の書換えはできないた
め、上記したマスクＲＯＭと同様、固定したデータやプ
ログラムなどの供給にのみ使用される。

【０００８】書込まれたデータを消去するとともに、新
たなデータを書込むことができるものとしては、ＥＰＲ
ＯＭがあるが、このＥＰＲＯＭは紫外線照射によってデ
ータの消去および書換えを行うものである。したがっ
て、紫外線照射のための特殊な外装を必要とし、また電
気的に書換えが行えないため、コンピュータやワードプ
ロセッサなどの記憶装置として用いることは実用上不可
能である。さらに、データの消去は１チップ一括で行わ
なければならないなどの問題から、結局はマスクＲＯＭ
やフューズＲＯＭと同様に固定データやプログラムの供
給にのみ利用されるだけである。

【０００９】本出願人は、このような事情に鑑みて鋭意
研究を行い、フラッシュＥＥＰＲＯＭの有する大容量，
不揮発性，電気的書換えが可能などの優れた機能に着目
し、かつデータの書換えに際しては古いデータを消去し
てからでないと新たなデータを書込めない，データの消
去は１データ単位では行えず全チップ一括または１ブロ
ック一括で行わなければならない，データの書換え時間
が長い，書換え頻度の高い記憶セルから破損が生じ易い
など問題点を解消し、小型化，軽量化された情報機器類
に好適な記憶装置の開発を行った。

【００１０】すなわち、この発明は、特に活用期間の長
寿命化および高性能化の図られたフラッシュＥＥＰＲＯ
Ｍ制御回路、およびその回路を搭載したメモリカードの
提供を目的とする。

【００１１】

【課題を解決するための手段】この発明は、このような
目的を達成するために、請求項１記載のように、フラッ
シュＥＥＰＲＯＭよりなる主記憶部に、外部からのデー
タを書込み消去するフラッシュＥＥＰＲＯＭ制御回路に
おいて、主記憶部に書込まれたデータが正常に書込まて
いるかを確認し、その書込み対象ブロックが破損ブロッ
クであるか否かを検出する書込み検証回路と、書込み検
証回路によって主記憶部の書込み対象ブロックが破損ブ
ロックであることが検出された場合には、フラッシュＥ
ＥＰＲＯＭよりなる補助用記憶部にその破損ブロックに
代えて代替え書込みを行う代替えブロック制御回路とを
具備することを特徴とする。

【００１２】また、請求項２記載のように、代替えブロ
ック制御回路は、補助用記憶部の代替え書込み対象ブロ
ックが破損ブロックである場合には、補助用記憶部の他
のブロックを選択して代替え書込みを行うことを特徴と
する。

【００１３】さらに、請求項３記載のように、少なくと
もバイトまたはワード単位の書換え作業が可能な記憶素
子により形成され、書込み対象ブロック内のデータを一
時受入するとともに、この受入データを少なくともバイ
トまたはワード単位で書換えした後、書換え後の新たな
データを元の書込み対象ブロックに転送して再書込みを
行うブロックデータ書換え作業回路を備えることを特徴
とする。

【００１４】また、請求項１もしくは２または３記載の
フラッシュＥＥＰＲＯＭ制御回路を、プリント回路基板
上に搭載したフラッシュメモリカードであることを特徴
とする。

【００１５】

【作用】この発明によれば、いずれも電気的に書換え処
理を行えるとともに、データ書込みの際には書込まれた
データの検証を自動的に行って書込み対象ブロックに破
損が生じているか否かを検出し、書込み対象ブロックが
破損ブロックの場合には直ちに代替えブロックを提供し
て書換え処理を行う。

【００１６】

【実施例】以下、この発明の実施例を図面に基づいて詳
細に説明する。図１はこの発明の第１の実施例を示すブ
ロック図であり、図中１はフラッシュＥＥＰＲＯＭ（以
下、フラッシュメモリとして説明する）よりなる主記憶
部で、使用目的に応じて一つまたは複数のフラッシュメ
モリが用いられる。

【００１７】このフラッシュメモリは、通常一般的に使
用されるフラッシュメモリでよく、したがって構造が単
純なため集積度が高く大容量のメモリを実現することが
できるとともに、データの書換えも純電気的に行え、か
つ電源が切れても書込まれたデータが消えない不揮発性
であるという利点を有している。その反面、データの書
換えに際しては、通常のＳＲＡＭのように１ビットまた
は１バイト単位で行うことができず、１チップ全部また
はブロック単位で一括して行われなければならない。

【００１８】また、フラッシュメモリは既に書込まれた
データの読出し時間はＳＲＡＭやＤＲＡＭなどの他のメ
モリと同様に高速で行うことができるが、一旦書込まれ
たデータの書換えに要する時間が他のメモリと比較して
数１０倍長い。

【００１９】そして、現在開発されているフラッシュメ
モリは、各単位セルの書換え保証回数（寿命）が１００
０〜１０万回であり、フラッシュメモリの繰返しの書換
えによってブロックの破損が起こり始めるが、メモリの
あらゆる領域が平均的に利用されることは少なく、一般
的な傾向としては、特定のブロックが他のブロックより
も頻繁に利用されることが多い。このため、書換え頻度
の高いセルから頻繁にブロックの破損が起こり始めて正
常な書込みができなくなり、結果としてフラッシュメモ
リの活用寿命が短くなってしまう。

【００２０】この実施例では、このようなフラッシュメ
モリの有する利点を利用するとともに、その不具合な点
を回避し、有効なフラッシュメモリ制御回路およびフラ
ッシュメモリカードを提供するために以下のような回路
構成とされている。

【００２１】すなわち、データ入出力制御回路２は、デ
ータバスを介して外部からの要求に基づいて外部からの
データを取込み、また主記憶部１のフラッシュメモリに
記録されたデータを外部に出力する。

【００２２】入力データの一時記録メモリ３は、データ
バスを介して外部から転送されてきたデータが主記憶部
１のフラッシュメモリに書込み終了されるまで、それと
同一のデータを一時記録して保持しておくもので、ＳＲ
ＡＭまたはＤＲＡＭで構成され、主記憶部１のフラッシ
ュメモリの一つまたは複数のブロックと同じ大きさを持
っている。なお、この一時記録メモリ３の容量を大きく
すればする程、その容量よりも小さなデータは一括して
受取ることができ、外部のバスを即座に開放できる。

【００２３】アドレス制御回路４は、アドレスバスを介
して入力されたデータの記録場所を管理制御するもので
あり、後述する書込み検証回路５および代替えブロック
制御回路６と協動し、主記憶部１のフラッシュメモリ中
に破損ブロックが検出されると、その破損ブロックの使
用を禁止し、代わりとなる代替えブロックを自動的に選
択するように配置する。

【００２４】書込み検証回路５は、データが主記憶部１
のフラッシュメモリに書込み終了されると、その直後に
データが正常に書込まれたか否かを確認する（ベリファ
イ）もので、主記憶部１のフラッシュメモリに書込まれ
たデータを再度読出し、一時記録メモリ３に保持されて
いるデータと比較し、両データの内容が一致するか否か
を確認する。すなわち、フラッシュメモリに正常な書込
みがなされているかを確認することにより、フラッシュ
メモリの書込み対象ブロックが破損ブロックであるか否
かを検出する。

【００２５】一方、代替えブロック制御回路６は、主記
憶部１のフラッシュメモリに破損ブロックが発生した場
合の代替えとして作動する補助用記憶装置であり、少な
くとも破損テーブル，代替えブロックテーブル，ブロッ
ク切替え回路，代替えブロックカウンタ，主記憶部１と
同様にフラッシュメモリによって形成される代替えブロ
ック領域によって構成される。

【００２６】この場合、破損テーブルはブロック毎に順
次並べられた１ビットのデータであり、フラッシュメモ
リ内に破損ブロックが生じたことが検出された際に破損
ブロックに該当するビットの書込みが行われる。したが
って、このテーブル領域（ブロック）の最大書込み回数
は、フラッシュメモリの全ブロック数またはそのテーブ
ルブロックのビット数の内の少ない方の数値である。最
近開発されているフラッシュメモリのブロックサイズ
は、４ｋ〜８ｋビットであり、テーブル領域の書換え回
数もこの数値を越えることはないため、書換え保証回数
が１万回以上のフラッシュメモリであればテーブル領域
は安全である。

【００２７】代替えブロックテーブルは、破損ブロック
に対する代替え用ブロックの番号を書込むための番号表
であり、このテーブル領域の必要サイズは、用意する代
替え用ブロック数に依存する。例えば、代替え用ブロッ
ク数が２５６の場合はブロック番号は８ビットで表され
る。そして、代替えアドレステーブルの数は全ブロック
数だけ必要である。例えば、８ビット並列データで１ブ
ロックが５１２バイトのフラッシュメモリを利用し、デ
ータ長１６ビットで容量１６Ｍバイトのメモリを構成す
る場合ならば全ブロック数＝１６，３８４となる。この
代替え用ブロックを２５６準備するとすれば、代替えブ
ロックテーブルの大きさは１６，３８４×８＝１３１，
０７２（１２８Ｋ）ビットである。

【００２８】代替えブロックカウンタは、０から始まっ
て破損ブロックが検出される度に一つづつ増えていくカ
ウンタで、現在までの破損ブロック数を記録するととも
に、次に利用される代替えブロックの番号を示す。

【００３０】次に、図５に代替えブロック制御回路６の
一態様を例示する。同図に示すものは、ブロック総数＝
Ｍ，破損ブロック数＝３で、ブロック番号３，４，Ｍが
破損している場合の各部の状態を示している。なお、破
損したブロックの順序はブロック番号６→３→Ｍの順で
ある。また、代替えブロックテーブルのＸは任意値であ
る。

【００３１】なお、図中７は上記各回路の動作を統括す
る制御回路（ＣＰＵ）である。また、代替えブロック制
御回路６における代替えは、上記したように主記憶部１
のフラッシュメモリから代替えブロック制御回路６の補
助用記憶部のみでなく、補助用記憶部の代替え書込み対
象ブロックが破損ブロックであることが検出された場合
には、補助用記憶部の他のブロックを選択して代替え書
込みを行うように機能させればより効果的である。

【００３２】次に、この実施例におけるデータ書換動作
を図３および図４に示すフローチャートに基づいて説明
する。まず、外部からデータの書込みがあった場合に
は、既に書込まれている前データの消去が図３に示すよ
うに行われる。すなわち、外部から書込み要求が有ると
（ステップ１００）、一時記録メモリ３は使用中である
か否かが判断される（ステップ１０１）。

【００３３】そして、一時記録メモリ３が使用中の場合
（Ｙｅｓ）には上記の判断が繰返されるが、使用中でな
い場合（Ｎｏ）には一時記録メモリ３にデータが書込ま
れる（ステップ１０２）。また、外部からの指示に基づ
き該当する主記憶部１におけるフラッシュメモリのブロ
ック番号がアドレス制御回路４において算定される（ス
テップ１０３）。

【００３４】次いで、算定されたフラッシュメモリの書
込み対象ブロックは破損ブロックであるか否かが判断さ
れ（ステップ１０４）、破損ブロックでない場合（Ｎ
ｏ）にはそのブロックのデータが消去される（ステップ
１０６）。また、算定されたフラッシュメモリの書込み
対象ブロックが破損ブロックである場合（Ｙｅｓ）に
は、直にその旨が代替えブロック制御回路６に伝えら
れ、ブロック番号が参照されて代替えブロック番号であ
るアドレスが与えられ（ステップ１０５）、ステップ１
０６においては代替え用ブロックにおけるデータが消去
される。

【００３５】そして、その書込み対象ブロックにおける
全データの消去が行われたかが検証され（ステップ１０
７）、続いてデータの消去は完了したかが判断され（ス
テップ１０８）、消去が完了していない場合（Ｎｏ）に
は消去が繰返されるが、消去が完了した場合（Ｙｅｓ）
には一時記録メモリ３に保持されているデータのブロッ
ク書込みが行われる（ステップ１０９）。

【００３６】次に、データのブロック書込み動作は図４
に示すように行われる。まず、前データの消去が行われ
ており新たなデータのブロック書込みが可能な状態にお
いて、書込み要求が入ると、アドレス制御回路４が算出
した主記憶部１のフラッシュメモリにおける書込み対象
ブロックに書込みが行われる（ステップ２００）。

【００３７】次いで、書込まれたデータは書込みの直後
に読出され、書込み検証回路５によって一時記録メモリ
３に保存されているデータ内容と比較されて書込み検証
が行なわれる（ステップ２０１）。

【００３８】そして、正常な書込みが完了したか否かが
判断され（ステップ２０２）、互いのデータ内容が一致
し正常な書込みが完了している場合（Ｙｅｓ）には書込
み動作は終了する（ステップ２０３）。ここで、正常な
書込みが完了していない場合（Ｎｏ）にはそのブロック
に対する書込み回数が確認され（ステップ２０４）、書
込み回数が予め決められた回数（例えばＮ回）に達して
いない場合（Ｎｏ）にはそれまでの書込み回数に一つを
増加し（ステップ２０５）、ステップ２００へ戻り再び
書込みが実行される。

【００３９】ただし、予め決められた回数に達している
場合（Ｙｅｓ）には破損テーブル書込み動作が行われる
（ステップ２０６）。すなわち、この場合には主記憶部
１における書込み対象ブロックは破損ブロックと判定さ
れ、代替えブロック制御回路６における代替えカウンタ
の読出しが行われ（ステップ２０７）、続いて代替えカ
ウンタは上限値に達したか否かが判断され（ステップ２
０８）、上限値の場合（Ｙｅｓ）にはカードは完全な破
損状態であると認定される（ステップ２０９）。

【００４０】しかし、代替えカウンタの読出しが上限値
に達していない場合（Ｎｏ）には、代替えブロック制御
回路６ではアドレス制御回路４から伝えられたブロック
番号に該当する破損テーブルを参照し、そのブロック番
号に該当する代替えブロック番号を書込む（ステップ２
１０）。さらに、代替えブロックカウンタの値を一つ増
加して代替えブロックカウンタに書込む（ステップ２１
１）。

【００４１】次いで、それまでの書込み回数を０回にリ
セットし（ステップ２１２）、続いて実行しようとして
いたデータの書込みは新たに指定された代替えブロック
に読替えられてブロック切替られ（ステップ２１３）、
しかる後にステップ２００に戻り再び一連の動作が行わ
れる。

【００４２】勿論、特定ブロックの書換え頻度が特に大
きいような場合は、代替えブロックが破損する場合も有
り得るが、そうした場合には代替えブロックテーブルを
書換えることで解決する。

【００４３】なお、代替えブロックテーブルの最大書換
え回数≦代替えブロック数なので、上記の例では２５６
回となり安全性は極めて高い。

【００４４】次のような場合には、破損テーブルは省略
することもできる（図６参照）。代替えブロックテーブ
ルの初期値を特定の値、例えば最大値（一例として、代
替えブロック総数を２５６とすると２５５）にする。破
損ブロックの代替えブロックテーブルには、破損した順
番に「０」からの数値を書込んでいく。破損テーブルの
代わりに代替えブロックテーブルをみて、その数値が最
大値でなければ破損ブロックと判断し、代替えブロック
テーブルにかかれた番号の代替えブロックをアクセスす
る。代替えブロックテーブルの数値が最大値であった場
合は破損ブロックではないので、そのまま通常のブロッ
クをアクセスする。

【００４５】図２は、データの書換えがブロック単位に
とらわれず、一つ以上の任意の数のデータを書換えられ
る場合の実施例を示す。すなわち、図１に示した実施例
に加えて、ブロックデータ書換え作業回路８を配置す
る。この回路８は、１または複数個のブロックと同じ大
きさをもつ読み書き自由な記憶領域である。あるブロッ
クに書込みを行う場合、そのブロックに既に書込まれて
いるデータの消去を行う前に、ブロック内の全データを
そっくりブロックデータ書換え作業回路８に転写し、デ
ータの書換えはこの回路８のメモリ領域上で行われる。

【００４６】この場合、書換えられるデータは、ブロッ
ク内の全データでもまた任意の位置の一つのデータでも
よい。そして、この作業回路８にデータを転写した後、
元のブロックは消去され、その後この作業回路８にある
書換えられたデータが再び書込まれる。これにより、デ
ータの書換えはブロック単位にとらわれず一つ以上の任
意の数のデータを書換えられる。

【００４７】ワープロなどのデータでは、一つのファイ
ルのサイズはほとんど数Ｋバイトであり、表計算やカー
ド型データベースなどでも数１０Ｋバイトまでのファイ
ルが圧倒的に多い。ＭＳＤＯＳパソコンでも、ディスク
ドライブ間のデータ転送では６４Ｋバイトまではメイン
メモリ上に転送バッファを確保して一気に読出した後に
書込みを行っている。これと同様に、書込み用バッファ
を用意してデータの書換えの際には一旦このバッファに
読込み、ＣＰＵのバスを開放してからフラッシュメモリ
に書込むことで、実効的なアクセス時間を大幅に改善で
きる。

【００４８】バッファサイズよりも大きなファイルを書
換える場合は、バッファが一杯になる度にバッファの内
容をフラッシュメモリに書込む間待たなければならない
ので、バッファは大きいほどアクセス時間がより大きく
改善される。しかし、実質的な効率を考えると多くの場
合６４Ｋバイト程度で充分であり、１ＭビットＤＲＡＭ
を一個使用すれば１２８Ｋバイトのバッファを構成でき
る。

【００４９】一方、概略構成の図示は省略するが、上記
実施例のフラッシュＥＥＰＲＯＭ制御回路を、プリント
回路基板上に搭載してフラッシュメモリカードを形成す
れば、小型化，軽量化されたコンピュータやワードプロ
セッサなどのような情報機器類の記憶装置として好適な
メモリカードとなる。

【００５０】

【発明の効果】以上説明したように、この発明によれ
ば、いずれも電気的に書換え処理を行えるとともに、デ
ータ書込みの際には書込まれたデータの検証を自動的に
行って書込み対象ブロックに破損が生じているか否かを
検出し、書込み対象ブロックが破損ブロックの場合には
直ちに代替えブロックを提供して書換え処理を行うこと
ができるので、活用期間の長寿命化が図られる。

【００５１】また、ブロックデータ書換え作業回路を備
えるように構成した場合には、ＳＲＡＭやＤＲＡＭなど
と同様に、バイトあるいはワード単位での書換え作業を
行うことができるので、高性能化が図られる。

【００５２】さらに、この発明に係るフラッシュＥＥＰ
ＲＯＭ制御回路をプリント回路基板上に搭載したフラッ
シュメモリカードとして構成した場合には、小型化，軽
量化された情報機器類の記憶装置として有効なメモリカ
ードを提供することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例を示すブロック図であ
る。

【図２】この発明の第２の実施例を示すブロック図であ
る。

【図３】この発明に係る書換え動作の前処理動作を示す
フローチャートである。

【図４】この発明に係る書換え動作の後処理動作を示す
フローチャートである。

【図５】この発明に係る代替えブロック制御回路の第１
の実施例を示す説明図である。

【図６】この発明に係る代替えブロック制御回路の第２
の実施例を示す説明図である。

【符号の説明】

１ 主記憶部 ２ データ入出力制御回路 ３ 一時記録メモリ ４ アドレス制御回路 ５ 書込み検証回路 ６ 代替えブロック制御回路 ７ ＣＰＵ ８ ブロックデータ書換え作業回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 フラッシュＥＥＰＲＯＭよりなる主記憶
   部に、外部からのデータを書込み消去するフラッシュＥ
   ＥＰＲＯＭ制御回路において、 主記憶部に書込まれたデータが正常に書込まれているか
   を確認し、その書込み対象ブロックが破損ブロックであ
   るか否かを検出する書込み検証回路と、 書込み検証回路によって主記憶部の書込み対象ブロック
   が破損ブロックであることが検出された場合には、フラ
   ッシュＥＥＰＲＯＭよりなる補助用記憶部にその破損ブ
   ロックに代えて代替え書込みを行う代替えブロック制御
   回路と、 を具備することを特徴とするフラッシュＥＥＰＲＯＭ制
   御回路。
2. 【請求項２】 代替えブロック制御回路は、補助用記憶
   部の代替え書込み対象ブロックが破損ブロックである場
   合には、補助用記憶部の他のブロックを選択して代替え
   書込みを行うことを特徴とする請求項１記載のフラッシ
   ュＥＥＰＲＯＭ制御回路。
3. 【請求項３】 少なくともバイトまたはワード単位の書
   換え作業が可能な記憶素子により形成され、書込み対象
   ブロック内のデータを一時受入するとともに、この受入
   データを少なくともバイトまたはワード単位で書換えし
   た後、書換え後の新たなデータを元の書込み対象ブロッ
   クに転送して再書込みを行うブロックデータ書換え作業
   回路を備えることを特徴とする請求項１または２記載の
   フラッシュＥＥＰＲＯＭ制御回路。
4. 【請求項４】 請求項１、２または３記載のフラッシュ
   ＥＥＰＲＯＭ制御回路を、プリント回路基板上に搭載し
   たことを特徴とするフラッシュメモリカード。