JPH0547191A - メモリカード装置 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、ＥＥＰＲＯＭを使用して、情報デ
ータの書き込み処理時間を極力短縮させ、ＳＲＡＭカー
ドライクに使用できるように改良を施した極めて良好な
メモリカード装置を提供することを目的とする。 【構成】この発明は、半導体メモリが内蔵され、そのメ
モリ空間が情報データを記憶する領域とその情報データ
を管理する管理データを記憶する領域とに分けられ、シ
ステムからの初期化命令に応じて管理データ記憶領域を
初期化するメモリカード装置において、半導体メモリと
して内蔵されるＥＥＰＲＯＭと、このＥＥＰＲＯＭの管
理データ記憶領域が初期化されたことを検知する初期化
検知手段と、この手段で管理データ記憶領域の初期化が
検知されたとき、情報データ記憶領域を一括消去する消
去制御手段とを備えるようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体メモリとして
ＥＥＰＲＯＭ（エレクトリカリィ・イレーサブル・アン
ド・プログラマブル・リード・オンリー・メモリ）を使
用したメモリカード装置に係り、特に撮影した被写体の
光学像をデジタル画像データに変換して半導体メモリに
記録する電子スチルカメラ装置等に使用して好適するも
のに関する。

【０００２】

【従来の技術】周知のように、撮影した被写体の光学像
を固体撮像素子を用いて電気的な画像信号に変換し、こ
の画像信号をデジタル画像データに変換して半導体メモ
リに記録する電子スチルカメラ装置が開発されている。
そして、この種の電子スチルカメラ装置にあっては、半
導体メモリをカード状のケースに内蔵してなるメモリカ
ードを、カメラ本体に着脱自在となるように構成するこ
とによって、通常のカメラにおけるフィルムと等価な取
り扱いができるようになされている。

【０００３】ここで、電子スチルカメラ装置のメモリカ
ードは、現在、標準化が進められている。内蔵される半
導体メモリとしては、複数枚のデジタル画像データを記
録するために大記憶容量のものが要求され、例えばＳＲ
ＡＭ（スタティック・ランダム・アクセス・メモリ）、
マスクＲＯＭ及び電気的にデータの書き込みや消去が可
能なＥＥＰＲＯＭ等が考えられており、ＳＲＡＭを用い
たメモリカードは既に商品化されている。

【０００４】ところで、ＳＲＡＭを用いたメモリカード
は、どのようなフォーマットのデータ構成にも対応する
ことができるとともに、データの書き込みスピード及び
読み出しスピードも速いという利点がある。反面、書き
込んだデータを保持するためのバックアップ電池をメモ
リカード内に収容する必要があるため、電池収容スペー
スを設置する分だけ記憶容量が削減されるとともに、Ｓ
ＲＡＭ自体のコストが高く経済的な不利を招くという問
題を持っている。

【０００５】そこで、現在では、ＳＲＡＭの持つ問題点
を解消する半導体メモリとしてＥＥＰＲＯＭが注目され
ている。このＥＥＰＲＯＭは磁気ディスクに代わる記録
媒体として有望視されている。特に、データ保持のため
のバックアップ電池が不要であるとともに、チップ自体
のコストを安くすることができる等、ＳＲＡＭの持たな
い特有な利点を有する。このことから、メモリカード用
として使用するための開発が盛んに行なわれている。図
７に、ＳＲＡＭを用いたメモリカード（ＳＲＡＭカー
ド）とＥＥＰＲＯＭを用いたメモリカード（ＥＥＰＲＯ
Ｍカード）との長短を比較して示す。

【０００６】まず、比較項目１，２のバックアップ電池
及びコストについては、既に前述したように、ＳＲＡＭ
カードはバックアップ電池が必要で、大容量化が困難で
あり、しかもコストも高いという問題を有している。こ
れに対し、ＥＥＰＲＯＭカードはバックアップ電池が不
要で、大容量化が容易であり、コストも低くすることが
できるという利点を有している。

【０００７】次に、比較項目３，４の書き込みスピード
及び読み出しスピードについては、アドレスで任意に指
定したバイトまたはビットに対して、データの書き込み
及び読み出しを行なう、ＳＲＡＭとＥＥＰＲＯＭとに共
通のランダムアクセスモードと、複数の連続するバイト
（数百バイト）でなるページを指定することにより、ペ
ージ単位で一括してデータの書き込み及び読み出しを行
なう、ＥＥＰＲＯＭに特有のページモードとに分けて考
えられる。

【０００８】ランダムアクセスモードおいて、ＳＲＡＭ
は書き込みスピード及び読み出しスピードが共に速く、
ＥＥＰＲＯＭは書き込みスピード及び読み出しスピード
が共に遅くなっている。また、ページモードにおいて、
ＥＥＰＲＯＭは１ページ分の大量のデータを一斉に書き
込み及び読み出しすることから、ランダムアクセスモー
ドに比してデータの書き込みスピード及び読み出しスピ
ードは速くなっている。

【０００９】さらに、比較項目５のイレース（消去）モ
ードは、ＥＥＰＲＯＭに特有のモードであり、ＳＲＡＭ
には存在しないモードである。すなわち、ＥＥＰＲＯＭ
は、既にデータの書き込まれている記憶領域に新たにデ
ータを書き込む場合、先に書き込まれているデータを一
旦イレースしないと新たなデータを書き込むことができ
ない。このため、データの書き込みを行なうに際して、
このイレースモードが実行されるようになっている。こ
のイレースモードには、前述のページ単位によるページ
消去の他、数Ｋバイトのブロック単位によるブロック消
去、全体を一括消去するチップ消去のモードがある。

【００１０】また、比較項目６の書き込みベリファイ
も、ＥＥＰＲＯＭに特有のモードであり、ＳＲＡＭには
存在しないモードである。すなわち、ＥＥＰＲＯＭは、
データ書き込みを行なう場合、通常１回の書き込み動作
では完全な書き込みが行なわれない。このため、ＥＥＰ
ＲＯＭに対して１回の書き込み動作を行なう毎にＥＥＰ
ＲＯＭの書き込み内容を読み出し、正確に書き込まれて
いるか否かをチェックする必要がある。これが書き込み
ベリファイである。

【００１１】具体的には、ＥＥＰＲＯＭに書き込むべき
データをバッファメモリに記録しておき、バッファメモ
リからＥＥＰＲＯＭにデータを転送して書き込んだ後、
ＥＥＰＲＯＭの書き込み内容を読み出し、バッファメモ
リの内容と比較して一致しているか否かを判別してい
る。そして、書き込みベリファイの結果、不一致（エラ
ー）と判定された場合には、再度バッファメモリの内容
をＥＥＰＲＯＭに書き込む動作を繰り返すようにしてい
る。

【００１２】以上の比較結果から明らかなように、ＥＥ
ＰＲＯＭには、バックアップ電池が不要である、大容量
化が容易である、コストが安い、ページ単位のデータ書
き込み及び読み出しが可能である等の、ＳＲＡＭに見ら
れない特有な利点が備えられている。反面、ランダムア
クセスモードにおけるデータの書き込みスピード及び読
み出しスピードが遅く、イレースモードや書き込みベリ
ファイ等のようなＳＲＡＭにはないモードを必要とする
という不都合もある。

【００１３】そこで、メモリカードに使用する半導体メ
モリとして、現在使用されているＳＲＡＭに代えてＥＥ
ＰＲＯＭを使用することを考えた場合、データの書き込
みスピード及び読み出しスピードの問題や、イレースモ
ード及び書き込みベリファイ等を必要とするという問題
を解消し、ＳＲＡＭを内蔵したメモリカードと等価な取
り扱い方ができるように、つまりＳＲＡＭカードライク
に使用できるように細部に渡って種々の改良を施すこと
が、肝要なこととなっている。

【００１４】

【発明が解決しようとする課題】以上のように、ＳＲＡ
Ｍに代えてＥＥＰＲＯＭをメモリカードに使用すること
を考えた場合、ＥＥＰＲＯＭカードをＳＲＡＭカードラ
イクに使用できるように改良を施すことが、実用化に際
して重要な問題となっており、特に書き込み処理時間の
短縮が強く要望されている。

【００１５】そこで、この発明は上記事情を考慮してな
されたもので、ＥＥＰＲＯＭを使用して、情報データの
書き込み処理時間を極力短縮させ、ＳＲＡＭカードライ
クに使用できるように改良を施した極めて良好なメモリ
カード装置を提供することを目的とする。

【００１６】

【課題を解決するための手段】この発明は、半導体メモ
リが内蔵され、そのメモリ空間が情報データを記憶する
領域とその情報データを管理する管理データを記憶する
領域とに分けられ、システムからの初期化命令に応じて
前記管理データ記憶領域を初期化する、あるいは前記管
理データ記憶領域のアドレス管理部分を初期状態に書換
えることにより初期化を実行するメモリカード装置にお
いて、前記半導体メモリとして内蔵されるＥＥＰＲＯＭ
と、このＥＥＰＲＯＭの管理データ記憶領域の全部また
はアドレス管理部分が初期化されたことを検知する初期
化検知手段と、この手段で管理データ記憶領域の全部ま
たはアドレス管理部分の初期化が検知されたとき、前記
情報データ記憶領域またはこの情報データ記憶領域及び
管理データ記憶領域の必要な他の部分を一括消去する消
去制御手段とを備えるようにしたものである。

【００１７】

【作用】上記のような構成によれば、管理データの初期
化と共に、自動的にその管理データで管理される情報デ
ータを消去するようにしているので、書き込み処理にお
いて情報データの消去処理を行う必要がなくなり、これ
によってＥＥＰＲＯＭに対する情報データの書き込み処
理時間が短縮され、取り扱いとしては、ＳＲＡＭカード
ライクな使用が可能となる。

【００１８】

【実施例】以下、この発明を電子スチルカメラ装置に適
用した場合の一実施例について図面を参照して詳細に説
明する。

【００１９】図１において、１１はメモリカード本体
で、その一端部に設置されたコネクタ１２を介して、図
示しない電子スチルカメラ本体に接続されるようになさ
れている。このコネクタ１２には、電子スチルカメラ本
体側から、メモリカード本体１１に書き込むべきデジタ
ルデータＤＡと、その書き込み場所を示すアドレスデー
タＡＤと、このアドレスデータＡＤに同期したバスクロ
ックＢＣＫが供給される。また、図示しないが、カード
の書き込み、読出し、消去、初期化の処理を指定するコ
マンドデータも供給される。

【００２０】ここで、電子スチルカメラ本体側から出力
されるデジタルデータＤＡには、メモリカードの属性情
報，各画像データに特有な各種情報，日付情報及び撮影
可能枚数情報等のメモリ管理情報であるヘッダデータＨ
Ｄと、被写体に対応する画像（音声を含む）データＰＤ
とが含まれている。このうち、ヘッダデータＨＤは、そ
の全データ量が１６Ｋバイト程度と小容量であり、例え
ば日付情報や撮影可能枚数情報等のようにバイト単位で
書き替える必要のあるものが多いという性質を有してい
る。また、画像データＰＤは、画像１枚分のデータ量が
非常に多く、しかも全体的にシーケンシャルであるとい
う性質を有している。

【００２１】上記コネクタ１２に供給されたデジタルデ
ータＤＡは、一旦バッファメモリ１３に取り込まれ、記
録される。このときのバッファメモリ１３のデジタルデ
ータＤＡの取り込みタイミングは、アドレス発生回路１
４から出力されるアドレスデータによってコントロール
される。このアドレス発生回路１４は、セレクタ１５に
よって選択されたクロックＣＫをカウントして、バッフ
ァメモリ１３へのアドレスデータを生成する。

【００２２】上記セレクタ１５は、コネクタ１２を通じ
て電子スチルカメラ本体側から供給されるバスクロック
ＢＣＫと、データ処理制御回路１６から供給される読出
しクロックＹＣＫのいずれか一方を、データ処理制御回
路１６から出力されるセレクト信号ＳＥＬによって選択
的に出力する。すなわち、バッファメモリ１３のデジタ
ルデータＤＡの取り込み時にはバスクロックＢＣＫを選
択し、その読出し時には読出しクロックＹＣＫを、クロ
ックＣＫとしてアドレス発生回路１４に導出する。

【００２３】上記データ処理制御回路１６は、コネクタ
１２を通じて供給されるコマンドデータに基づいて、そ
の指定された処理モードに切り替わる。アドレスデータ
ＡＤは、データ処理制御回路１６に供給されて、ヘッダ
用アドレスデータＨＡＤか画像用アドレスデータＰＡＤ
かが判別される。上記バッファメモリ１３は、このヘッ
ダデータＨＤを全て記憶することができる記憶容量（１
６Ｋバイト以上）を有している。このバッファメモリ１
３に取り込まれたデジタルデータＤＡは、データ処理制
御回路１６の後述する制御に基づいて、バッファメモリ
１３から読み出され、ＥＥＰＲＯＭ１７に書き込まれ
る。

【００２４】このＥＥＰＲＯＭ１７は、４Ｍビット以上
の大記憶容量を有し、バイト単位でのデータの書き込み
及び消去は行なえず、一括消去や数Ｋバイトでなるブロ
ック単位の消去が行なえるとともに、数百バイトでなる
ページ単位でのデータの書き込み及び読み出しが行なえ
るものである。この消去処理は消去回路１８によって行
われる。

【００２５】上記ＥＥＰＲＯＭ１７のメモリ空間領域
は、近時、電子スチルカメラにおけるメモリカードに対
して規格化されつつある標準フォーマットによれば、図
２に示すように、Ｎ個のバンクに分割されている。そし
て、各バンクはヘッダデータＨＤ記憶領域Ａと、画像デ
ータＰＤ記憶領域Ｂとに分けられる。空間構成はクラス
タ単位となっている。クラスタの構造は、図３に示すよ
うに消去ブロック単位からなり、Ｍ（１以上の固定値）
個のブロックで構成される。また、データはパケット単
位で扱われ、図４に示すようにＬ（１以上の任意の値）
個のクラスタで構成される。

【００２６】例として、バンク０のヘッダデータ記憶領
域Ａにおけるデータフォーマットを図５に示す。この領
域は、絶対アドレス０ｈから３ＦＦｈまではコード固有
の属性情報、また、各バンクの４００ｈから３ＦＦＦｈ
までのアドレスには４０００ｈ以降のアドレス（画像デ
ータＰＤ記憶領域）に格納されている画像データのアド
レス管理及びその画像データに関する各種情報（バンク
・ヘッダ情報、パケット選別情報、パケット関連情報、
ディレクトリ情報、ＭＡＴ（メモリ・アロケーション・
テーブル））の領域となっている。

【００２７】上記構成において、カード内の動作制御は
データ処理制御回路１６によって行われる。まず、電子
スチルカメラ本体側から送られてくるコマンドデータが
書き込み処理を指定しており、ヘッダデータＨＤ及び画
像データＰＤをＥＥＰＲＯＭ１７に書き込む場合の動作
について説明する。

【００２８】データ処理制御回路１６は、入力されたア
ドレスデータＡＤがヘッダ用アドレスデータＨＡＤであ
ると判断すると、ＥＥＰＲＯＭ１７に対してアウトイネ
ーブルデータＯＥをアクティブ状態（例えばＨレベル）
にするとともに、ＥＥＰＲＯＭ１７のヘッダデータＨＤ
記憶領域を全て指定するアドレスデータＡＤを発生し
て、ＥＥＰＲＯＭ１７に記憶された全ヘッダデータＨＤ
をページ単位で読み出させるように動作する。

【００２９】次に、データ処理制御回路１６は、バッフ
ァメモリ１３に対してライトイネーブルデータＷＥをア
クティブ状態（例えばＨレベル）にするとともに、セレ
クト信号ＳＥＬを制御して、自己の生成する読出しクロ
ックＹＣＫが、アドレス発生回路１４に導出されるよう
にセレクタ１５を切り替える。このため、読出しクロッ
クＹＣＫに基づいてアドレス発生回路１４で生成される
アドレスデータによって、ＥＥＰＲＯＭ１７から読み出
された全ヘッダデータＨＤがバッファメモリ１３に書き
込まれる。

【００３０】その後、バッファメモリ１３に全てのヘッ
ダデータＨＤが書き込まれた状態で、データ処理制御回
路１６は、ヘッダ用アドレスデータＨＡＤに基づいて、
書き替えるべきヘッダデータＨＤのバイトを指定するセ
ットアドレスデータＳＡを生成しアドレス発生回路１４
に出力するとともに、そのセットアドレスデータＳＡを
アドレス発生回路１４にセットさせるためのアドレスセ
ットデータＡＳをアドレス発生回路１４に出力する。

【００３１】すると、アドレス発生回路１４は、アドレ
スセットデータＡＳに基づいてセットされたセットアド
レスデータＳＡからアドレスデータを生成し、バッファ
メモリ１３に出力する。このとき、データ処理制御回路
１６は、バッファメモリ１３に対してライトイネーブル
データＷＥをアクティブ状態にし、これによって、バッ
ファメモリ１３の入力されたアドレスデータで指定され
たバイトの内容が、コネクタ１２を介して入力された新
たなヘッダデータＨＤに書き替えられる。

【００３２】そして、バッファメモリ１３内でバイト単
位でのヘッダデータＨＤの書き替えが完了すると、デー
タ処理制御回路１６は、自己の生成するクロックＹＣＫ
がアドレス発生回路１４に導出されるようにセレクタ１
５を制御し、かつバッファメモリ１３に対してアウトイ
ネーブルデータＯＥをアクティブ状態にする。このた
め、クロックＹＣＫに基づいてアドレス発生回路１４で
生成されるアドレスデータによって、バッファメモリ１
３からヘッダデータＨＤが順次読み出される。

【００３３】このとき、データ処理制御回路１６は、Ｅ
ＥＰＲＯＭ１７に対してライトイネーブルデータＷＥを
アクティブ状態にするとともに、ＥＥＰＲＯＭ１７のヘ
ッダデータＨＤ記憶領域を全て指定するアドレスデータ
ＡＤを発生する。このため、バッファメモリ１３に記憶
された書き替え終了後の全ヘッダデータＨＤが、ＥＥＰ
ＲＯＭ１７に転送され、そのヘッダデータＨＤ記憶領域
にページ単位で書き込まれる。

【００３４】その後、ＥＥＰＲＯＭ１７に全てのヘッダ
データＨＤが書き込まれた状態で、データ処理制御回路
１６は、ＥＥＰＲＯＭ１７に対して、アウトイネーブル
データＯＥをアクティブ状態とするとともに、ヘッダデ
ータＨＤ記憶領域を全て指定するアドレスデータＡＤを
出力して、書き込んだヘッダデータＨＤを読み出し、バ
ッファメモリ１３に記録されたヘッダデータＨＤと一致
しているか否かを判別する、書き込みベリファイを実行
する。

【００３５】そして、ＥＥＰＲＯＭ１７から読み出した
ヘッダデータＨＤと、バッファメモリ１３に記録された
ヘッダデータＨＤとが一致していないと、再度、バッフ
ァメモリ１３からＥＥＰＲＯＭ１７にヘッダデータＨＤ
を転送して書き込みを行ない、この動作が、ＥＥＰＲＯ
Ｍ１７から読み出したヘッダデータＨＤと、バッファメ
モリ１３に記録されたヘッダデータＨＤとが完全に一致
するまで繰り返され、ここにヘッダデータＨＤの書き込
みが行なわれる。

【００３６】ここで、データ処理制御回路１６は、入力
されたアドレスデータＡＤが画像用アドレスデータＰＡ
Ｄであると判断すると、ＥＥＰＲＯＭ１８に対して、画
像用アドレスデータＰＡＤを出力するとともに、ライト
イネーブルデータＷＥをアクティブ状態とする。次に、
データ処理制御回路１６は、セレクト信号ＳＥＬを制御
して、自己の生成するクロックＹＣＫが、アドレス発生
回路１４に導出されるようにセレクタ１５を切り替え
る。

【００３７】このため、読み出し用クロックＹＣＫに基
づいてアドレス発生回路１４で生成されるアドレスデー
タによって、バッファメモリ１３から画像データＰＤが
順次読み出され、ＥＥＰＲＯＭ１７にページ単位で書き
込まれることになる。

【００３８】その後、ＥＥＰＲＯＭ１７に画像データＰ
Ｄが書き込まれた状態で、データ処理制御回路１６は、
ＥＥＰＲＯＭ１７に対して、アウトイネーブルデータＯ
Ｅをアクティブ状態とするとともに、画像用アドレスデ
ータＰＡＤを出力して、書き込んだ画像データＰＤを読
み出させ、バッファメモリ１３に記録された画像データ
ＰＤと一致しているか否かを判別する、書き込みベリフ
ァイを実行する。

【００３９】そして、ＥＥＰＲＯＭ１７から読み出した
画像データＰＤと、バッファメモリ１３に記録された画
像データＰＤとが一致していなければ、再度、バッファ
メモリ１３からＥＥＰＲＯＭ１７に画像データＰＤを転
送して書き込み動作を行ない、この動作が、ＥＥＰＲＯ
Ｍ１７から読み出した画像データＰＤと、バッファメモ
リ１３に記録された画像データＰＤとが完全に一致する
まで繰り返され、ここに画像データＰＤの書き込みが行
なわれる。

【００４０】次に、電子スチルカメラ本体側から送られ
てくるコマンドデータが読出し処理を指定しており、Ｅ
ＥＰＲＯＭ１７から、ヘッダデータＨＤ及び画像データ
ＰＤをメモリカード本体１１の外部に読み出す場合の動
作について説明する。

【００４１】まず、電子スチルカメラ本体側からコネク
タ１２を介して読み出すべきデータの記録されたアドレ
スが指定される。すると、指定されたアドレスは、デー
タ処理制御回路１６に供給されて、ヘッダ用アドレスデ
ータＨＡＤか画像用アドレスデータＰＡＤかが判別され
る。

【００４２】その後、データ処理制御回路１６は、判別
結果に基づいて、ＥＥＰＲＯＭ１７及びバッファメモリ
１３に対してアウトイネーブルデータＯＥ及びライトイ
ネーブルデータＷＥをアクティブ状態とするとともに、
自己の生成するクロックＹＣＫが、アドレス発生回路１
４に導出されるようにセレクタ１５を切り替え、ＥＥＰ
ＲＯＭ１７からヘッダデータＨＤ及び画像データＰＤを
ページ単位で読み出して、バッファメモリ１３に書き込
ませる。

【００４３】そして、データ処理制御回路１６は、コネ
クタ１２を介して電子スチルカメラ本体側から供給され
るバスクロックＢＣＫが、アドレス発生回路１４に導出
されるようにセレクタ１５を切り替え、バスクロックＢ
ＣＫに基づいてアドレス発生回路１４で発生されるアド
レスデータで、バッファメモリ１３からデータが読み出
され、コネクタ１２を介して電子スチルカメラ本体に導
出されて、ここにヘッダデータＨＤ及び画像データＰＤ
の読み出しが行なわれる。

【００４４】ところで、上記読出し処理によって読出し
た画像データを他の記録媒体に書き込んでしまえば、当
該メモリカードを初期化することにより、全く新たに使
用可能となる。また、例えば編集によって特定のバンク
を初期化したい場合もある。このような事情から、電子
スチルカメラ本体側は、メモリカードに対して、全バン
クを初期化する場合にはバンクを指定せずに初期化コマ
ンドデータを、バンクを個別に初期化する場合にはバン
ク指定のある初期化コマンドデータをメモリカードに供
給するようになっている。

【００４５】ここで、ＳＲＡＭカードの場合には、重ね
書きが可能なので、初期化コマンドによってヘッダデー
タＨＤ記憶領域のみ初期化していた。これに対してＥＥ
ＰＲＯＭでは、重ね書きができないため、ヘッダデータ
ＨＤ記憶領域のみが初期化されていると、書き込み時に
画像データＰＤ記憶領域の消去処理が必要となり、さら
にその消去処理もブロック消去を繰り返し実行すること
になるので、書き込み処理に多大な時間がかかる。そこ
で、データ処理制御回路１６では、初期化コマンドデー
タを受け取ると、消去回路１８を通じて、ＥＥＰＲＭ１
７に以下の消去処理を実行する。

【００４６】まず、初期化コマンドデータが入力された
か否かを判別し、入力された場合にはバンクが指定され
ているか否かを判別する。ここでバンクが指定されてい
なければ、全バンク一括初期化と判断し、消去回路１８
を通じて、図２に示した各バンク０〜Ｎそれぞれについ
て、ヘッダデータＨＤ記憶領域Ａの全てのデータ消去を
繰り返し実行させる。さらに、全バンク０〜Ｎの各ヘッ
ダデータＨＤ記憶領域Ａの初期化が終了したことを検知
すると、全バンク０〜Ｎの各画像データＰＤ記憶領域Ｂ
について、全てのデータ消去を繰り返し実行させる。こ
れはチップ消去によって行われ、これによって、ＥＥＰ
ＲＯＭ１７の全領域の初期化が短時間に終了されること
ができる。

【００４７】また、バンク指定が判別された場合には、
指定されたバンクそれぞれについて、ヘッダデータＨＤ
記憶領域Ａの全てのデータ消去を繰り返し実行させる。
さらに、指定バンクの各ヘッダデータＨＤ記憶領域Ａの
初期化が終了したことを検知すると、指定バンクの各画
像データＰＤ記憶領域Ｂについて、全てのデータ消去を
繰り返し実行させる。これはチップ消去によって行わ
れ、これによって、ＥＥＰＲＯＭ１７の指定バンクの全
領域の初期化が短時間に終了させることができる。他の
初期化方法を説明する。

【００４８】各バンク０〜ＮのヘッダデータＨＤ記憶領
域は、図５（バンク０の例であるが、他のバンクも同構
成である。）に示すように、アドレス０ｈから３ＦＦｈ
までのカード属性情報とアドレス４００ｈから３ＦＦＦ
ｈまでのアドレス管理情報とで構成されている。このう
ち、カード属性情報は初期化不要であり、またアドレス
４０４ｈから４０Ｆｈのテンポラリ情報タプルにバンク
内記憶領域全体の使用状況が記録されている。

【００４９】そこで、電子スチルカメラ本体側はカード
に対して各バンクのテンポラリ情報タプルを初期状態に
書換える。データ処理制御回路１６はその書替えを検知
してそのタプルを参照することにより、当該バンク内の
初期化と判断する。そして、そのヘッダデータＨＤ記憶
領域Ａ内の８００ｈから３ＦＦＦｈまでのアドレス管理
部分を一括消去し、さらにアドレス４０００ｈ以降ＦＦ
ＦＦＦＦｈまでの画像データＰＤ記憶領域Ｂを一括消去
する。

【００５０】尚、先に実行する初期化部分はテンポラリ
情報タプルに限らず、８００ｈから３ＦＦＦｈまでのア
ドレス管理部分であっても、その初期化を検知できれば
同様に実施可能である。

【００５１】したがって、上記実施例のような構成によ
れば、データ量が少なくバイト単位で書き替えるものが
多いという性質を有するヘッダデータＨＤに対して書き
替え要求があった場合、ＥＥＰＲＯＭ１７から全ヘッダ
データＨＤをバッファメモリ１３に読み出し、このバッ
ファメモリ１３内でランダムアクセスによりバイト単位
でヘッダデータＨＤを書き替え、再びバッファメモリ１
３の全ヘッダデータＨＤをＥＥＰＲＯＭ１７にページ単
位で書き込むようにしたので、バイト単位でのデータの
書き込み及び読み出しができない大記憶容量のＥＥＰＲ
ＯＭ１７を用いても、容易にバイト単位でのデータの書
き込み及び読み出しが可能となる。

【００５２】しかも、電子スチルカメラ本体とメモリカ
ード本体１１との間におけるデータ転送は、必ずバッフ
ァメモリ１３を介して行なわれるので、データの書き込
みスピード及び読み出しスピードも向上し、ＳＲＡＭカ
ードライクに使用することができるようになる。また、
ＥＥＰＲＯＭ１７に特有の書き込みベリファイも、メモ
リカード本体１１の内部に設けられたバッファメモリ１
３を用いて行なうようにしているので、メモリカード本
体１１の取り扱いとしては、全くＳＲＡＭカードライク
に使用することができる。

【００５３】さらに、イレース処理モードにおいて、電
子スチルカメラ本体側のイレース処理によりヘッダデー
タが未使用に書き替えられたとき、カード側で自動的に
情報データをも消去するようにしているので、再書き込
み時に情報データの消去処理を行う必要がなく、これに
よって書き込み処理時間を格段に短縮することができ、
電子スチルカメラ本体側はＥＥＰＲＯＭカードをＳＲＡ
Ｍカードと区別することなく使用することができる。

【００５４】ところで、近時ＥＥＰＲＯＭとして、ＮＡ
ＮＤ型構造を用いたセルが開発されている。このＮＡＮ
Ｄ型セル（８ビット）の平面構造及びその等価回路をそ
れぞれ図６（ａ），（ｂ）に示す。この構造によるセル
に対する消去動作は、例えばビット線ＢＬに０［Ｖ］、
制御ゲートＳＧｎ，ＣＧｎに１７［Ｖ］の電圧を印加す
ることにより浮遊ゲートＭ１〜Ｍ８に電荷が蓄えられ、
１バイト分の消去が可能となる。この応用により、複数
のＮＡＮＤ型構造のセルを連結したセルアレイを１ブロ
ックとしたものに対して消去可能となる。

【００５５】また、１Ｍビットを越える大容量のメモリ
カードを考える上で、記録されるデータの種類、容量は
不定であり、複数のデータが記録されたカードに対する
消去動作は対象のデータに対してのみの消去であり、そ
の他のデータはそのまま保存しておく必要がある。その
ため、ＮＡＮＤ型構造のセルを連結したブロックの大き
さは、一括消去しても他のデータに影響を及ぼさない単
位となり、カードの全容量から比較してかなり小さいも
のとなる。

【００５６】このようなＮＡＮＤ型ＥＥＰＲＯＭカード
に数百ｋバイト以上の容量のデータが記録されており、
このデータを消去するときや、メモリカード内の全体の
初期化を行い、全データの消去を行うとき、上記のブロ
ック単位の消去を繰返し行う必要がある。このことか
ら、１ブロックの消去の時間をｔ[sec] 、消去するブロ
ック数をｎ［ブロック］とすると、消去に要する時間Ｓ
１は Ｓ１＝ｎ・ｔ …（１）

【００５７】となる。また、１ブロックの消去を行うた
めには、アドレスの指定及び初期化の指定とインターフ
ェースに要する時間が必要となり、この時間をｘ［ｓｅ
ｃ］ として、消去するブロック数をｎ［ブロック］と
した場合、インターフェースに要する時間Ｓ２は、 Ｓ２＝ｎ・ｘ …(2) となり、カード全体として消去に要する時間Ｓは、 Ｓ＝Ｓ１＋Ｓ２＝ｎ・ｔ＋ｎ・ｘ …(3) となる。

【００５８】このようなＥＥＰＲＯＭを半導体メモリに
用いたメモリカードに対して、その全データ記憶領域を
初期化するためには、全ブロックに対してブロック単位
の消去を繰り返し行わなければならない。したがって、
(3) 式から明らかなように、カードの初期化に要する時
間Ｓ[sec] は、インターフェースに要する時間分がブロ
ック数だけ積算され、非常に長くなってしまう。

【００５９】そこで、ＮＡＮＤ型ＥＥＰＲＯＭカードの
初期化に際して、上述の初期化処理により実行すれば、
必要な領域のチップ消去がなされるため、インターフェ
ースに要する時間分を削減することができ、情報データ
の書き込み処理時間を極力短縮させ、ＳＲＡＭカードラ
イクに使用できるようになる。なお、この発明は上記実
施例に限定されるものではなく、この外その要旨を逸脱
しない範囲で種々変形して実施することができる。

【００６０】

【発明の効果】以上詳述したようにこの発明によれば、
ＥＥＰＲＯＭを使用して情報データの書き込み処理時間
を極力短縮させ、ＳＲＡＭカードライクに使用できるよ
うに改良を施した極めて良好なメモリカード装置を提供
することができる。

【図面の簡単な説明】

【図１】この発明に係るメモリカード装置の一実施例と
して電子スチルカメラ用の場合の構成を示すブロック構
成図。

【図２】同実施例に用いるＥＥＰＲＯＭのメモリ空間構
成を示す構成図。

【図３】上記ＥＥＰＲＯＭのメモリ内クラスタ構造を示
す構成図。

【図４】上記ＥＥＰＲＯＭに記憶するパケット構造を示
す構成図。

【図５】上記メモリ空間構成におけるヘッダデータ記憶
領域のデータフォーマットを示す構成図。

【図６】同実施例が適用可能なＥＥＰＲＯＭとしてＮＡ
ＮＤ型構造を用いたセルのによる構造を示す平面構造及
びその等価回路を示す図。

【図７】ＳＲＡＭとＥＥＰＲＯＭとの長短を比較して示
す図。

【符号の説明】

１１…メモリカード本体、１２…コネクタ、１３…バッ
ファメモリ、１４…アドレス発生回路、１５…セレク
タ、１６…データ処理制御回路、１７…ＥＥＰＲＯＭ、
１８…消去回路、Ａ…ヘッダデータ記憶領域、Ｂ…情報
データ記憶領域。

フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/64 ４５０ Ｃ 8840−5Ｌ Ｇ１１Ｃ 5/00 ３０２ Ｚ 2116−5Ｌ 7/00 ３１５ 7323−5Ｌ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体メモリが内蔵され、そのメモリ空
   間が情報データを記憶する領域とその情報データを管理
   する管理データを記憶する領域とに分けられ、システム
   からの初期化命令に応じて前記管理データ記憶領域を初
   期化するメモリカード装置において、前記半導体メモリ
   として内蔵されるＥＥＰＲＯＭと、このＥＥＰＲＯＭの
   管理データ記憶領域が前記初期化命令によって初期化さ
   れたことを検知する初期化検知手段と、この手段で管理
   データ記憶領域の初期化が検知されたとき、前記情報デ
   ータ記憶領域を一括消去する消去制御手段とを具備して
   なることを特徴とするメモリカード装置。
2. 【請求項２】 前記ＥＥＰＲＯＭは複数のバンクに分け
   られ、各バンク毎に情報データ記憶領域及び管理データ
   記憶領域が形成され、前記初期化検知手段はバンク毎に
   領域管理データ記憶領域の初期化を検知し、前記消去制
   御手段は前記初期化検知手段で初期化が検知されたバン
   クの情報データ記憶領域を一括消去するするようにした
   ことを特徴とする請求項１記載のメモリカード装置。
3. 【請求項３】 半導体メモリが内蔵され、そのメモリ空
   間が情報データを記憶する領域とその情報データを管理
   する管理データを記憶する領域とに分けられ、システム
   から前記管理データ記憶領域のアドレス管理部分を初期
   状態に書き替えることにより初期化を実行するメモリカ
   ード装置において、前記半導体メモリとして内蔵される
   ＥＥＰＲＯＭと、このＥＥＰＲＯＭの管理データ記憶領
   域のアドレス管理部分が初期化されたことを検知する初
   期化検知手段と、この手段で管理データ記憶領域の初期
   化が検知されたとき、前記情報データ記憶領域を一括消
   去する消去制御手段とを具備してなることを特徴とする
   メモリカード装置。
4. 【請求項４】 前記ＥＥＰＲＯＭは複数のバンクに分け
   られ、各バンク毎に情報データ記憶領域及び管理データ
   記憶領域が形成され、前記初期化検知手段はバンク毎に
   管理データ記憶領域のアドレス管理部分の初期化を検知
   し、前記消去制御手段は前記初期化検知手段で初期化が
   検知されたバンクの管理データ記憶領域の必要な他の部
   分及び情報データ記憶領域を一括消去するするようにし
   たことを特徴とする請求項１記載のメモリカード装置。