JPS62289998A - Ｅ↑２ｐｒｏｍ書込み制御装置 - Google Patents
Ｅ↑２ｐｒｏｍ書込み制御装置Info
- Publication number
- JPS62289998A JPS62289998A JP61132112A JP13211286A JPS62289998A JP S62289998 A JPS62289998 A JP S62289998A JP 61132112 A JP61132112 A JP 61132112A JP 13211286 A JP13211286 A JP 13211286A JP S62289998 A JPS62289998 A JP S62289998A
- Authority
- JP
- Japan
- Prior art keywords
- area
- writing
- information
- areas
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
８、 発明の詳細な説明
〔産業上の利用分野〕
この発明は、例えばディジタル方式の制御、保護装置等
において、制御、保護の処理過程の情報又は整定値情報
等で装置の電源が万一消失した場合にも、記憶を保持す
る必要がある情報の記憶用に使用するＫＩ ＰＲＯＭ
（’＠気内的消去可能プログラマブルメモリ以下Ｆ Ｆ
ＲＯＭと記す）に関するものである。
において、制御、保護の処理過程の情報又は整定値情報
等で装置の電源が万一消失した場合にも、記憶を保持す
る必要がある情報の記憶用に使用するＫＩ ＰＲＯＭ
（’＠気内的消去可能プログラマブルメモリ以下Ｆ Ｆ
ＲＯＭと記す）に関するものである。
第８図は、例えばインテル社Ｅｉｔ ＦＲＯＭアプリケ
ーションハンドブック（ＡＰ−１０１）８−１〜８−８
に示された従来のＥｓ−ｐＲｏｕ Ｉ４１回路である。
ーションハンドブック（ＡＰ−１０１）８−１〜８−８
に示された従来のＥｓ−ｐＲｏｕ Ｉ４１回路である。
第８図において、＋１１はＥＩ ＦＲＯＭ 、 ＋２１
はＥ嘗ＦＲＯＭＩｌ＋への書込みを制御する書込み制御
回路、＋３１は書込み制御回路ｆｔｌが出方するアドレ
ス情報をタイミング変換及びレベル変換し、ＫＩ ＦＲ
ＯＭＩＩＩへ供給するアドレルくツ７アー、１４１は書
込み制御回路（２）が出力する書込みデータをタイミン
グ変換及びレベル＆換Ｌ、ＦＩ ＦＲＯＭ Ｉｌ＋へ供
給するデータバッファーである。
はＥ嘗ＦＲＯＭＩｌ＋への書込みを制御する書込み制御
回路、＋３１は書込み制御回路ｆｔｌが出方するアドレ
ス情報をタイミング変換及びレベル変換し、ＫＩ ＦＲ
ＯＭＩＩＩへ供給するアドレルくツ７アー、１４１は書
込み制御回路（２）が出力する書込みデータをタイミン
グ変換及びレベル＆換Ｌ、ＦＩ ＦＲＯＭ Ｉｌ＋へ供
給するデータバッファーである。
次に動作につ匹て、第８図（従来のＥＩ ＦＲＯＭ制御
回路）及び第４図（従来のＢ’ ＦＲＯＭへの書込みフ
ロー）を用いて説明する。
回路）及び第４図（従来のＢ’ ＦＲＯＭへの書込みフ
ロー）を用いて説明する。
書込み制御回路（２１がｌｎ” ＦＲＯＭ Ｉｌ＋に情
報を書込む時はまず、Ｅ’ ＦＲＯＭ＋＋）内の対象領
域を指定するためのアドレス情報をアドレスバッファ（
３）へ又、書き込むための情報をデータバッファ（４）
へ出力する。アドレスバッファ（３）及びデータバッフ
ァ（４１はそれぞれアドレス情報及び書き込み情報をタ
イミング制御及びレベル変換し、ＥＩ ＦＲＯＭ ｉｌ
ｌへ供給する。以上の処理により必要な情報がＥＩ Ｐ
ＲＯＭ Ｉｌｌ上の必要な領域（アドレス）に書き込ま
れることになる。
報を書込む時はまず、Ｅ’ ＦＲＯＭ＋＋）内の対象領
域を指定するためのアドレス情報をアドレスバッファ（
３）へ又、書き込むための情報をデータバッファ（４）
へ出力する。アドレスバッファ（３）及びデータバッフ
ァ（４１はそれぞれアドレス情報及び書き込み情報をタ
イミング制御及びレベル変換し、ＥＩ ＦＲＯＭ ｉｌ
ｌへ供給する。以上の処理により必要な情報がＥＩ Ｐ
ＲＯＭ Ｉｌｌ上の必要な領域（アドレス）に書き込ま
れることになる。
従来のＩｔ ＰＲＯＭ ｉｌｌ 御回路は以上のように
構成されているので］ｌｌ’ ＦＲＯＭの同一の領域（
アドレス）に必要に応じて繰り返し情報が書き込まれる
事になる。一方Ｋ” ＦＲＯＭはその特性として、一定
回数までの書込みが正しく行なわれるとりう事が保証さ
れて暦るがそれを越える回数の書込みについては保証さ
れない。
構成されているので］ｌｌ’ ＦＲＯＭの同一の領域（
アドレス）に必要に応じて繰り返し情報が書き込まれる
事になる。一方Ｋ” ＦＲＯＭはその特性として、一定
回数までの書込みが正しく行なわれるとりう事が保証さ
れて暦るがそれを越える回数の書込みについては保証さ
れない。
従って、曹込みのびん度が大きい場合には早期に、Ｉｔ
ＦＲＯＭの書込み保証回数を越えてしまい書込み信傾
度が低下する又は、書込みが行なえなくなる等の問題点
があった。
ＦＲＯＭの書込み保証回数を越えてしまい書込み信傾
度が低下する又は、書込みが行なえなくなる等の問題点
があった。
この発明は上記のような問題点を解消するためになされ
たもので、Ｅ！ＰＲＯＭヲ複数個の領域に分割使用する
ことにより各領域としての書込み回数を、実際の書込み
回数より大巾に減らし、１１ｉｆｉＰＲＯＭとしての能
力（曹込み可能回数）を上げることができるｗ！ＦＲＯ
Ｍの制御方式を得ることを目的とする。
たもので、Ｅ！ＰＲＯＭヲ複数個の領域に分割使用する
ことにより各領域としての書込み回数を、実際の書込み
回数より大巾に減らし、１１ｉｆｉＰＲＯＭとしての能
力（曹込み可能回数）を上げることができるｗ！ＦＲＯ
Ｍの制御方式を得ることを目的とする。
この発明によるｖＦＲＯＭ制御回路は、ＥもＦＲＯＭを
情報書込み単位となる７１ ｍａｘ個の領域に分割し、
各領域に書込む毎にその領域が書込み用として使用ずみ
であるインデックスも情報と共に書込むようにすると共
に、このインデックスを基に、曹込み毎にその領域を更
新し、同一領域への書込み回数ｋ １／□工に減じる事
により、Ｅ２ＰＲＯＭを使用する装置としての書込み可
能回数をｎｍ５ｘ倍とするものである。
情報書込み単位となる７１ ｍａｘ個の領域に分割し、
各領域に書込む毎にその領域が書込み用として使用ずみ
であるインデックスも情報と共に書込むようにすると共
に、このインデックスを基に、曹込み毎にその領域を更
新し、同一領域への書込み回数ｋ １／□工に減じる事
により、Ｅ２ＰＲＯＭを使用する装置としての書込み可
能回数をｎｍ５ｘ倍とするものである。
この発明におけるＥ＝ ＦＲＯＭ制御万式は方式ＬＰＲ
ＯＭを複数の領域に分割し、インデックス情報全対象情
報と共に書き込むことにより、各領域への書込み回数を
等頻度となるように制御する。
ＯＭを複数の領域に分割し、インデックス情報全対象情
報と共に書き込むことにより、各領域への書込み回数を
等頻度となるように制御する。
以下、この発明の一実施例を図について説明する。第１
図は本発明にょるＦｉｔ ＰＲＯＭ ！ＩＩ ｍ回路で
ある。
図は本発明にょるＦｉｔ ＰＲＯＭ ！ＩＩ ｍ回路で
ある。
第１図において、ＩｌｌはＫＩ ＦＲＯＭ 、 ＋２１
はＥ” ＦＲＯＭＩＩ＋への書込みを制御する書込み制
御回路、（３１は書込み制御回路（２）が出力するアド
レス情報をタイミング変換及びレベル変換しＢ！ ＦＲ
ＯＭ Ｉｌｌへ供給するアドレスバッファ、’４１１ｄ
書込み制御回路（２）か出力する書込みデータをタイミ
ング変換及ヒレヘル変換し、ＥＩ ＦＲＯＭ Ｆｉｔへ
供給するデータバッファである。
はＥ” ＦＲＯＭＩＩ＋への書込みを制御する書込み制
御回路、（３１は書込み制御回路（２）が出力するアド
レス情報をタイミング変換及びレベル変換しＢ！ ＦＲ
ＯＭ Ｉｌｌへ供給するアドレスバッファ、’４１１ｄ
書込み制御回路（２）か出力する書込みデータをタイミ
ング変換及ヒレヘル変換し、ＥＩ ＦＲＯＭ Ｆｉｔへ
供給するデータバッファである。
次に動作につ匹て第１図（本発明にょるｉｍｐＲＯＭ制
御回路）及び第２図（本発明にょるＢｓＦＲＯＭへの書
込みフロー）′（ｉ−用いて説明する。
御回路）及び第２図（本発明にょるＢｓＦＲＯＭへの書
込みフロー）′（ｉ−用いて説明する。
書込み制御回路１２１がＥＩ ＦＲＯＭ ＋１１に情報
を書込む時は、まずＥＩ ＰＲＯＭ Ｉｌｌ内の前回書
込みを行なつ九領域隘の調査を行なう。
を書込む時は、まずＥＩ ＰＲＯＭ Ｉｌｌ内の前回書
込みを行なつ九領域隘の調査を行なう。
この調査は、領域１から順次そのインデックスの内容を
読み出し、インデックスの異なる内容が読出されるまで
続けて行なう。仮に領域ｎ＋１のインデックスが、領域
１〜ｎのインデックスと異なった場合、前回書込みの領
域隘はｎであることがわかる。従って今回の書込みは領
域ｎ十１へ行なうととＫなる。この場合に、領域ｎ＋１
へは情報と共に、インデックスとして領域ｎのインデッ
クスと同一内容を書き込む。又、もし前回書込み領域隘
ｎがｎ ｍｘ （Ｂ” ＦＲＯＭ内の最終領域の頭域磁
）に等しい場合は、領域ｌにもどって書込みを行なうこ
とになる。仁の場合には、Ｉｍ［１へは、情報と共にイ
ンデックスとして現状の領域ｌのインデックス内容と異
なる内容を舊込む。
読み出し、インデックスの異なる内容が読出されるまで
続けて行なう。仮に領域ｎ＋１のインデックスが、領域
１〜ｎのインデックスと異なった場合、前回書込みの領
域隘はｎであることがわかる。従って今回の書込みは領
域ｎ十１へ行なうととＫなる。この場合に、領域ｎ＋１
へは情報と共に、インデックスとして領域ｎのインデッ
クスと同一内容を書き込む。又、もし前回書込み領域隘
ｎがｎ ｍｘ （Ｂ” ＦＲＯＭ内の最終領域の頭域磁
）に等しい場合は、領域ｌにもどって書込みを行なうこ
とになる。仁の場合には、Ｉｍ［１へは、情報と共にイ
ンデックスとして現状の領域ｌのインデックス内容と異
なる内容を舊込む。
上記書込みは、アドレスバッファ（３１及びダークバッ
ファ（４）全経由して行なう。
ファ（４）全経由して行なう。
以上のように、この発明によればｌ” ＦＲＯＭの書込
み領域（アドレス）を書込み毎に更新するようにし、同
一領域（アドレス）への書込回数を減らすようにしたの
で、装置としてのＥＩ ＦＲＯＭへの書込み可能回数を
ＥＩ ＰＲＯＭ自体の書込み可能回数よシ大巾に大きく
する装置を作ることができるという効果がある。
み領域（アドレス）を書込み毎に更新するようにし、同
一領域（アドレス）への書込回数を減らすようにしたの
で、装置としてのＥＩ ＦＲＯＭへの書込み可能回数を
ＥＩ ＰＲＯＭ自体の書込み可能回数よシ大巾に大きく
する装置を作ることができるという効果がある。
第１図は本発明のＥＩ ＦＲＯＭ制御装置を示す回路図
、第２図は本発明のＫｔＦＲＯＭへの書込みフローの一
例を示す図、第８図は従来のＥｉｌ ＦＲＯＭ制御装置
を示す回路図、第４図は従来のに！ ＦＲＯＭへの書込
みフローを示す図である。 図において、（１１はＫｔＦＲＯＭ、 ＋２１は書込み
制御ＤｏｊＬｔ：１１はアドレスバッファー、＋４１ｉ
ｊデータバツフアーである。 なお図中同一符号は同−又は相当部分を示す。
、第２図は本発明のＫｔＦＲＯＭへの書込みフローの一
例を示す図、第８図は従来のＥｉｌ ＦＲＯＭ制御装置
を示す回路図、第４図は従来のに！ ＦＲＯＭへの書込
みフローを示す図である。 図において、（１１はＫｔＦＲＯＭ、 ＋２１は書込み
制御ＤｏｊＬｔ：１１はアドレスバッファー、＋４１ｉ
ｊデータバツフアーである。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- １〜ｎ＿ｍ＿ａ＿ｘまでの連続する領域Ｎｏ．にそれぞ
れ対応して情報書込みの単位となるｎ＿ｍ＿ａ＿ｘ個の
領域により構成されるＥ＾２ＰＲＯＭ、及びこのＥ＾２
ＰＲＯＭ内の各領域に書込む毎に書込み用としてその領
域が使用ずみである事を示すインデックスを情報と同時
に書込み、このインデックスを基にして書込み毎に書込
みの領域を更新するよう制御する書込み制御回路を備え
たＥ＾２ＰＲＯＭ書込み制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61132112A JPS62289998A (ja) | 1986-06-06 | 1986-06-06 | Ｅ↑２ｐｒｏｍ書込み制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61132112A JPS62289998A (ja) | 1986-06-06 | 1986-06-06 | Ｅ↑２ｐｒｏｍ書込み制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62289998A true JPS62289998A (ja) | 1987-12-16 |
Family
ID=15073712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61132112A Pending JPS62289998A (ja) | 1986-06-06 | 1986-06-06 | Ｅ↑２ｐｒｏｍ書込み制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62289998A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03214498A (ja) * | 1990-01-19 | 1991-09-19 | Toshiba Corp | 半導体メモリシステム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS618798A (ja) * | 1984-06-21 | 1986-01-16 | Nec Corp | 不揮発性記憶装置 |
-
1986
- 1986-06-06 JP JP61132112A patent/JPS62289998A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS618798A (ja) * | 1984-06-21 | 1986-01-16 | Nec Corp | 不揮発性記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03214498A (ja) * | 1990-01-19 | 1991-09-19 | Toshiba Corp | 半導体メモリシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62289998A (ja) | Ｅ↑２ｐｒｏｍ書込み制御装置 | |
| JP2002542705A (ja) | パラレル／シリアル変換する回路装置 | |
| CN115568055A (zh) | 一种氛围灯控制方法、控制器、电子设备及存储介质 | |
| JPS58125284A (ja) | メモリのアクセス方法 | |
| JP2748404B2 (ja) | ２項データメモリ | |
| JPH0451720A (ja) | 可変長符号復号装置 | |
| JPS603035A (ja) | 記憶装置 | |
| JPS61216002A (ja) | プロセス制御装置 | |
| JPH0591114A (ja) | データ通信方式 | |
| JPS62171065A (ja) | デ−タ転送方式 | |
| JPS60209877A (ja) | 画像処理装置 | |
| JP2011248585A (ja) | データ入出力装置、データ記憶方法及びプログラム | |
| JP2705055B2 (ja) | 携帯用情報機器 | |
| JPH088906A (ja) | 同報制御方式 | |
| JPS60243771A (ja) | メモリ書込み回路 | |
| JPH01298428A (ja) | 共用プリンタの制御方式 | |
| JPH0244455A (ja) | Ｆｉｆｏ装置 | |
| JPS61198369A (ja) | サマリデ−タ生成装置およびサマリデ−タ生成処理方式 | |
| JPS61243548A (ja) | デ−タ記憶装置 | |
| JPS59119456A (ja) | セグメンテイシヨンされたメモリのアクセス方式 | |
| JPH04195895A (ja) | Ｉｃメモリ | |
| JPH01211031A (ja) | マイクロプログラム制御装置 | |
| JPS63296151A (ja) | ペ−ジ機能付記憶装置 | |
| JPH024070A (ja) | 通信データ行先制御方式 | |
| JPS63233431A (ja) | タグ付きデ−タ記憶制御方式 |