JP2748404B2 - ２項データメモリ - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデータフロー処理装置に関し、特にデータ駆
動方式により、演算順序を制御するデータフロー処理装
置における２項演算用のメモリに関する。

（従来技術とその課題） 従来のデータフロー処理装置（特開昭58−70360号公
報記載）は第２図に示すように演算回路を多機能化して
プロセッサユニットに集約し、パイプライン方式のバス
でトランスファーテーブルメモリ22、パラメータテーブ
ルメモリ23、データメモリ24、キューメモリ25、及びプ
ロセッサユニット26を結合し、２項演算に対してはデー
タフロー方式によるコントロールを初期設定されたパラ
メータテーブルメモリ、およびデータメモリを用いて行
い、さらに外部との入出力を行うバスインターフェース
21を備えたものを１モジュールとしたとき、同一のモジ
ュールを複数個直列に接続するだけで、接続個数に応じ
てパフォーマンスが向上するように考案されている。

このデータフロー処理装置で扱われるデータのうち演
算に用いる実行データはトランスファーテーブルメモリ
22のアドレス、コントロールビット、符号ビット、デー
タ値から構成されている。

コントロールビットはプロセッサユニット26での演算
結果が指定された条件に一致した場合にセットされ、分
流の命令が指定されていると、トランスファーテーブル
メモリ26のアドレスが変更されて、コントロールビット
が立っていないデータとは別の処理が実行される様にな
っている。

以下ではまずデータの流れについて詳述する。

処理の実行データは外部回路からバスインターフェイ
ス21を介してリング状バス内部に取り込まれ、トランス
ファーテーブルメモリ22へ送られる。なお、外部回路の
入出力バスにおいては複数個接続されたモジュールのう
ちどれが行き先であるかを示すモジュール番号をも含ん
だデータになっているが、バスインターフェイス21でモ
ジュール内部に取り込まれた時に前記モージュール番号
は取り除かれる。

トランスファーテーブルメモリ22ではバスインターフ
ェイス21からの入力データとプロセッサユニット26から
の入力データとについて後者に優先権をもたせて取り込
み、入力データに含まれているトランスファーテーブル
メモリ22のアドレスでトランスファーテーブルメモリ22
をアクセスし、読みだしたデータをパラメータテーブル
メモリ23に送る。前記トランスファーテーブルメモリ22
の内容は内容参照後の処理の大分類命令コードと、プロ
セッサユニット26での処理後に再びトランスファーテー
ブルメモリ22を参照するときのアドレスと、パラメータ
テーブルメモリ23を参照する時のアドレスと、２項演算
等の２つのデータがペアになって動作する場合にその各
々を区別するための情報からなる。

パラメータテーブルメモリ23はトランスファーテーブ
ルメモリ22から読みだされたデータ中にあるパラメータ
テーブルメモリ23のアドレスによって参照される。パラ
メータテーブルメモリ23は主に小分類命令コードが蓄え
てあり、データが２つペアになって動作する場合にそれ
らのデータ交換をコントロールする情報、出力データ
数、外部回路へ出ていくデータにつける行き先のモジュ
ール番号、プロセッサユニット26での処理内容の指示コ
ード、データメモリ24の読みだし、書き込み、データの
２項キュー制御、流量制御等の状態管理を行うための情
報が入っている。

データメモリ24は２項演算のデータが両方共に揃うま
で先に到着したデータの方を一時待たせておくためのキ
ュー、定数演算のための定数、ルックアップテーブル、
状態遷移処理用の遷移テーブル、入出力データの格納に
もちいられる。２項演算のためのキュー動作では両方の
データが揃ったら両方を同時にキューメモリ25に出力す
る。

キューメモリ25はデータキュー、ジェネレータキュー
により構成されており、データキューはプロセッサユニ
ット26の出力データ数が複数である場合や、バスインタ
ーフェイス21からトランスファーテーブルメモリ22への
入力が行われている場合に、プロセッサユニット26が次
のデータを入力出来なくなるので一次保存しておくため
のメモリである。ジェネレータキューはプロセッサユニ
ット26で数値発生を行うデータを一時保存しておくため
のメモリであり、前記データキューの空きがある一定値
（例えば全データキュー容量の半分）以上あるか否かの
情報を見て出力することで、過度に数値発生命令を実行
して、実行データがあふれないようにするためのもので
ある。

プロセッサユニット26は算術演算、論理演算、シフ
ト、比較、ビット反転、プライオリティエンコーディン
グ、分流、数値発生、コピーの機能を持つ演算回路であ
る。プロセッサユニット26への入力は１つもしくは２つ
であり、出力は１つから16まで指定できる。入力データ
が１つの場合が単項演算、２つの場合が２項演算であ
り、２項演算で２つのデータを揃わせるのをデータメモ
リ24の２項キューで行い、キューメモリ25を通してプロ
セッサユニット26に２つ同時に入力する。

以上説明した従来のデータフロー処理装置において
は、同一のトランスファーテーブルメモリのアドレスを
持つデータは全く同じ処理をうける。従って複数のデー
タの各々に同一の処理を行う場合は、同じトランスファ
ーテーブルメモリのアドレスを割り当てればよい。

例えば、２つの配列 A₁,A₂,A₃,…,A_N B₁,B₂,B₃,…,B_N との項毎の加算で、 C₁＝A₁＋B₁,C₂＝A₂＋B₂,C₃＝A₃＋B₃,…,C_N＝A_N＋B_N を計算する場合には、 Ｃ＝Ａ＋Ｂ のA,B,Cに対してトランスファーテーブルメモリのアド
レスを割り当てて、配列の各要素を順にA,Bとして順次
入力してやれば順にＣが計算できる。即ち、順序を保っ
たデータの列として扱われるストリーム処理に適してい
る。ここで注意すべきことは、ストリーム処理では各要
素の順序が正しく保存されなればならないという制約が
あることである。

複数カ所で同一データを使用することはしばしば生ず
るものである。例えば画像処理の場合では同一水平ライ
ン上で同じ縦座標値が用いられたり、同一領域で同じ色
データ値を用いたりすることがある。従来のデータフロ
ー装置での同一のデータを数カ所で用いる場合の簡単な
フローグラフを第３図に示す。

Ａというデータが３回計算に使われているが、このよ
うな場合従来は第一の方法として、コピー命令で複製デ
ータをA_a,A_b,A_cのように作り、B,C,Dの各データと２項
キュー命令で待ち合わせをして演算する様にしていた。
このため複製データが多いとデータの転送量がボトルネ
ックとなってしまう可能性があった。

従来の第二の方法はデータメモリの定数保持機能を用
い、書き込み命令と読みだし命令を使って第３図のフロ
ーグラフを第４図のようにする。ここではデータＡがデ
ータメモリ上に一旦定数として書き込まれて、B,C,Dの
データはそれを読みだして２項演算するのでデータの転
送量は減っている。しかし、Ａが書き込まれているか否
かとB,C,Dでの読みだしが独立しているのでＡの書き込
みとＡの読みだしとの同期が取れない可能性がある。つ
まりＡが同一の値であるように、B,C,Dの読みだしデー
タの発生をコントロールして、Ａがストリームであって
もA₁,A₂,A₃,…という値の更新が、B,C,Dの各ストリーム
による読みだし後となるよう同期を保証しなければなら
ない。しかし、従来のデータフロー処理装置ではこれを
保証する機構は設けられておらずこのような処理を効率
よく行えなかった。

（発明の目的） 本発明の目的は、同一データを複数の演算で用いると
きに、データ転送量の少なくて済むデータメモリの書き
込み命令、読みだし命令を用いた場合でも、ストリーム
処理の順序が正しく保たれるデータフロー処理装置の実
現を可能にする２項データメモリの提供にある。

（課題を解決するための手段） 従来技術における前述の課題を解決し上記目的を達成
するために本発明が提供する手段は、 演算データに識別子とデータ番号を持たせた組データ
を用いたデータ駆動方式で演算を制御し２項演算のデー
タ間の同期をとる２項データメモリであって、 書き込み命令と読みだし命令とで共通に参照され、書
き込み領域と読みだし領域のそれぞれに対する先頭アド
レス、書き込みと読みだしのそれぞれに対する最新デー
タ番号、許容番号数、最大読みだし数とを貯え、入力し
たデータのデータ番号と前記最新データ番号との比較結
果を出力するテーブルメモリと、 前記テーブルメモリからのデータの待ち合わせを行う
キューメモリと、 前記キューメモリからデータを入力してその演算デー
タ若しくは演算データと識別子とフラグの組データの書
き込み又は読みだしを行うデータメモリと、 前記キューメモリから書き込み命令のデータあるいは
読みだし命令のデータの到着により、命令及び前記テー
ブルメモリの出力値と前記比較の結果に応じて、前記書
き込みの領域の先頭アドレスに、書き込み又は読みだし
の最新データ番号を許容番号数で割った余りを加算した
アドレス値と、読みだしの領域の先頭アドレスに、読み
だしの最新データ番号を許容番号数で割った余りと最大
読みだし数との積を加算したアドレス値からそのアドレ
スに最大読みだし数を加算したものまでの間のアドレス
値までとのいずれかをアクセスアドレス値として、前記
データメモリのアクセスをコントロールするデータメモ
リコントローラと を具備することを特徴とする。

（作 用） ストリーム処理の順序を扱いやすくするため、本発明
ではパイプラインバスのデータはトランスファーテーブ
ルメモリへのアドレス毎にデータ番号を付加されてい
る。また、入力データのデータ番号によって書き込み命
令、読みだし命令のそれぞれに対して最新のデータ番号
を更新して保持するようになっている。ここで、書き込
みの最新のデータ番号をLWC、読みだしのそれをLRCとす
れば入力したデータのデータ番号と前記最新のデータ番
号を比較することで、書き込みと読みだしの同期が次の
ようにして出来る。

（１） 書き込み命令でLRC＜LWCでは データメモリに入力した書き込みデータ値を格納す
る。

（２） 読みだしでLRC＜＝LWCでは データメモリからデータ値を読みだし２項データとし
て出力する。

（３） 読みだしでLRC＞LWCでは 読みだすべきデータ値がデータメモリにまだ書き込ま
れていないので、入力データのアドレス値とデータ値を
ともにデータメモリに貯える。

（４） 書き込み命令でLRC＞＝LWCでは データメモリに入力データ値を格納すると共に、すで
に（３）に到着した読みだし命令によってデータメモリ
に書かれているアドレス値とデータ値を読みだし、入力
データ値と共に、２項データとして出力する。

（実施例） 次に本発明の実施例について図面を参照して説明す
る。

第１図は本発明の２項データメモリの一実施例を用い
たデータフロー処理装置の一例を示すブロック図であ
る。第１図において本発明を構成するテーブルメモリ、
キューメモリ、データメモリ、及びデータメモリコント
ローラはパラメータテーブルメモリ43、第２キューメモ
リ44、データメモリ45、及びデータメモリコントローラ
48にそれぞれ対応している。

第１図のデータフロー処理装置は外部バス100に接続
されるバスインターフェイス41と、このバスインターフ
ェイス41に信号線201を介して接続されるトランスファ
ーテーブルメモリ42と、このトランスファーテーブルメ
モリ42と信号線202を介して接続されるパラメータテー
ブルメモリ43と、このパラメータテーブルメモリ43と信
号線203を介して接続される第２キューメモリ44と、こ
の第２キューメモリ44から信号線209で接続されるデー
タメモリ45および信号線210で接続されるデータメモリ
コントローラ48、データメモリ45から信号線205を介し
て接続される第１キューメモリ46、この第１キューメモ
リ46に信号線206で接続されかつ信号線207でトランスフ
ァーテーブルメモリ42に接続されているプロセッサユニ
ット47を含んでいる。

トランスファーテーブルメモリ42、パラメータテーブ
ルメモリ43、第２キューメモリ44、データメモリ45、第
１キューメモリ46、プロセッサユニット47はパイプライ
ン方式のバス（以下ではパイプラインバスと呼ぶ）201
−203、209、205−207でリング状に接続されている。

またデータメモリコントローラ48は信号線211を介し
てデータメモリ45の動作を制御し、信号線212を介して
データメモリ45の出力を参照する。

第２図の従来のデータフロー処理装置に対して本発明
によって改良を加えたのは、データ番号の導入、パラメ
ータテーブルメモリ43、第２キューメモリ44、データメ
モリコントローラ48、データメモリ45の部分である。

第２キューメモリ44は本発明のデータメモリ45がデー
タを入力出来ない周期が発生した場合、例えばデータメ
モリ45からいくつかのデータが読みだされる場合に、そ
の間のパイプラインバスの転送でパラメータテーブルメ
モリ43から出力されるデータを一時貯えておくためのも
のである。

第６図にパラメータテーブルメモリ43の具体例の詳細
ブロック図を示す。パイプラインバス203から入力した
データのうちパラメータテーブルメモリ43のアドレス値
は信号線602を介してメモリ61のアドレスとなる。入力
データの命令コードは信号線606によりセレクタ62、更
新コントローラ64に入力される。入力データのデータ番
号は信号線607により、コンパレータ63、メモリ61、パ
イプラインレジスタ65に入力される。

入力データのデータ値は信号線609でパイプラインレ
ジスタ65に入力される。メモリ61の一語は第５図（ａ）
に示すような構成となっており、書き込み命令と読みだ
し命令で共通にアクセスされる。これは書き込み命令と
読みだし命令で同じパラメータテーブルメモリのアドレ
スがトランスファーテーブルメモリ42から読みだされる
ことによる。

メモリ61はパラメータ部とテンポラリ部に分かれてお
り、パラメータ部は実行前にあらかじめ書き込まれる
が、テンポラリ部は実行前に初期化されて実行中に更新
される。

パラメータ部は書き込み命令でのデータ書き込み領域
の先頭アドレス（WBS）、読みだし命令でのデータのふ
くんでいるトランスファーテーブルメモリ42へのアドレ
ス値とフラグを書き込むための領域の先頭アドレス（RB
S）と、ストリーム処理で同時に存在をさせるストリー
ムの長さの最大値（Ｎ）、読みだし命令が１つの書き込
みデータあたり実行される最大値（Ｍ）からなる。

テンポラリ部は書き込みのデータのうちで最新のデー
タ番号に次々と更新されてゆくLWCと、読みだし命令に
対して同様に更新されるLRCとからなる。

WBS,WRS,M,Nのパラメータ部は信号線603を介してパイ
プラインレジスタ65へ出力される。LWCは信号線610、LR
Cは信号線611によってセレクタ62へ入力される。セレク
タ62は書き込み命令ではLRC、読みだし命令ではLWCを信
号線612に選択出力しコンパレータ63に入力する。

コンパレータ63は入力データのデータ番号をコンパレ
ータ63の出力と比較し、比較結果を信号線613を介して
パイプラインレジスタ65へ入力する。更新コントローラ
64はメモリ61のデータ番号の更新制御信号を信号線614
に出力し、命令に対応したLWCもしくはLRCの更新を行
う。

ここで、データ番号を昇順としている場合、コンパレ
ータ63での判定における最新のデータ番号は大きい値の
方である。パイプラインレジスタ65は信号線204を介し
て入力したデータを第２キューメモリに出力する。

第７図はデータメモリコントローラ48の一具体例を示
す詳細なブロック図である。

WSBが信号線701、RBSが信号線702でセレクタ71に入力
され信号線715の選択制御信号に応じて一方が選択され
信号線707に出力される。ストリームの長さの最大値Ｎ
は信号線704を介してマスキング部72に入力され、デー
タ番号も信号線705でマスキング部72に入力され、デー
タ番号をＮで割り算した余りが信号線708に出力され
る。Ｎを２のベキ乗だけとすれば、単にデータ番号の下
位側の数ビットを残すだけでよいので回路は簡単にな
る。

マルチプライヤ73は信号線703を介してＭを入力して
おり、書き込み命令では信号線708からの入力をそのま
ま信号線709に出力し、読みだし命令では信号線708の入
力にＭを乗算して信号線709に出力する。アダー74は信
号線707と709の値を加算してデータメモリ45へのアクセ
スアドレスを生成し、信号線710を介してセレクタ75に
出力する。

セレクタ75はデータメモリ45へ信号線211を介してア
クセスアドレスを出力しデータメモリ45のアクセスが行
われる。また前記アクセスアドレスは信号線211でアダ
ーレジスタ76にも入力される。アダーレジスタ76は入力
をインクリメントして保持して置くレジスタであり、信
号線711を介してセレクタ75のもう一方の入力となり、
セレクタ75で信号線711を選択すれば連続するアドレス
を順次得ることが出来る。

命令コードと前記データ番号の比較結果は信号線706
を介してアクセスコントローラ77に入力される。入力コ
ントローラ77は必要に応じてデータメモリ45から読みだ
したフラグを信号線212から入力して、コントロール信
号を信号線713、714、715に出力する。

アクセスコントローラ77の動作を第８図のタイムチャ
ートで説明する。ここでは作用の項でのべた４種類の動
作がタイムチャートで示されており、Writeが書き込み
命令、Readが読みだし命令の場合であることを示す。図
には入力データのデータ番号とデータメモリ45へのアク
セスアドレスとデータメモリ45へのアクセスのコントロ
ールとが示されている。また、ｎ％ＮはｎをＮで割った
余りを示す。

（ａ） Write（LRC＜LWC）のとき 書き込み命令が読みだし命令よりも先に実行される場
合であり、単にデータがデータメモリに書き込まれる。

（ｂ） Read（LRC＜＝LWC）のとき 読みだし命令でデータメモリに対応するデータ番号の
データが貯えられている場合であるから、単にデータメ
モリが読みだされる。

（ｃ） Read（LRC＞LWC）のとき 読みだし命令であるが読みだし命令の方が書き込み命
令よりも先に到着してしまった場合である。このときは
まず、 RBS＋（ｎ％Ｎ）＊Ｍ のアドレスから順にデータメモリのフラグがオフになっ
ているものを捜してゆき見つかったならばそこに入力デ
ータのトランスファーテーブルメモリ42のアドレス値と
データ値とを書き込む。このフラグをオンとしておくこ
とで、さらに読みだし命令があれば次に番地に書き込ま
れる。

第５図（ｂ）にデータメモリのマップを示す。前記
（ａ）の場合では書き込み命令での書き込みはWBSを先
頭とするＮワードの領域であり、書き込み命令での書き
込みデータ値が書き込まれる。一方（ｃ）の場合ではRB
Sを先頭アドレスとしてＭワード毎の領域がＮ個取られ
ており、読みだし命令が先行してもそのＮ組まではデー
タメモリに貯えられてデータメモリへの書き込み命令が
来るのを待つことになる。

（ｄ） Write（LRC＞＝LWC）のとき 前記（ｃ）の場合が生じた後の書き込み命令ではこの
動作になる。まずデータメモリ45へデータ値を書き込ん
だ後、先行して到着していた読みだし命令のデータ値と
アドレス値を読みだして２項演算の組データとしてデー
タメモリから出力させる。

アクセスコントローラ77はこのようなデータメモリ45
のアクセスアドレスを生成するためにWBS,RBSの選択を
行う選択制御信号を信号線715、マルチプライヤ73の動
作を制御する信号を信号線714、連続するアクセスアド
レスを順次再帰的に生成するための制御信号を信号線71
3を介してセレクタ71、マルチプライヤ73、セレクタ75
に出力する。

データメモリ45から読みだされたデータは入力された
データと共に２項演算用のデータとして信号線205へ出
力される。

（発明の効果） 以上説明した様に、本発明を採用することにより、デ
ータ駆動制御方式の演算装置において、同一データを複
数の演算で使用する場合に、データを複製してデータの
転送量を増やすことなくストリーム処理の順序性を保証
した演算を行えるようになる。このことはプログラミン
グにおいて同期を考慮する必要がなくなり、プログラム
が簡単化される効果と、トランスファーテーブルメモリ
のアドレス使用量が消滅されプログラムサイズを小さく
する効果がある。また複製命令を用いた場合に比べて読
みだし命令の先行が頻繁でなければデータ転送量が減少
して処理速度が短縮される効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の２項データメモリを用いた
データフロー処理装置の一例の構成を示すブロック図、
第２図は従来のデータフロー処理装置の構成を示すブロ
ック図、第３図は複製命令を用いるフローグラフの一例
を示す図、第４図は書き込み読みだし命令を用いるフロ
ーグラフの一例を示す図、第５図は第１図実施例におけ
るパラメータテーブルメモリとデータメモリの内容を説
明する図、第６図は第１図実施例におけるパラメータテ
ーブルメモリの一具体例を示すブロック図、第７図は第
１図実施例におけるデータメモリコントローラの一具体
例を示すブロック図、第８図はデータメモリでのメモリ
アクセスを説明するためのタイムチャートである。 41,21……バスインターフェイス、42,22……トランスフ
ァーテーブルメモリ、43,23……パラメータテーブルメ
モリ、44……第２キューメモリ、45,25……データメモ
リ、48……データメモリコントローラ、46……第１キュ
ーメモリ、25……キューメモリ、47,26……プロセッサ
ユニット、61……メモリ、64……更新コントローラ、6
2,71,75……セレクタ、63……コンパレータ、65……パ
イプラインレジスタ、72……マスキング部、73……マル
チプライヤ、74……アダー、76……アダーレジスタ、77
……アクセスコントローラ、100,201−212,602−603,60
6,607,609,610−614,701−711,713−715……信号線。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】演算データに識別子とデータ番号を持たせ
   た組データを用いデータ駆動方式で演算を制御し２項演
   算のデータ間の同期をとる２項データメモリにおいて、 書き込み命令と読みだし命令とで共通に参照され、書き
   込み領域と読みだし領域のそれぞれに対する先頭アドレ
   ス、書き込みと読みだしのそれぞれに対する最新データ
   番号、許容番号数、最大読みだし数とを貯え、入力した
   データのデータ番号と前記最新データ番号との比較結果
   を出力するテーブルメモリと、 前記テーブルメモリからのデータの待ち合わせを行うキ
   ューメモリと、 前記キューメモリからデータを入力してその演算データ
   若しくは演算データと識別子とフラグの組データの書き
   込み又は読みだしを行うデータメモリと、 前記キューメモリから書き込み命令のデータあるいは読
   みだし命令のデータの到着により、命令及び前記テーブ
   ルメモリの出力値と前記比較の結果に応じて、前記書き
   込みの領域の先頭アドレスに、書き込み又は読みだしの
   最新データ番号を許容番号数で割った余りを加算したア
   ドレス値と、読みだしの領域の先頭アドレスに、読みだ
   しの最新データ番号を許容番号数で割った余りと最大読
   みだし数との積を加算したアドレス値からそのアドレス
   に最大読みだし数を加算したものまでの間のアドレス値
   までとのいずれかをアクセスアドレス値として、前記デ
   ータメモリのアクセスをコントロールするデータメモリ
   コントローラと を具備することを特徴とする２項データメモリ。