JPH03214498A - 半導体メモリシステム - Google Patents

半導体メモリシステム

Info

Publication number
JPH03214498A
JPH03214498A JP2009575A JP957590A JPH03214498A JP H03214498 A JPH03214498 A JP H03214498A JP 2009575 A JP2009575 A JP 2009575A JP 957590 A JP957590 A JP 957590A JP H03214498 A JPH03214498 A JP H03214498A
Authority
JP
Japan
Prior art keywords
write
eprom
data
semiconductor memory
memory system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009575A
Other languages
English (en)
Other versions
JP2654215B2 (ja
Inventor
Hitoshi Kondo
仁史 近藤
Tetsuya Yamamoto
哲哉 山本
Yukihiro Saeki
佐伯　幸弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP957590A priority Critical patent/JP2654215B2/ja
Priority to EP91100033A priority patent/EP0438050B1/en
Priority to DE69119101T priority patent/DE69119101T2/de
Priority to US07/639,331 priority patent/US5229972A/en
Priority to KR1019910000880A priority patent/KR910014813A/ko
Publication of JPH03214498A publication Critical patent/JPH03214498A/ja
Priority to KR2019950028108U priority patent/KR960000771Y1/ko
Application granted granted Critical
Publication of JP2654215B2 publication Critical patent/JP2654215B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の■的］ （産業上の利用分野） 本発明は、半導体メモリシステム、特にＥ　Ｐ　Ｒ　Ｏ
　Ｍ　（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｐｒｏｇｒａａａ
＋ａｂｌｃ　ＲｅａｄＯｎｌｙ　ＭｅＩＩｏｒｙ　　；
紫外線消去型再書込み可能な読み出し専用メモリ）の使
用に際してバンク切換制御をｊｊうシステム１こ関する
。
（従来の技術） １Ｆ意の７′ドレスに１Ｆ意の順序でアクセスすること
をｚ′『すものの、読み出しを、主な、あるいは唯一の
動作とするＲ　Ｏ　Ｍ　ＣＩ？ｃａｄ　Ｏｎｌｙ　Ｍｅ
ｍｏｒｙ　；読み出し専用メモリ）は、データを書き込
む（プログラムする）方法によって、以ドの３種類に大
別される。
■　マスクＲＯＭは、データの書き込みをウェハプロセ
ス中に行なってしまう。
■　ＥＰＲＯＭは、ユーザが電気的ｆ段によりデータを
書き込めるが、再度書き込むための前データの消去時に
紫外線照射処理が必要になるか、あるいは再度書き込み
が不可能である。
■　Ｅ　Ｅ　Ｐ　Ｒ　Ｏ　Ｍ　（Ｅｌｅｃｔｒｉｃａｌ
ｌｙ　Ｅｒａｓａｂｌｃａｎｄ　Ｐｒｏｇｒａｍｍａｂ
ｌｃ　ＲＵＭ：電気的消去型＋１ｉ書込み口■能なＲＯ
Ｍ＞は、ユーザが電気的手段によりデータの書き込み／
消去を行うことがｎ■能である。
ところで、上記■、■のようなユーザが電気的にデータ
を書き込めるＲＯＭの内、ＥＥＰＲＯＭは電気的書き込
み／消去が可能であるため、Ｓ　Ｒ　Ａ　Ｍ　（　ＳＬ
ａＬｉｃ　Ｒａｎｄｏ−＾ｃｃｅｓｓ　Ｍｅｍｏｒｙ　
　；スタティック型ランダムアクセスメモリ）のような
使い方が可能であり、しかも、データ保存のためのバソ
テリ・バックアップが不必要であるという高付加価値を
提洪することができるが、ＩＩ！ｌｉ洛が高いので、廉
価なシステムを構築しようとした場合に手が届き難い。
これに対して、目的とするシステムの動作中にＲ　Ｏ　
Ｍデータを書き換える必要がないような場凸、あるいは
、データの書き込みが一度しか必要でないような場合に
は、ＥＥＰＲＯＭに比べて兼価なＥＰＲＯＭを使用する
ことが望ましい。
第２図は、従来のＥＰＲＯＭシステムのブロック構成の
一例を示している。メモリ・セル・アレイ２１は、８ビ
ット長のデータ（ワード）を８１９２（８ｋ）ワード分
み己憶できる６’）５３６（６４　ｋ）ビット分の記憶
容量をＨする。アドレスバッファ２２は、１３ビットの
アドレス入力信号Ａロ〜ＡＩ２が人力し、上位８ビット
のロー・アドレス信号をロー・デコーダ２３に入力し、
ド位５ビットのカラム・アドレス信号をカラム・デコー
ダ２４に人力する。ロー・デコーダ２３は、８ビットの
口−・アドレス信号をデコードし、メモリ・セル・アレ
イ２１の２５６本のロー線を選択制御する。カラム・デ
コーダ２４は、５ビットのカラム・アドレス信号をデコ
ードし、メモリ・セル・アレイ２１の′３２本のカラム
線に対応して接続されている３２個のカラム・ゲート２
５を選択制御する。カラム・ゲート２５の出力側には８
ビット分の出力バッファ２６が接続されている。書き込
み／読み出し制御回路２７は、通常の電源電圧Ｖ　ｃｅ
，接地電位ＧＮＤのほかに、書き込み電圧（プログラム
電圧）Ｖｐｐ，ロウ（低レベル）アクディブのチップイ
ネーブル１二号ＣＥ，ロウアクティブのプログラム信号
ＰＧＭ，ロウアクティブの出力イネーブル信号ＯＥが人
力し、ＥＰＲＯＭの動作モードに応して各回路部に所要
の動作電圧および制御ｆＪ号を供給する。即ち、チップ
イネーブル信号ＣＥがアクティブになると、前記アドレ
スバッファ２２、口−・デコーダ２３およびカラム・デ
コーダ２４を活性化し、プログラム信号ＰＧＭがアクテ
ィブになる書き込みモード時には書き込み電圧ｖｐｐを
所要の回路部に倶給し、プログラム信号ＰＧＭが非アク
ティブになる読み出しモード時には、出力イネーブル信
号ＯＥがアクティブになると、出力バッファ２６を活性
化する。
上記ＥＰＲＯＭにおいて、データの読み出し動作に際し
ては、チップイネーブル信号ＣＥをロウレベル“Ｌ”　
プログラム信号ＰＧＭをハイレベル”Ｈ“にした状態で
、アドレス入力信号ＡＯ〜ＡＩ２により読み出しアドレ
スを決定した後、出力イネーブル信号ＯＥを“Ｈ“レベ
ルから“Ｌ゜レヘルに変化させることにより、メモリ・
セル・アレイ２１からカラムゲート２５、出力バッファ
２６を介して出力端子ＯＯ〜０７に８ビット長の出力デ
ータを読み出す。また、データの書き込みは、紫外線照
射によるデータの一括消去を行なった後、チソブイネー
ブル信号ＣＥを′Ｌ“レベル、出力イネーブル信号ＯＥ
を“Ｈ”レベルにした状態で、アドレス人力信号Ａロ〜
ＡＩ２により書き込みアドレスを決定すると共に出力端
Ｔ−　０　０〜ｏ７に印加する書き込みデータを決定し
た後、プログラム他号ｐ　ｃ；　Ｍを“Ｈ“レベルから
“Ｌ゜レベルに変化させることにより、カラムゲート２
５を介してメモリ・セル・アレイ２１に８ビット長のデ
ータを電気的に書き込む。
なお、データ書き込みが一度しか必要でない場合には、
ＥＰＲＯＭパッケージの透明窓を省略してコストを下げ
たＯ　Ｔ　Ｆ　Ｒ　Ｏ　Ｍ　（Ｏｎｅ　Ｔｉｍｅ　ＰＲ
ＯＭワンタイムＰＲＯＭ）が使用可能である。このＯ　
Ｔ　Ｐ　Ｒ　Ｏ　Ｍシステムの構成は、上記ＥＰＲＯＭ
システムの構成と同一であるが、集積回路バッケジに紫
外線照射用の透明窓がないのでユーサによるデータの消
去が不可能であり、ユーザによるデータの書き込みは１
回のみに限られる。
上記したようなＥＰＲＯＭシステムに対するデータ書き
換え時には、通常、ＥＰＲＯＭ搭載ボードからＥＰＲＯ
Ｍ集積回路を一旦取り外し、Ｅ　Ｐ　Ｒ　Ｏ　Ｍパッケ
ージの透明窓がらＥＰＲＯＭチップに紫外線を照射して
データを消去し、さらに、専用のＥＰＲＯＭデータ・ラ
イタを使用して再書き込みすることになる。
そして、このようなＥＰＲＯＭをプログラム・メモリと
して取り入れたシステムにおいて、システム的に完成し
たプログラムは１回のみの書き込みで済むが、システム
にプログラムによる機能追加を行ないたい場合やシステ
ムが不完全であった場合には数回の書き換えが必要にな
る。また、ＥＰＲＯＭの別の用途として機械制御の微調
整用データメモリやシステムのセキュリティ用の暗証番
号登録メモリとして使用されることがある。
機械制御の微：Ｊ５整用データの場合は機械の組み立て
／調整玉程の中で１回〜数回、セキュリティ用の暗証番
号の場合も初期の暗証番号登録時と、その後、（”１　
’：’；゜かの原因により暗証番号を変更する必要の生
したときの数回の書き換えが行なえれば良いと言うこと
になる。
上記のように数回の書き込みが必要な場合は、集積回路
パッケージにデータ消去のための紫外線照射用透明窓の
あるＥＰＲＯＭを用いるか、電気的消去／書き込みの口
■能なＥＥＰＲＯＭを用いることになるが、透明窓のあ
るパッケージは高価であるし、ＥＥＰＲＯＭは集積回路
チップ臼体が高価であるため、結果的に実現したいシス
テムが高価なものになってしまう。
（発明が解決しようとする課題） 上記したように従来のＥＰＲＯＭシステムは、ｌ（数回
の書き込みが必要な場合には、通常は、各書き込み毎に
ＥＰＲＯＭ搭載ボードからＥ　Ｐ　Ｒ　Ｏ　Ｍ集積回路
を一旦取り外して紫外線照射用透明窓からＥＰＲＯＭチ
ップに紫外線を照射してデータを消去する必要があり、
しかも、集積回路パッケージにデータ消去のための紫外
線照射用窓のある高価なＥ　Ｐ　Ｒ　Ｏ　Ｍを用いる必
要があるので、コスト而、取扱い而で不利であるという
問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、ＥＰＲＯＭに対して複数回の古き込みが必要
な場合でも、各書き込み毎にＥＰＲＯＭＪｇ載ボードか
らＥＰＲＯＭ集積回路を一旦取り外して紫外線照射によ
りデータを消去することなく書き換えることがｒ＋Ｊ能
になり、しかも、集積回路パッケージにデータ消去のた
めの紫外線照射用窓のある高価なＥＰＲＯＭを必ずしも
用いる必要がなくなり、コスト而、取扱い曲で杵しく白
゜利になる半導体メモリシステムを提供することにある
。
［発明の構成コ （課題を解決するための手段） 本発明の半導体メモリシステムは、記憶させたいプログ
ラム容量以上のある記憶容量を単位領域とするバンクを
複数持ったＥＰＲＯＭと、このＥＰＲＯＭに対するデー
タ書き込みモード時には、このＥＰＲＯＭに対するプロ
グラム書き込み回数を記憶するための古き込み回数レジ
スタの内容に応じて上記ＥＰＲＯＭ内の未書き込みのバ
ンクをアドレス指定し、データ書き込み後に上記書き込
み回数レジスタの内容を史新し、上記ＥＰＲＯＭに対す
るデータ読み出しモード時には、前記書き込み回数レジ
スタの内容に応じて上記ＥＰＲＯＭ内のハンクをアドレ
ス指定するように制御するバンク切換制御回路とを具備
することを特徴とする。
（作用） 紫外線照射によりデータを消去してから再書き込みを行
なうのではなく、一度書き込みを行なったＥＰＲＯＭ内
のメモリ・セル・アレイ領域（バンク）は２度以上は使
用せず、書き込みのたびにアクセスするバンクを切り換
える。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
第１図に示す十導体メモリシステムにおいて、ＥＰＲＯ
ＭＩＯは、記憶させたいプログラム容量以上のある記憶
容量を単位領域とするバンクを複数持っているものが用
いられる。ここで、１バンクの記憶容量が例えば１０２
４　（ｌｋ）ワードであるとし、例えば８バンク分の記
憶容ｊｉ　（　１　ｋワード×８個）を持っているもの
とすれば、第２図を参照して前述した従来例と同様の構
成で、８１９２（８ｋ）ワード×８ビットの記憶容量を
有するＥＰＲＯＭを使用することができる。但し、本実
施例では、このＥＰＲＯＭは、パッケージにデータ消去
のための紫外線照射用透明窓があってなくてもどちらで
もよいが、透明窓がないものは安価に人手することがで
きる。
上記ＥＰＲＯＭ１０は、通常の電源電圧Ｖｃｃ、接地電
位ＧＮＤのほかに、書き込み電圧ＶＩＳＩＴ．ロウアク
ティブのチップイネーブル信号ＣＥ，ロウアクティブの
プログラム信号ＰＧＭ，ロウアクティブの出力イネーブ
ル信号ＯＥ，１３ビットのアドレス信号ＡＯ〜Ａｌ２が
入力する。但し、この半導体メモリシステムに供給され
るアドレス信号は、１バンク分の１０２４（ｌｋ）ワー
ドを指定するのに必要な１０ビットのアドレス信号ＡＯ
〜Ａ９であり、上位３ビット分のアドレス信号ＡＩＯ〜
Ａｌ２は、後述するようにシステム内部で生成される。
そして、本実施例では、上記ＥＰＲＯＭの特定の１ワー
ド（通常は、最終アドレスの１ワード）を書き込み回数
を記憶するための書き込み回数レジスタＷＲとして確保
しており、後述するように、各書き込み毎に８ビットの
うちの書き込み状態のデータの数を順に増加させる。
データ書き込み回路１１は、プログラムｌｊ号ＰＧＭ人
力がアクティブになると、電源電圧Ｖｃｃ人力を昇圧し
て書き込み電圧ｖｐｐを生成して上記ＥＰＲＯＭに供給
するための書き込み電圧供給回路１２と、８ビットの書
き込みデータ人カバッフ７１３とをＨする。
また、バンク切換制御回路１４は、前記ＥＰＲＯＭＩＯ
に対するプログラム書き込み回数に応じてＥＰＲＯＭＩ
Ｏの書き込み／読み出しを行なうバンクを切換制御する
機能を持つ。即ち、チップイネーブル信号ＣＥがアクテ
ィブになった後にプログラムｆｄＪＩ−ｊＰＧＭがアク
ティブになるデータ書き込みモード時には、書き込み同
数レジスタＷＲの内容に応じてＥＰＲＯＭＩＯ内の未書
き込みのバンクをアドレス指定し、データ書き込み後に
上記書き込み回数レジスタＷＲの内容を更新し、チップ
イネーブル信号ＣＥがアクティブになった後に出力イネ
ーブル信号ＯＥがアクティブになるデータ読み出しモー
ド時には、前記書き込み回数レジスタＷＲの内容に応じ
て上記ＥＰＲＯＭ１０内のバンクをアドレス指定するよ
うに制御する。具体的には、チップイネーブル信号ＣＥ
がアクティブになると、前記書き込み回数レジスタＷＲ
からの８ビットの内容を読み出して読み出しレジスタＲ
Ｒに格納する読み出し回路と、この読み出しレジスタＲ
Ｒの８ビットの内容を３ビットのパイナリーコードに変
換するエンコーダ１６と、システムに供給される１０ビ
ットのアドレス人力信号ＡＯ〜Ａ９の上位にアドレス信
号ＡＩＯ〜ＡＩ２として上記エンコーダ１６の３ビット
の出力を付加するアドレスバッファ１７と、データ書き
込みモード時には、ＥＰＲＯＭに対するデータ書き込み
後に上記書き込み回数レジスタＷＲの内容を更新する書
き込み回数更新回路１８とを有する。
次に、上記実施例のメモリシステムにおけるＥＰＲＯＭ
バンクの切り換え動作、特にバンク切換制御回路１４の
動作を説明する。
本システムの初期状態では、製造段階でＥＰＲＯＭチッ
プに紫外線を照射してデータを消去状態（例えば“Ｏ”
）にしておくものとすれば、書き込み回数レジスタＥＲ
の内容は０　０　０　０　０　０　０　０てある。
］同１−１の書き込み動作は、開始時に書き込み同数レ
ジスタＷＲから読み出した００００００００を読み出し
レジスタＲＲに格納し、システムに与えられる読み出し
アドレスＡＯ〜Ａ９の上位にエンコーダ１６の３ビット
の出力ＡＩＯ〜ＡＩ２（値：０００）を付加するので、
アドレスＯＯＯＯＨ〜０３ＦＦＨの１０２４ワードの範
囲内で書き込みが行なオ）れる。そして、この１回目の
データ書き込み後に、書き込み回数レジスタＷＲの８ビ
ットのうちの書き込み状態のデータの数を１つ増加させ
る、例えば０００００００１に更新する。なお、書き込
み回数レジスタＷＲの内容がｏｏｏｏｏｏｏｏである時
（初期状態の時）に読み出し動作を行う場合は、アドレ
スＯＯＯＯＨ〜０′３ＦＦＨの１０２４ワードの範囲内
で読み出しが行われ、書き込み回数レジスタＷＲの内容
は更新しない。また、１回目の書き込み後に読み出し動
作を行う場合は、開始時に書き込み回数レジスタＷＲか
ら読み出した０００００００１を読み出しレジスタＲＲ
に格納し、システムに与えられる読み出しアドレスＡＯ
〜Ａ９の上位にエンコーダ１６の３ビットの出力ＡＩＯ
〜Ａｌ２（値：００１）を付加するので、アドレス０４
００Ｈ〜０７ＦＦＨの１０２４ワードの範囲内で読み出
しが行われ、書き込み回数レジスタＷＲの内容は更新し
ない。
２回口の書き込み動作は、開始時に書き込み回数レジス
タＷＲから読み出した０００００００１を読み出しレジ
スタＲＲに格納し、システムに与えられる読み出しアド
レスＡＯ〜Ａ９の上位にエンコーダ１６の３ビットの出
力ＡＩＯ〜Ａｔ２（ｆｆｉ：００１）を付加するので、
アドレス０４００Ｈ〜０７ＦＦＨの１０２４ワードの範
囲内で書き込みが行なわれる。そして、この２回目のデ
ータ書き込み後に、書き込み回数レジスタＷＲの８ビッ
トのうちの書き込み状態のデータの数をさらに１つ増加
させる、例えば００００００１　１に更新する。
このように２回［１の書き込みを行った後に読み出し動
作を行う場合は、土記したように０４００Ｈ〜０７ＦＦ
Ｈの範囲内で読み出しアドレスがＥＰＲＯＭに与えられ
るので、１回目に書き込みを行なったアドレスＯＯＯＯ
Ｈ〜０３ＦＦＨの領域にはアクセスしないことになる。
３回目の古き込み動作はアドレス０８００Ｈ〜ＯＢＦＦ
Ｈの１０２４ワードの範囲内で行なわれ、以下同様にし
て、８回口（アドレスＩＣＯＯＨ〜ＩＦＦＨ）までバン
クを切り換えて書き込み／読み出しを行うことがｒ＋Ｊ
能である。
なお、上記実施例では、書き込み回数レジスタＷＲとし
て、ＥＰＲＯＭ１ｎのメモリセルの一部を用いたが、Ｅ
ＰＲＯＭＩＯとは別に形成された不揮発性記憶素子（例
えばＥ　Ｐ　Ｒ　Ｏ　Ｍ　ｇ子とか、電流により溶断制
御されるポリシリコンヒューズなど）を用いるようにし
てもよい。
また、前記バンク切換制御回路１４およびデータ書き込
み回路１１を、ＥＰＲＯＭＩＯと同じ集積回路チップ上
に形成するようにしてもよいが、ＥＰＲＯＭＩＯとは別
の集積回路チップに形成してもよく、このバンク切換制
御回路１４を形成するチップ上に書き込み回数レジスタ
ＷＲ用の不揮発性記憶素子を形成するようにしてもよい
。
［発明の効果］ 上述したように本発明によれば、ＥＰＲＯＭに対して複
数回の書き込みが必要な場合でも、各書き込み毎にＥＰ
ＲＯＭ搭載ボードからＥＰＲＯＭ集積回路を一旦取り外
して紫外線照射によりデータを？ｒ１１することな《書
き換えることが可能になり、しかも、集積回路パッケー
ジにデータ消去のための紫外線照射用透明窓のある高価
なＥＰＲＯＭを必ずしも用いる必要がなくなり、コスト
面、取扱い面で著しくＨ利になる半導体メモリシステム
を実現することができる。
【図面の簡単な説明】
′；ｊＳ１図は本発明の半導体メモリシステムの一実施
例を示すブロック図、第２図は従来中のＥＰＲＯＭシス
テムの一例を示すブロック図である。 １０・・・ＥＰＲＯＭ，１１・・・データ書き込み回路
、１２・・・書き込み電圧は給回路、１３・・・書き込
みデータ人カバソファ、１４・・・バンク切換制御回路
、１６・・・エンコーダ、１７・・・アドレスバッファ
、１８・・・書き込み同数更新回路、ＷＲ・・・書き込
み同数レジスタ、ＲＲ・・・読み出しレジスタ。

Claims (6)

    【特許請求の範囲】
  1. （１）記憶させたいプログラム容量以上のある記憶容量
    を単位領域とするバンクを複数持ったＥＰＲＯＭと、 このＥＰＲＯＭに対するデータ書き込みモード時には、
    このＥＰＲＯＭに対するプログラム書き込み回数を記憶
    するための書き込み回数レジスタの内容に応じて上記Ｅ
    ＰＲＯＭ内の未書き込みのバンクをアドレス指定し、デ
    ータ書き込み後に上記書き込み回数レジスタの内容を更
    新し、上記ＥＰＲＯＭに対するデータ読み出しモード時
    には、前記書き込み回数レジスタの内容に応じて上記Ｅ
    ＰＲＯＭ内のバンクをアドレス指定するように制御する
    バンク切換制御回路 とを具備することを特徴とする半導体メモリシステム。
  2. （２）前記ＥＰＲＯＭのパッケージには、データ消去用
    の紫外線照射窓が形成されていないことを特徴とする請
    求項１記載の半導体メモリシステム。
  3. （３）前記書き込み回数レジスタは、前記 ＥＰＲＯＭのメモリセルの一部が用いられていることを
    特徴とする請求項１または２記載の半導体メモリシステ
    ム。
  4. （４）前記書き込み回数レジスタは、前記 ＥＰＲＯＭとは別に形成された不揮発性記憶素子が用い
    られていることを特徴とする請求項１または２記載の半
    導体メモリシステム。
  5. （５）前記バンク切換制御回路は、前記 ＥＰＲＯＭと同じ集積回路チップ上に形成されているこ
    とを特徴とする請求項１または２記載の半導体メモリシ
    ステム。
  6. （６）前記バンク切換制御回路は、前記 ＥＰＲＯＭとは別の集積回路チップに形成されているこ
    とを特徴とする請求項１または２記載の半導体メモリシ
    ステム。
JP957590A 1990-01-19 1990-01-19 半導体メモリシステム Expired - Fee Related JP2654215B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP957590A JP2654215B2 (ja) 1990-01-19 1990-01-19 半導体メモリシステム
EP91100033A EP0438050B1 (en) 1990-01-19 1991-01-02 Nonvolatile semiconductor memory system
DE69119101T DE69119101T2 (de) 1990-01-19 1991-01-02 Nichtflüchtiges Halbleiterspeichersystem
US07/639,331 US5229972A (en) 1990-01-19 1991-01-10 Nonvolatile semiconductor memory system
KR1019910000880A KR910014813A (ko) 1990-01-19 1991-01-19 반도체메모리시스템
KR2019950028108U KR960000771Y1 (ko) 1990-01-19 1995-10-09 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP957590A JP2654215B2 (ja) 1990-01-19 1990-01-19 半導体メモリシステム

Publications (2)

Publication Number Publication Date
JPH03214498A true JPH03214498A (ja) 1991-09-19
JP2654215B2 JP2654215B2 (ja) 1997-09-17

Family

ID=11724112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP957590A Expired - Fee Related JP2654215B2 (ja) 1990-01-19 1990-01-19 半導体メモリシステム

Country Status (5)

Country Link
US (1) US5229972A (ja)
EP (1) EP0438050B1 (ja)
JP (1) JP2654215B2 (ja)
KR (1) KR910014813A (ja)
DE (1) DE69119101T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120244A (ja) * 2004-10-21 2006-05-11 Fujitsu Ltd 半導体記憶装置および半導体記憶装置の制御方法
JP2006155710A (ja) * 2004-11-26 2006-06-15 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2006179171A (ja) * 2004-12-22 2006-07-06 Samsung Electronics Co Ltd マルチタイムプログラマブル半導体メモリ装置及びマルチタイムプログラマブル半導体メモリ装置のマルチタイムプログラミング方法
JP2013514573A (ja) * 2009-12-18 2013-04-25 エスティー‐エリクソン（フランス）エスエーエス データを格納するための方法及び装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0596198B1 (en) * 1992-07-10 2000-03-29 Sony Corporation Flash eprom with erase verification and address scrambling architecture
US5553019A (en) * 1995-01-23 1996-09-03 Motorola, Inc. Write-once read-many memory using EEPROM cells
US5732017A (en) * 1997-03-31 1998-03-24 Atmel Corporation Combined program and data nonvolatile memory with concurrent program-read/data write capability
FR2840443B1 (fr) * 2002-06-04 2005-04-29 St Microelectronics Sa Element memoire presentant un nombre defini de cycles d'ecriture
JP3833970B2 (ja) * 2002-06-07 2006-10-18 株式会社東芝 不揮発性半導体メモリ
US7350921B2 (en) * 2003-06-23 2008-04-01 Phillip V. Ridings iQueVision: animated / vision testing system
US9090207B2 (en) * 2010-05-27 2015-07-28 Boxx Corp. Two wheeled vehicle with lighting system that generates defined image on riding surface
KR102195893B1 (ko) * 2014-02-19 2020-12-29 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5549368U (ja) * 1978-09-27 1980-03-31
JPS62277696A (ja) * 1986-05-26 1987-12-02 Nec Corp 半導体記憶集積回路
JPS62283497A (ja) * 1986-05-31 1987-12-09 Canon Inc メモリ書き込み制御方法
JPS62289998A (ja) * 1986-06-06 1987-12-16 Mitsubishi Electric Corp Ｅ↑２ｐｒｏｍ書込み制御装置
JPH01264696A (ja) * 1988-04-15 1989-10-20 Nec Corp Ｅｐｒｏｍ
JPH01277397A (ja) * 1988-04-28 1989-11-07 Sony Corp 情報記憶読出方法とその装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3123654A1 (de) * 1981-06-15 1983-01-20 Vdo Adolf Schindling Ag, 6000 Frankfurt Schaltungsanordnung zur speicherung eines mehrstelligen dekadischen zaehlwerts einer von einem fahrzeug zurueckgelegten wegstrecke
JPS5916187A (ja) * 1982-07-19 1984-01-27 Meidensha Electric Mfg Co Ltd 記憶装置
JPS6049218A (ja) * 1983-08-30 1985-03-18 Nippon Denso Co Ltd 車両用走行距離計
US4754435A (en) * 1985-02-14 1988-06-28 Nec Corporation Semiconductor device having a memory circuit
GB2171543B (en) * 1985-02-27 1988-04-20 Hughes Microelectronics Ltd Counting circuit which provides for extended counter life
JPS63181190A (ja) * 1987-01-23 1988-07-26 Nippon Telegr & Teleph Corp <Ntt> 情報記憶方法
IT1228931B (it) * 1987-08-14 1991-07-10 Alfa Lancia Ind Guarnizione di tenuta e di finizione per una autovettura
KR0135082B1 (ko) * 1988-04-28 1998-04-20 오가 노리오 정보 기억방법 및 그 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5549368U (ja) * 1978-09-27 1980-03-31
JPS62277696A (ja) * 1986-05-26 1987-12-02 Nec Corp 半導体記憶集積回路
JPS62283497A (ja) * 1986-05-31 1987-12-09 Canon Inc メモリ書き込み制御方法
JPS62289998A (ja) * 1986-06-06 1987-12-16 Mitsubishi Electric Corp Ｅ↑２ｐｒｏｍ書込み制御装置
JPH01264696A (ja) * 1988-04-15 1989-10-20 Nec Corp Ｅｐｒｏｍ
JPH01277397A (ja) * 1988-04-28 1989-11-07 Sony Corp 情報記憶読出方法とその装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120244A (ja) * 2004-10-21 2006-05-11 Fujitsu Ltd 半導体記憶装置および半導体記憶装置の制御方法
US7898860B2 (en) 2004-10-21 2011-03-01 Fujitsu Semiconductor Limited Semiconductor memory device and method of controlling semiconductor memory device
JP4675082B2 (ja) * 2004-10-21 2011-04-20 富士通セミコンダクター株式会社 半導体記憶装置および半導体記憶装置の制御方法
JP2006155710A (ja) * 2004-11-26 2006-06-15 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4646608B2 (ja) * 2004-11-26 2011-03-09 パナソニック株式会社 半導体記憶装置
JP2006179171A (ja) * 2004-12-22 2006-07-06 Samsung Electronics Co Ltd マルチタイムプログラマブル半導体メモリ装置及びマルチタイムプログラマブル半導体メモリ装置のマルチタイムプログラミング方法
JP4528257B2 (ja) * 2004-12-22 2010-08-18 三星電子株式会社 マルチタイムプログラマブル半導体メモリ装置及びマルチタイムプログラマブル半導体メモリ装置のマルチタイムプログラミング方法
JP2013514573A (ja) * 2009-12-18 2013-04-25 エスティー‐エリクソン（フランス）エスエーエス データを格納するための方法及び装置

Also Published As

Publication number Publication date
DE69119101T2 (de) 1996-10-02
EP0438050B1 (en) 1996-05-01
US5229972A (en) 1993-07-20
JP2654215B2 (ja) 1997-09-17
EP0438050A3 (en) 1992-05-27
KR910014813A (ko) 1991-08-31
EP0438050A2 (en) 1991-07-24
DE69119101D1 (de) 1996-06-05

Similar Documents

Publication Publication Date Title
EP1131700B1 (en) A microcontroller with extended internal data memory
JP3229345B2 (ja) 不揮発性ｉｃメモリ
US8443131B2 (en) Non-volatile memory device
JP2001283594A (ja) 不揮発性半導体記憶装置
US6230244B1 (en) Memory device with read access controlled by code
JPH0823080A (ja) メモリ装置の製造方法およびメモリセル
JPH03214498A (ja) 半導体メモリシステム
JPH1027499A (ja) 区分化された電気的に消去及びプログラムできる冗長を有する不揮発性メモリ装置
JP3940513B2 (ja) 半導体記憶装置
US7565477B2 (en) Semiconductor device and method of controlling the same
US5986965A (en) Method and device for writing data in non-volatile memory circuit
JPH047870A (ja) 不揮発性半導体記憶装置
US20030076714A1 (en) Semiconductor integrated circuit, and a data storing method thereof
US20090091980A1 (en) Semiconductor integrated circuit
JPS63165934A (ja) 消去及び再書き込み可能なｒｏｍ用保護装置
JP4118623B2 (ja) 不揮発性半導体記憶装置
JPH11297066A (ja) 半導体装置
KR960000771Y1 (ko) 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치
JPS59185099A (ja) 不揮発性半導体メモリ
JPH02192099A (ja) 半導体メモリ
JP3891543B2 (ja) 不揮発性半導体記憶装置
KR100903697B1 (ko) 비휘발성 기억장치
CN101006518A (zh) 非易失性半导体存储器用区块保护电路、区块保护方法、及非易失性半导体存储器
JPH05134928A (ja) メモリ装置
KR20000060880A (ko) 특정 어드레스의 메모리 블록 프로텍션 회로

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees