DE69119101T2

DE69119101T2 - Nichtflüchtiges Halbleiterspeichersystem

Info

Publication number: DE69119101T2
Application number: DE69119101T
Authority: DE
Inventors: Hitoshi Kondo; Yukihiro Saeki; Tetsuya Yamamoto
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-01-19
Filing date: 1991-01-02
Publication date: 1996-10-02
Anticipated expiration: 2011-01-03
Also published as: JP2654215B2; EP0438050A2; JPH03214498A; DE69119101D1; EP0438050B1; KR910014813A; EP0438050A3; US5229972A

Description

Die vorliegende Erfindung betrifft ein Halbleiterspeichersystem und insbesondere ein nicht flüchtiges Halbleiterspeichersystem, welches einen elektrisch programmierbaren Nur-Lese-Speicher (EPROM) verwendet.
Die JP-A-63 181 190 offenbart einen nicht flüchtigen Speicher, bei dem eine Vielzahl von Banken sequentiell beschrieben werden und der ein Zuweiserinformationsspeichergebiet aufweist, welches zur Identifizierung der relevanten Bank vorgesehen ist.
In einem Nur-Lese-Speicher (ROM) wie beispielsweise einem Masken-ROM, einem EPROM (einem löschbaren und programmierbaren ROM) oder einem EEPROM (elektrisch löschbaren und programmierbaren ROM) ist ein Zugriff auf beheibige Adressen in einer beliebigen Reihenfolge zugelassen. Da jedoch eine Datenleseoperation eine hauptsächliche oder einzige Operation ist, ist eine Dateneinschreibe-(Programmierungs-)-Zeitgabe in jeder der obigen ROMs wie folgt beschränkt. Das heißt, die Dateneinschreibeoperation wird während es Waferprozesses in dem Masken-ROM durchgeführt. Obwohl in dem EPROM ein Benutzer Daten mittels einer elektrischen Einrichtung schreiben kann, müssen Verarbeitungen mit einer ultravioletten Strahlung zum Löschen von früheren Daten ausgeführt werden, um Daten zu überschreiben, oder eine Überschreibeoperation kann nicht ausgeführt werden. In dem EEPROM kann ein Benutzer beliebig unter Verwendung einer elektrischen Einrichtung Daten- Einschreibe-/Lese-Operationen ausführen.
Wie voranstehend beschrieben kann ein Benutzer in dem EPROM oder EEPROM Daten elektrisch einschreiben und elektrische Einschreibe-/Lösch-Operationen insbesondere in dem EEPROM ausführen.
Deshalb wird das EEPROM als ein statischer Speicher mit wahlfreiem Zugriff (SRAM) verwendet. Zusätzlich kann das EEPROM einen hohen zusätzlichen Wert bereitstellen, nämlich daß es für eine Datenspeicherung keine Batteriepufferung benötigt. Da das EEPROM jedoch teuer ist, ist es für eine Konstruktion eines kostengünstigen Systems ungeeignet.
Wenn eine Daten-Wiedereinschreibeoperation während eines Betriebs eines interessierenden Systems nicht ausgeführt werden muß oder eine Dateneinschreibeoperation nur einmal ausgeführt werden muß, wird bevorzugt, das EPROM zu verwenden, welches billiger als das EEPROM ist. Wenn eine Dateneinschreibeoperation nur einmal ausgeführt werden muß, kann zusätzlich ein Einmal-PROM (OTPROM) verwendet werden, welches durch Weglassen eines transparenten Fensters von einem Gehäuse des EPROM erhalten wird und deshalb billiger ist. Obwohl eine Systemanordnung unter Verwendung dieses OTPROM die gleiche wie diejenige unter Verwendung des EPROM ist, kann ein Benutzer Daten nicht löschen, da in einem Gehäuse einer integrierten Schaltung kein transparentes Fenster für eine ultraviolette Strahlung gebildet ist. Deshalb kann ein Benutzer eine Dateneinschreibeoperation nur einmal ausführen.
Um eine Daten-Wiedereinschreibeoperation in einem System unter Verwendung des EPRONs wie voranstehend beschrieben auszuführen, wird eine EPROM-integrierte Schaltung vorübergehend von einer Platine, auf der das EPROM angebracht ist, entfernt, ultraviolette Strahlen auf ein EPROM-Chip durch ein transparentes Fenster eines Gehäuses des EPROMs zum Löschen von Daten gestrahlt und eine Daten- Wiedereinschreibeoperation unter Verwendung einer exklusiven Einschreibeeinrichtung für EPROM-Daten ausgeführt.
In einem System, welches ein EPROM als einen Programmspeicher verwendet, muß ein Programm nur einmal eingeschrieben werden, wenn das Programm systematisch fertiggestellt ist. Wenn jedoch zu dem System unter Verwendung eines Programms eine Funktion hinzugefügt werden soll oder das System unvollständig ist, muß eine Wiedereinschreibeoperation mehrmals ausgeführt werden. Als andere Anwendung des EPROMs wird das EPROM zusätzlich manchmal als ein Speicher von Feineinstelldaten für eine Maschinensteuerung oder als ein Kennwortregistrierungsspeicher für eine Systemsicherheit verwendet. Feineinstellungsdaten für eine Maschinensteuerung müssen nur einmal bis mehrere Male während Maschinenzusammenbau-/Einstell-Schritten neu geschrieben werden, und ein Sicherheitskennwort muß nur bei einer anfänglichen Kennwortregistrierung eingeschrieben und mehrere Male neu eingeschrieben werden, wenn das Kennwort wegen anderer Gründe geändert werden muß.
Wenn eine Einschreiboperation wie voranstehend beschrieben mehrmals ausgeführt werden muß, wird ein EPROM mit einem gegenüber ultravioletter Strahlung transparenten Fenster für eine Datenlöschung in einem Gehäuse einer integrierten Schaltung oder ein EEPROM, welches elektrische Lösch- /Einschreibe-Operationen ausführen kann, verwendet. Da jedoch ein Gehäuse mit einem transparenten Fenster oder ein integrierter Schaltungschip eines EEPROMs teuer ist, wird ein realisiertes System auch kostenaufwendig.
Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein nicht flüchtiges Halbleiterspeichersystem bereitzustellen, bei dem Daten neu eingeschrieben werden können, selbst wenn eine Einschreibeoperation eine Vielzahl von Malen für ein EPROM durchgeführt werden muß, ohne eine integrierte EPROM- Schaltung vorübergehend von einer Platine, auf der die integrierte EPROM-Schaltung angebracht ist, zu entfernen und die Daten bei jeder Einschreibeoperation durch eine ultraviolette Strahlung zu löschen.
Es ist eine andere Aufgabe der vorliegenden Erfindung, ein nicht flüchtiges Halbleiterspeichersystem bereitzustellen, welches keine kostenaufwendige integrierte EPROM-Schaltung mit einem Ultraviolettstrahlungsfenster für eine Datenlöschung in einem Gehäuse einer integrierten Schaltung verwenden muß und deshalb hinsichtlich der Kosten und der Behandlung vorteilhaft ist.
Gemäß der vorliegenden Erfindung ist das nicht flüchtige Halbleiterspeichersystem nach Anspruch 1 vorgesehen.
Bevorzugten Ausführungsformen sind in den abhängigen Ansprüchen aufgeführt.
Diese Erfindung läßt sich vollständiger aus der folgenden eingehenden Beschreibung unter Bezugnahme auf die beiliegenden Zeichnungen verstehen. In den Zeichnungen zeigen:
Figur 1 ein Blockschaltbild, welches eine EPROM- Schaltung zeigt, die in der Ausführungsform der vorliegenden Erfindung verwendet wird;
Figur 2 ein Zeitgabendiagramm zum Erläutern einer Datenleseoperation der in Figur 1 gezeigten EPROM-Schaltung;
Figur 3 ein Zeitgabendiagramm zum Erläutern einer Dateneinschreibeoperation der in Figur 1 gezeigten EPROM- Schaltung;
Figur 4 ein Blockschaltbild, welches eine Anordnung des gesamten Speichersystems der ersten Ausführungsform der vorliegenden Erfindung unter Verwendung der in Figur 1 gezeigten EPROM-Schaltung ist;
Figur 5 ein Flußdiagramm zum Erläutern eines Betriebs des in Figur 4 gezeigten Speichersystems;
Figuren 6A bis 6F Ansichten, die Datenformate eines Teils von Daten zeigen, die in dem in Figur 4 gezeigten Speichersystem gespeichert werden.
Figur 1 zeigt eine Anordnung einer EPROM-Schaltung, die in einem nicht flüchtigen Halbleiterspeichersystem der vorliegenden Erfindung verwendet wird. Ein Speicherzellenfeld 11 weist z.B. eine Speicherkapazität von 65536 (64 k) Bit auf, die 8192 (8 k) Wörter von 8-Bit Daten (ein Wort) speichern kann. Mit anderen Worten sind 65536 nicht flüchtige Speicherelemente in dem Speicherzellenfeld 11 angeordnet.
Ein Adreßpuffer 12 empfängt 13-Bit Adreßeingangssignale A&sub0; bis A&sub1;&sub2;, gibt die oberen 8 Bit als Zeilenadreßsignale an einen Zeilendecoder 13 aus und gibt die unteren 5 Bit als Spaltenadreßsignale an einen Spaltendecoder 14 aus.
Der Zeilendecoder 13 decodiert die 8-Bit Zeilenadreßsignale, und 256 Zeilenleitungen des Speicherzellenfelds 11 werden auf der Basis der decodierten Signale gewählt. Der Spaltendecoder 14 decodiert die 5-Bit Spaltenadreßsignale und 32 Spalten- Gatter in einer Spalten-Gatterschaltung 15, die entsprechend von 32 Spaltenleitungen des Speicherzellenfelds 11 verbunden sind, werden auf der Basis der decodierten Signale von dem Spaltendecoder 14 gewählt.
Eine I/O-Pufferschaltung 16 ist mit der Ausgangsseite der Spalten-Gatterschaltung 15 verbunden. Die I/O-Pufferschaltung 16 weist 8-Bit I/O-Puffer auf.
Eine Einschreibe-/Lese-Steuereinrichtung 17 empfängt zusätzlich zu einer normalen Energiequellenspannung Vcc und einem Massepotential GND eine hohe Spannung (Programmierungsspannung) Vpp für eine Einschreibeoperation, ein niedrig-aktives Chipaktivierungssignal , ein niedrig- aktives Programmierungssignal und ein niedrig-aktives Ausgabeaktivierungssignal . Die Einschreibe-/Lese- Steuereinrichtung 17 liefert eine benötigte Betriebsspannung und Steuersignale an jeden Abschnitt gemäß eines Betriebsmodus des EPROM. Das heißt, wenn das Chipaktivierungssignal aktiv wird, dann werden der Adreßpuffer 12, der Zeilendecoder 13 und der Spaltendecoder 14 aktiviert. In einen Schreibmodus, bei dem das Programmierungssignal in einen aktiven Zustand geht, wird die Einschreibespannung Vpp an vorgegebene Schaltungen geliefert. Wenn das Ausgabeaktivierungssignal in einen aktiven Zustand in einem Lesemodus geht, in dem das Programmierungssignal inaktiv wird, dann wird die I/O- Pufferschaltung 16 aktiviert.
Wenn eine Datenleseoperation in der EPROM-Schaltung mit der obigen Anordnung wie in Figur 2 gezeigt ausgeführt werden soll, während das Chipaktivierungssignal und das Programmierungssignal jeweils auf Pegel von "L" und "H" gesetzt sind, wird eine Leseadresse auf der Basis der Adresseneingabesignale A&sub0; bis A&sub1;&sub2; bestimmt. Danach ändert sich das Ausgabeaktivierungssignal von einem Pegel "H" auf "L" und die 8-Bit Ausgabedaten O&sub0; bis O&sub7; werden von dem Speicherzellenfeld 11 über die Spaltengatterschaltung 15 und die I/O-Pufferschaltung 16 ausgelesen.
In einem Dateneinschreibemodus, nachdem eine gleichzeitige Datenlöschung durch eine ultraviolette Strahlung ausgeführt wird, während das Chipaktivierungssignal bzw. das Ausgabeaktivierungssignal auf Pegel von "L" und "H" gesetzt sind, wird auf der Basis der Adresseneingangssignale A&sub0; bis A&sub1;&sub2; wie in Figur 3 gezeigt eine Einschreibeadresse bestimmt. Nachdem 8-Bit Eingangsdaten I&sub0; bis I&sub7; an die I/O- Pufferschaltung 16 geliefert sind, um Einschreibedaten zu bestimmen, wird bei dieser Operation das Programmierungssignal von einem Pegel "H" auf "L" geändert und der 8-Bit Datenwert wird elektrisch in das Speicherzellenfeld 11 über die Spaltengatterschaltung 15 eingeschrieben.
Figur 4 ist ein Blockschaltbild, welches die gesamte Anordnung eines nicht flüchtigen Halbleiterspeichersystems zeigt, das die in Figur 1 gezeigte EPROM-Schaltung verwendet.
Unter Bezugnahme auf Figur 4 wird eine integrierte EPROM- Schaltung 20 durch Integrieren der in Figur 1 gezeigten EPROM-Schaltung auf einem einzelnen Chip erhalten. Die integrierte EPROM-Schaltung 20 weist 8 Banken auf, die auf der Basis von Kombinationen von 3-Bit Signalen A&sub1;&sub0;, A&sub1;&sub1; und A&sub1;&sub2; der 13-Bit Adresseneingangssignale A&sub0; bis A&sub1;&sub2; mittels Adressen bestimmt werden können. Wenn wie voranstehend beschrieben die Speicherkapazität 65536 Bit ist, ist deshalb eine Speicherkapazität einer Bank 1024 (1 k) Worte. In dieser Ausführungsform werden aber von den 8 Banken bei Einschreibe- und Leseoperationen 7 verwendet.
Wenn sich jedes der 3-Bit Adreßsignale A&sub1;&sub0;, A&sub1;&sub1; und A&sub1;&sub2; z.B. auf einem Pegel "1" befindet, wird ein spezifisches Wort in einer entsprechenden Bank, z.B. ein Wort in der letzten Adresse als ein Einschreibeanzahl-Speicherbereich 21 zum Speichern von Daten entsprechend der Anzahl von für die integrierte EPROM-Schaltung 20 durchgeführten Dateneinschreibeoperationen erhalten. Wie nachstehend noch beschrieben wird, wird ein Datenwert eines Pegels "1" sequentiell in den Einschreibeanzahl-Speicherbereich 21 von der unteren Bitseite jedes Worts eingeschrieben, jedes Mal wenn für eine Bank eine Einschreibeoperation durchgeführt wird. Es sei darauf hingewiesen, daß ein sogenanntes OTPROM mit keinem transparenten Fenster für ultraviolette Strahlung für eine Datenlöschung in seinem Gehäuse als die integrierte EPROM-Schaltung 20 verwendet wird. Dieses OTPROM ist bei einem geringen Preis erhältlich, da es kein transparentes Fenster für ultraviolette Strahlung aufweist.
Wie voranstehend beschrieben empfängt die integrierte EPROM- Schaltung 20 zusätzlich zu der normalen Energiequellenspannung Vcc und dem Massepotential GND die hohe Spannung Vpp für eine Einschreibeoperation, das niedrig- aktive Chipaktivierungssignal , das niedrig-aktive Programmierungssignal , das niedrig-aktive Ausgabeaktivierungssignal und die 13-Bit Adreßsignale A&sub0; bis A&sub1;&sub2;. Es sei darauf hingewiesen, daß Adreßsignale, die an das in Figur 4 gezeigte Speichersystem extern in einem normalen Dateneinschreibe- oder Lesebetrieb geliefert werden, nur 10-Bit Adreßsignale A&sub0; bis A&sub9; sind, die zur Bezeichnung von 1024 (1 k) Wörtern einer Bank benötigt werden. Die oberen 3-Bit Adreßsignale A&sub1;&sub0;, A&sub1;&sub1; und A&sub1;&sub2; werden in dem System erzeugt, wie nachstehend noch beschrieben wird.
Eine Dateneinschreibeschaltung 22 umfaßt eine Einschreibespannungs-Versorgungsschaltung 23 und einen Daten- I/O-Puffer 24. Wenn das Programmierungssignal aktiv wird, boostet die Einschreibespannungs-Versorgungsschaltung 23 den Wert der Energiequellenspannung Vcc, um die hohe Spannung Vpp für eine Einschreibeoperation zu erzeugen, und liefert die hohe Spannung Vpp an die integrierte EPROM- Schaltung 20. Der Daten-I/O-Puffer 24 sendet 8-Bit Daten. Es sei darauf hingewiesen, daß in dieser Dateneinschreibeschaltung 22 die zwei voranstehend beschriebenen Schaltungen in einem Chip integriert sind.
Eine Bankumschaltungs-Steuereinrichtung 25 besitzt eine Funktion zur Steuerung einer Umschaltung zwischen Banken zum Ausführen von Einschreibe-/Lese-Operationen für die integrierte EPROM-Schaltung 20 gemäß der Anzahl von Programmierungs-(Daten-)-Einschreibeoperationen, die für die Schaltung 20 durchgeführt werden. Das heißt, in einem Dateneinschreibemodus, bei dem Programmierungssignal aktiv wird, nachdem das Chipaktivierungssignal aktiv geworden ist, wird eine Adressenbezeichnung für nicht beschriebene Banken der integrierten EPROM-Schaltung 20 gemäß der Inhalte des Einschreibeanzahl-Speicherbereichs 21 der Schaltung 20 ausgeführt, und die Inhalte des Bereichs 21 werden aktualisiert, nachdem eine Dateneinschreibeoperation für die Banken durchgeführt ist. Bei einer Datenleseoperation, bei der das Ausgabeaktivierungssignal aktiv wird, nachdem das Chipaktivierungssignal aktiv geworden ist, wird eine Adreßbezeichnung für die Banken in der integrierten EEPROM-Schaltung 20 gemäß der Inhalte des Einschreibeanzahl-Speicherbereichs 21 ausgeführt.
Insbesondere ist die Bankumschaltungs-Steuereinrichtung 25 durch ein Einschreibeanzahlregister 26, einen Codierer 27, einen Adreßpuffer 28, eine Einschreibeanzahl- Aktualisierungsschaltung 29 und einen Adreßgenerator 30 gebildet.
Das Einschreibeanzahlregister 26 hält 8-Bit Speicherinhalte, die aus dem Einschreibeanzahl-Speicherbereich 21 gelesen und über den Daten-I/O-Puffer 24 der Dateneinschreibeschaltung 22 zugeführt werden. Der Codierer 27 wandelt die 8-Bit Inhalte in dem Einschreibeanzahlregister 26 in 3-Bit Binärcodes um. Der Adreßpuffer 28 addiert die von dem Codierer 27 ausgegebenen 3-Bit Signale als die Adreßsignale A&sub1;&sub0;, A&sub1;&sub1; und A&sub1;&sub2; zu den oberen Positionen der an das System geführten 10- Bit externen Adreßeingangssignale A&sub0; bis A&sub9; und liefert die erhaltenen Signale an die integrierte EPROM-Schaltung 20. In einem Dateneinschreibemodus aktualisiert die Einschreibeanzahl-Aktualisierungsschaltung 29 die Inhalte des Einschreibeanzahlregisters 26, nachdem eine Dateneinschreibeoperation für die integrierte EPROM-Schaltung 20 abgeschlossen ist. Der aktualisierte Datenwert wird wieder in dem Einschreibeanzahl-Speicherbereich 21 über den Daten- I/O-Puffer 24 in der Dateneinschreibeschaltung 22 gespeichert.
Der Adressengenerator 30 erzeugt Adreßsignale A&sub0; bis A&sub1;&sub2; der integrierten EPROM-Schaltung 20, die benötigt werden, wenn die Inhalte des Einschreibeanzahl-Speicherbereichs 21 ausgelesen werden oder der Datenwert in dem Einschreibeanzahlregister 27 mit den aktualisierten Inhalten wieder in dem Einschreibeanzahl-Speicherbereich 21 gespeichert wird. Es sei darauf hingewiesen, daß alle voranstehend erwähnten Schaltungen auf einem Chip integriert sind, so wie dies bei der voranstehend beschriebenen Dateneinschreibeschaltung 22 der Fall ist.
Operationen des Speichersystems dieser Ausführungsform werden nachstehend unter Bezugnahme auf die Figuren 5 und 6A bis 6F beschrieben.
In einem anfänglichen Zustand dieses Systems werden ultraviolette Strahlen auf ein in der integrierten EPROM- Schaltung 20 enthaltenes Halbleiterchip bei der Herstellung der Schaltung gestrahlt, um alle Daten zu löschen (z.B. Daten "0"). In dem anfänglichen Zustand sind deshalb die gespeicherten Inhalte des Einschreibeanzahl-Speicherbereichs 21 der integrierten EPROM-Schaltung 20 "00000000".
Eine programmierte Einschreibe- oder Leseoperation wird gestartet, wenn das Chipaktivierungssignal aktiv wird (auf einen Pegel "0" fällt). Danach werden die gespeicherten Inhalte in dem Einschreibeanzahl-Speicherbereich 21 ausgelesen und in dem Einschreibeanzahlregister 26 der Bankumschaltungs-Steuereinrichtung 25 über den Daten-I/O- Puffer 24 gespeichert.
Danach wird erfaßt, daß das Programmierungssignal und das Ausgabeaktivierungssignal aktiviert werden (auf einen Pegel "0" fallen). Wenn das Programmierungssignal aktiviert wird, d.h. wenn ein Einschreibemodus eingestellt wird, wird eine Bank der integrierten EPROM-Schaltung 20 gewählt, um die Dateneinschreibeoperation auszuführen.
Die Dateneinschreibeoperation wird wie folgt ausgeführt. Zunächst wird der in dem Einschreibeanzahlregister 26 gespeicherte 8-Bit Datenwert in 3-Bit Signale durch den Codierer 27 codiert. Es sei angenommen, daß die von dem Codierer 27 codierten 3-Bit Signale WR sind und der 8-Bit Datenwert vor einer Codierung WW ist. Der Adreßpuffer 28 addierte die 3-Bit Signale WR als A&sub1;&sub0;, A&sub1;&sub1; und A&sub1;&sub2; zu den oberen Positionen der extern eingegebenen 10-Bit Adreßsignale A&sub0; bis A&sub9; für eine Einschreibeoperation und liefert die erhaltenen Signale an die integrierte EPROM-Schaltung 20. Da ein 8-Bit Einschreibedatenwert an die integrierte EPROM- Schaltung 20 über den Daten-I/O-Puffer 24 in der Dateneinschreibeschaltung 22 geliefert wird, wird dieser Datenwert in eine spezifische Bank der integrierten EPROM- Schaltung 20 eingeschrieben, die durch das 13-Bit Adreßsignal Adressen-bezeichnet ist. Beispielsweise sind in der ersten Einschreibeoperation die gespeicherten Inhalte in dem Einschreibeanzahl-Speicherbereich 21 "00000000" wie in Figur 6A gezeigt. Nachdem die Inhalte des Bereichs 21 in dem Einschreibeanzahlregister 26 gespeichert sind, werden die Inhalte des Einschreibeanzahlregisters 26 durch den Codierer 27 codiert und die 3-Bit Signale A&sub1;&sub0;, A&sub1;&sub1; und A&sub1;&sub2; werden als "000" erhalten. Da die 3-Bit Ausgänge A&sub1;&sub0;, A&sub1;&sub1; und A&sub1;&sub2; "000" von dem Codierer 27 zu den oberen Positionen der extern eingegebenen Adressen A&sub0; bis A&sub9; addiert werden, wird danach eine Dateneinschreibeoperation für eine Bank in der integrierten EPROM-Schaltung 20, wobei A&sub1;&sub0;, A&sub1;&sub1; und A&sub1;&sub2; "000" entsprechen, gestartet. Diese Dateneinschreibeoperation wird innerhalb des Bereichs von 1024 Wörtern von Adressen (0000H) bis (03FFH) in hexadezimaler Notation ausgeführt. Wenn die letzte Adresse der Dateneinschreibeoperation für die obige Bank erfaßt wird, ändert die Einschreibeanzahl- Aktualisierungsschaltung 29 den Pegel des niederwertigsten Bits von Bits mit einem Pegel "0" in dem Einschreibeanzahlregister 26 auf einen Pegel "1" (WW E WW + 1). Danach werden die Inhalte der Einschreibeanzahl- Aktualisierungsschaltung 29 über den Daten-I/O-Puffer 24 an die integrierte EPROM-Schaltung 20 geliefert. In der Zwischenzeit erzeugt der Adressengenerator 30 ein Adreßsignal zur Adressen-Bezeichnung des Einschreibeanzahl- Speicherbereichs 21 und liefert das Signal an die integrierte EPROM-Schaltung 20. Infolge dessen wird für den Einschreibeanzahl-Speicherbereich 21 eine Wiedereinschreibeoperation ausgeführt und eine Reihe von Einschreibeoperationen sind abgeschlossen. Das heißt, die gespeicherten Inhalte in dem Einschreibeanzahl- Speicherbereich 21, die erhalten werden, wenn die erste Dateneinschreibeoperation abgeschlossen ist, werden auf "00000001" geändert, wie in Figur 6B gezeigt.
Ein Lesemodus wird eingestellt, nachdem das Chipaktivierungssignal aktiv wird, wenn nicht das Programmierungssignal , sondern das Ausgabeaktivierungssignal aktiv wird. In diesem Fall wird eine Bank der integrierten EPROM-Schaltung 20 zum Ausführen einer Datenleseoperation gewählt. Zunächst wird der in dem Einschreibeanzahlregister 26 gespeicherte 8-Bit Datenwert durch den Codierer 27 in 3-Bit Signale codiert. Danach addiert der Puffer 28 die 3-Bit Signale WR als A&sub1;&sub0;, A&sub1;&sub1; und A&sub1;&sub2; zu den oberen Positionen der extern eingegebenen 10-Bit Adreßsignale A&sub0; bis A&sub9; für eine Einschreibeoperation und liefert die erhaltenen Signale an die integrierte EPROM- Schaltung 20. In diesem Fall sind die gespeicherten Inhalte in dem Einschreibeanzahl-Speicherbereich 21, die erhalten werden, nachdem die erste Einschreibeoperation ausgeführt ist, "00000001". Nachdem die Inhalte des Bereichs 21 in dem Einschreibeanzahlregister 26 gespeichert sind, werden die Inhalte des Registers 26 durch den Codierer 27 codiert. In diesem Fall und im Gegensatz zu der Einschreibeoperation werden die 3-Bit Signale A&sub1;&sub0;, A&sub1;&sub1;, A&sub1;&sub2; als "000" erhalten. Es sei darauf hingewiesen, daß der Codierer 27 angeordnet ist, um in den Dateneinschreibe- und Lesemoden unterschiedliche Ausgänge bereitzustellen.
Da die 3-Bit Ausgänge A&sub1;&sub0;, A&sub1;&sub1; und A&sub1;&sub2; "000" von dem Codierer 27 zu den oberen Positionen der extern eingegebenen Adressen A&sub0; bis A&sub9; addiert werden, wird danach eine Datenleseoperation für eine Bank der integrierten EPROM-Schaltung 20 gestartet, bei der A&sub1;&sub0;, A&sub1;&sub1; und A&sub1;&sub2; "000" entsprechen. Wenn die letzte Adresse der Datenleseoperation für die obige Bank erfaßt wird, ist die Leseoperation beendet.
In der zweiten Einschreibeoperation wird der Datenwert "00000001", der von dem Einschreibeanzahl-Speicherbereich 21 ausgelesen wird, wenn die Operation gestartet wird, in dem Einschreibeanzahlregister 26 gespeichert. Da die 3-Bit Ausgänge A&sub1;&sub0;, A&sub1;&sub1; und A&sub1;&sub2; "001" von dem Codierer 27 zu den oberen Positionen der an das System gelieferten Leseadreßsignale A&sub0; bis A&sub9; addiert werden, wird eine Dateneinschreibeoperation in dem Bereich von 1024 Wörtern von Adressen (0400H) bis (07FFH) in hexadezimaler Notation ausgeführt. Nachdem die zweite Dateneinschreibeoperation ausgeführt ist, wird die Anzahl von Daten in einem Einschreibezustand der 8-Bits des Einschreibeanzahlregisters 26 um Eins erhöht, und der Zustand des Dateneinschreibeanzahl-Speicherbereichs 21 wird auf "00000011" fortan aktualisiert, wie in Figur 6C gezeigt. Wenn zusätzlich eine Leseoperation ausgeführt werden soll, nachdem die zweite Dateneinschreibeoperation ausgeführt ist, wird, da die Leseadressen an die integrierte EPROM-Schaltung 20 in dem Bereich von (0400H) bis (07FFH) wie voranstehend beschrieben geliefert werden, auf einen Bereich entsprechend der Adressen (0000H) bis (03FFH), die der ersten Einschreibeoperation ausgesetzt wurden, nicht zugegriffen.
In ähnlicher Weise wird die dritte Einschreibeoperation in dem Bereich von 1024 Wörtern von Adressen (0800H) bis (0BFFH) ausgeführt. In dieser Weise können die Daten-Einschreibe- Lese-Operationen bis zu sieben Mal durchgeführt werden, während die Banken umgeschaltet werden. Die Figuren 6D, 6E und 6F zeigen Datenformate in dem Einschreibeanzahl- Speicherbereich 21, die erhalten werden, nachdem die dritte, vierte bzw. siebte Einschreibeoperation abgeschlossen ist.
In der obigen Ausführungsform werden die Anzahl von Einschreibeoperationen in dem Einschreibeanzahl- Speicherbereich 21 gespeichert, der in der integrierten EPROM-Schaltung 20 eingerichtet ist. Die Anzahl von Einschreibeoperationen kann jedoch in einem nicht flüchtigen Speicherelement (z.B. einem EPROM-Element oder einer Polysilizium-Sicherung, die durch einen Strom ausgelöst werden muß) gespeichert werden, welches unabhängig von der integrierten EPROM-Schaltung 20 gebildet ist.
In der in Figur 4 gezeigten Ausführungsform sind die Dateneinschreibeschaltung 22 und die Bankumschaltungs- Steuereinrichtung 25 als eine integrierte Schaltung unabhängig von der integrierten EPROM-Schaltung 20 angeordnet. Die vorliegende Erfindung umfaßt jedoch eine Anordnung, bei der alle Schaltungen in einer einzelnen integrierten Schaltung gebildet sind.
Selbst wenn eine Einschreibeoperation für ein EPROM mehrere Male ausgeführt werden muß, kann gemäß der vorliegenden Erfindung wie oben beschrieben ein Datenwert wieder eingeschrieben werden, ohne vorübergehend eine integrierte EPROM-Schaltung von einer EPROM-Anbringungsplatine zu entfernen, um die Daten durch eine ultraviolette Strahlung zu löschen, jedes Mal wenn die Einschreibeoperation ausgeführt werden soll. Da zusätzlich ein kostenaufwendiges EPROM mit einem gegenüber ultravioletter Strahlung transparenten Fenster für eine Datenlöschung in einem Gehäuse einer integrierten Schaltung nicht verwendet werden muß, kann ein Halbleiterspeichersystem realisiert werden, welches hinsichtlich der Herstellungskosten und der Behandlungseigenschaften sehr vorteilhaft ist.
Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und engen den Umfang nicht ein.

Claims

1. Nicht-flüchtiges Halbleiterspeichersystem, umfassend:

eine integrierte EPROM-Schaltung (20), d.h. eine integrierte Schaltung (20) mit einem elektrisch programmierbaren Nur-Lese-Speicher, mit einer Vielzahl von Datenbanken zur Ausführung einer Dateneinschreibeoperation in Einheiten von Datenbanken;

einen Einschreibeanzahl-Speicherbereich (21), der auf der integrierten EPROM-Schaltung vorgesehen ist, zum Speichern der Anzahl von Dateneinschreibeoperationen bezüglich der Datenbanken;

eine Datenbank-Bezeichnungseinrichtung (26, 27, 28) zur Ausführung einer Adreßbezeichnung für die Datenbanken der integrierten EPROM-Schaltung gemäß der gespeicherten Inhalte in dem Einschreibeanzahl-Speicherbereich;

eine Aktualisierungseinrichtung (29, 26), zum Aktualisieren der Inhalte des Einschreibeanzahl- Speicherbereichs, jedes Mal wenn die Dateneinschreibeoperation für jede Datenbank der integrierten EPROM-Schaltung beendet ist; und

eine Dateneinschreibeschaltung (22) zum Ausführen der Dateneinschreibeoperation für eine Datenbank der integrierten EPROM-Schaltung, die durch die Datenbank- Bezeichnungseinrichtung Adressen-bezeichnet ist.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Dateneinschreibeschaltung (22) eine Einschreibespannungsversorgungsschaltung (23) zum Empfangen einer externen Energiequellenspannung (Vcc), zum Boosten der empfangenen Energiequellenspannung und zum Liefern der geboosteten Spannung an die integrierte EPROM-Schaltung umfaßt.

3. System nach Anspruch 1, dadurch gekennzeichnet, daß der Einschreibeanzahl-Speicherbereich (21) Datenspeicherbereiche einer Vielzahl von Bits aufweist.

4. System nach Anspruch 1, dadurch gekennzeichnet, daß die Aktualisierungseinrichtung (29, 26) die Inhalte des Einschreibeanzahl-Speicherbereichs durch sequentielles Einschreiben von Daten in unterschiedliche Bit- Positionen des Einschreibeanzahl-Speicherbereichs aktualisiert.

5. System nach Anspruch 1, dadurch gekennzeichnet, daß die Datenbank-Bezeichnungseinrichtung (26, 27, 28) umfaßt:

ein Register (26) zum Halten der Inhalte des Einschreibeanzahl-Speicherbereichs;

einen Codierer (27) zum Umwandeln der von dem Register gehaltenen Inhalte in Binärdaten; und

einen Adreßpuffer (28) zum Empfangen einer extern eingegebenen Adresse und eines Ausgangs des Codierers, zum Addieren des Ausgangs des Codierers zu der extern eingegebenen Adresse, und zum Ausgeben des Additionsergebnisses als eine Adresse an die nicht- flüchtige Datenspeicherungseinrichtung.