KR102195893B1 - 불휘발성 메모리 장치 및 그것의 동작 방법 - Google Patents

불휘발성 메모리 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102195893B1
KR102195893B1 KR1020140018868A KR20140018868A KR102195893B1 KR 102195893 B1 KR102195893 B1 KR 102195893B1 KR 1020140018868 A KR1020140018868 A KR 1020140018868A KR 20140018868 A KR20140018868 A KR 20140018868A KR 102195893 B1 KR102195893 B1 KR 102195893B1
Authority
KR
South Korea
Prior art keywords
data
state
memory cells
read
memory
Prior art date
Application number
KR1020140018868A
Other languages
English (en)
Other versions
KR20150098254A (ko
Inventor
노준례
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140018868A priority Critical patent/KR102195893B1/ko
Priority to US14/310,889 priority patent/US9171611B2/en
Publication of KR20150098254A publication Critical patent/KR20150098254A/ko
Application granted granted Critical
Publication of KR102195893B1 publication Critical patent/KR102195893B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Abstract

본 발명에 따른 불휘발성 메모리 장치의 동작 방법은 제1 내지 제3 메모리 셀들에 2비트의 제1 데이터를 저장하기 위한 제1 라이트 동작을 수행하는 단계 및 상기 제1 내지 제3 메모리 셀들에 2비트의 제2 데이터를 추가로 저장하기 위한 제2 라이트 동작을 수행하는 단계를 포함하되, 상기 제1 라이트 동작 또는 상기 제2 라이트 동작 수행 결과, 상기 제1 내지 제3 메모리 셀들 각각은 제1 내지 제3 상태 중 어느 하나로 존재한다.

Description

불휘발성 메모리 장치 및 그것의 동작 방법{NONVOLATILE MEMORY APPARATUS AND OPERATING METHOD THEREOF}
본 발명은 불휘발성 메모리 장치에 관한 것으로, 더욱 상세하게는 불휘발성 메모리 장치의 메모리 셀에 데이터를 저장하는 방법에 관한 것이다.
불휘발성 메모리 장치는 전원이 꺼진 상태에서도 저장된 데이터를 유지할 수 있다. 불휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FRAM(Ferroelectrics Random Access Memory), PRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 RRAM(Resistive Random Access Memory)을 포함할 수 있다.
불휘발성 메모리 장치는 복수의 메모리 셀들을 포함할 수 있다. 데이터는 메모리 셀들 각각에 저장될 수 있다. 메모리 셀이 싱글 레벨 셀(SLC)일 때, 메모리 셀 당 1비트가 저장될 수 있다. 메모리 셀이 멀티 레벨 셀(MLC)일 때, 메모리 셀 당 2 이상의 비트가 저장될 수 있다.
불휘발성 메모리 장치는 메모리 셀들이 싱글 레벨 셀들로 구성될 경우, 멀티 레벨 셀들로 구성될 경우에 비하여 높은 데이터 신뢰성과 빠른 라이트/리드 속도로 동작할 수 있지만 낮은 데이터 저장 용량을 가질 수 있다. 반면에, 불휘발성 메모리 장치는 메모리 셀들이 멀티 레벨 셀들로 구성될 경우, 싱글 레벨 셀들로 구성될 경우에 비하여 높은 데이터 저장 용량을 가질 수 있지만, 낮은 데이터 신뢰성과 느린 라이트/리드 속도로 동작할 수 있다.
이와 같이, 라이트/리드 속도 및 데이터 신뢰성은 데이터 저장 용량과 트레이드 오프 관계일 수 있다. 따라서, 양쪽의 균형을 도모할 수 있는 불휘발성 메모리 장치 및 그것의 동작 방법이 요구될 수 있다.
본 발명의 실시 예는 메모리 셀들이 싱글 레벨 셀로 구성될 경우에 비하여 높은 데이터 저장 용량을 가지고, 멀티 레벨 셀로 구성될 경우에 비하여 높은 데이터 신뢰성과 빠른 라이트/리드 속도로 동작할 수 있는 불휘발성 메모리 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명에 따른 불휘발성 메모리 장치의 동작 방법은 제1 내지 제3 메모리 셀들에 2비트의 제1 데이터를 저장하기 위한 제1 라이트 동작을 수행하는 단계 및 상기 제1 내지 제3 메모리 셀들에 2비트의 제2 데이터를 추가로 저장하기 위한 제2 라이트 동작을 수행하는 단계를 포함하되, 상기 제1 라이트 동작 또는 상기 제2 라이트 동작 수행 결과, 상기 제1 내지 제3 메모리 셀들 각각은 제1 내지 제3 상태 중 어느 하나로 존재할 수 있다.
본 발명에 따른 불휘발성 메모리 장치의 동작 방법은 제1 내지 제3 메모리 셀들에 제1 데이터를 저장하기 위해서 제1 라이트 동작을 수행하는 단계 및 상기 제1 내지 제3 메모리 셀들에 제2 데이터를 추가로 저장하기 위해서 제2 라이트 동작을 수행하는 단계를 포함하되, 상기 제1 라이트 동작을 수행하는 단계는 제1 상태인 상기 제1 내지 제3 메모리 셀들 중 어느 하나의 상태를 제3 상태로 변경하거나 또는 상기 제1 내지 제3 메모리 셀들의 상태를 상기 제1 상태로 유지하는 단계를 포함하고, 상기 제2 라이트 동작을 수행하는 단계는 상기 제1 내지 제3 메모리 셀들 중 상기 제1 상태인 메모리 셀들 중 적어도 하나를 제2 상태로 변경하거나 또는 상기 제1 상태인 메모리 셀들을 상기 제1 상태로 유지하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는 메모리 셀들이 싱글 레벨 셀로 구성될 경우에 비하여 높은 데이터 저장 용량을 가지고, 멀티 레벨 셀로 구성될 경우에 비하여 높은 데이터 신뢰성과 빠른 라이트/리드 속도로 동작할 수 있다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 도시한 블록도,
도2는 도1에 도시된 메모리 셀 어레이에 포함된 메모리 셀들에 데이터가 저장되는 과정을 간략하게 도시한 도면,
도3은 도1에 도시된 불휘발성 메모리 장치의 라이트 동작을 설명하기 위한 순서도,
도4는 도3에 도시된 라이트 동작이 수행되는 과정을 상세하게 설명하기 위한 도면,
도5는 도1에 도시된 불휘발성 메모리 장치의 제1 리드 동작을 설명하기 위한 순서도,
도6은 도5의 제1 리드 데이터 로딩 과정을 예시적으로 설명하기 위한 도면,
도7은 도1에 도시된 불휘발성 메모리 장치의 제2 리드 동작을 설명하기 위한 순서도,
도8은 도7의 제2 리드 데이터 로딩 과정을 예시적으로 설명하기 위한 도면이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치(100)를 예시적으로 도시한 블록도이다.
불휘발성 메모리 장치(100)는 입출력 드라이버(10), 제어 로직(20), 인코더(30), 데이터 버퍼(40), 디코더(50), 행 디코더(60), 열 디코더(70) 및 메모리 셀 어레이(80)를 포함할 수 있다.
입출력 드라이버(10)는 외부로부터 입력되는 각종 제어 신호들과 데이터를 내부로 전달할 수 있다. 입출력 드라이버(10)는 메모리 셀 어레이(80)로부터 독출된 데이터를 외부로 전달할 수 있다.
제어 로직(20)은 불휘발성 메모리 장치(100)의 동작을 전반적으로 제어할 수 있다. 예를 들어, 제어 로직(20)은 메모리 셀 어레이(80)에 대한 라이트/리드/소거 동작을 제어할 수 있다. 제어 로직(20)은 라이트/리드/소거 동작을 제어하기 위해서 외부로부터 입력된 커맨드를 입출력 드라이버로부터 전달받을 수 있다.
인코더(30)는 외부로부터 라이트 요청된 데이터를 인코딩할 수 있다. 예를 들어, 인코더(30)는 데이터를 2비트 단위로 인코딩할 수 있다. 인코더(30)는 2비트의 데이터(dt[1:0])를 인코딩한 결과, 예를 들어, 3비트의 라이트 데이터(wt_dt[2:0])를 생성할 수 있다.
데이터 버퍼(40)는 인코더(30)로부터 라이트 데이터(wt_dt[2:0])를 전달받을 수 있다. 데이터 버퍼(40)는 전달된 라이트 데이터(wt_dt[2:0])를 임시 저장할 수 있다. 또한, 데이터 버퍼(40)는 메모리 셀 어레이(80)로부터 독출된 리드 데이터(rd_dt[2:0])를 전달받을 수 있다. 데이터 버퍼(40)는 리드 데이터(rd_dt[2:0])를 디코더(50)로 출력할 수 있다.
디코더(50)는 리드 데이터(rd_dt[2:0])를 디코딩할 수 있다. 예를 들어, 디코더(50)는 3비트의 리드 데이터(rd_dt[2:0])를 디코딩한 결과, 외부로부터 리드 요청된 본래의 2비트의 데이터(dt[1:0])를 생성할 수 있다.
행 디코더(60)는 메모리 셀 어레이(80)와 복수의 워드 라인들(wl)로 연결될 수 있다. 행 디코더(60)는 메모리 셀 어레이(80)에 대해 데이터가 저장/독출되도록 워드 라인들(wl)의 활성화를 제어할 수 있다.
열 디코더(70)는 메모리 셀 어레이(80)와 복수의 비트 라인들(bl)로 연결될 수 있다. 열 디코더(70)는 메모리 셀 어레이(80)에 대해 데이터가 저장/독출되도록 비트 라인들(bl)의 활성화를 제어할 수 있다.
메모리 셀 어레이(80)는 데이터가 저장될 수 있는 복수의 메모리 셀들을 포함할 수 있다.
도2는 도1에 도시된 메모리 셀 어레이(80)에 포함된 메모리 셀들(mc1~mc(n))에 데이터가 저장되는 과정을 간략하게 도시한 도면이다.
메모리 셀들(mc1~mc(n))은 제1 워드 라인(wl1)에 연결될 수 있다. 메모리 셀들(mc1~mc(n)) 각각은 하나의 비트 라인에 연결될 수 있다. 즉, 메모리 셀들(mc1~mc(n)) 각각은 제1 워드 라인(wl1)과 비트 라인들(bl1~bl(n)) 각각이 교차하는 위치에 배치될 수 있다.
메모리 셀들(mc1~mc(n)) 각각은 워드 라인(wl1) 및 대응하는 비트 라인의 활성화를 통해서 그 상태가 변경될 수 있다. 어느 메모리 셀의 상태가 변경된다는 것은 해당 메모리 셀의 문턱 전압이 변경된다는 것을 의미할 수 있다. 메모리 셀들(mc1~mc(n))은 저장된 데이터에 따라서 서로 다른 상태에 있을 수 있다. 이러한 경우, 메모리 셀들(mc1~mc(n))의 서로 다른 상태들의 판독을 통해서, 메모리 셀들(mc1~mc(n))에 저장된 데이터가 구분될 수 있다.
불휘발성 메모리 장치(도1의 100)는 메모리 셀 어레이(도1의 80)에 대한 라이트/리드 동작을, 예를 들어, 페이지 단위로 수행할 수 있다. 하나의 페이지에 대한 라이트/리드 동작 시, 예를 들어, 하나의 워드 라인이 활성화될 수 있다.
불휘발성 메모리 장치(100)는 페이지 단위의 제1 데이터(dt1)를 입력받을 수 있다. 불휘발성 메모리 장치(100)는 제1 워드 라인(wl1)에 대응되는 메모리 셀들(mc1~mc(n))에 대해 제1 데이터(dt1)를 저장하기 위한 제1 라이트 동작을 수행할 수 있다. 불휘발성 메모리 장치(100)는 실질적으로 3개의 메모리 셀들 당 2비트가 저장되도록 제1 라이트 동작을 수행할 수 있다.
구체적으로, 인코더(도1의 30)는 제1 데이터(dt1)를 제1 라이트 데이터(wt_dt1)로 인코딩할 수 있다. 인코더(30)는 제1 데이터(dt1)를 2비트 단위로 인코딩할 수 있다. 예를 들어, 인코더(30)는 제1 데이터(dt1)의 하위 2비트 (dt1[1:0])를 인코딩한 결과, 3비트의 제1 라이트 데이터(wt_dt1[2:0])를 생성할 수 있다. 제어 로직(도1의 20)은 제1 라이트 데이터(wt_dt1[2:0])에 근거하여, 제1 내지 제3 메모리 셀들(mc1~mc3) 각각의 상태가 변경되거나 유지되도록 제어할 수 있다. 결과적으로, 2비트의 제1 데이터(dt1[1:0])는 제1 내지 제3 메모리 셀들(mc1~mc3)에 저장될 수 있다.
이어서, 불휘발성 메모리 장치(100)는 페이지 단위의 제2 데이터(dt2)를 입력받을 수 있다. 불휘발성 메모리 장치(100)는 제1 워드 라인(wl1)에 대응되는 메모리 셀들(mc1~mc(n))에 대해 제2 데이터(dt2)를 추가적으로 저장하기 위한 제2 라이트 동작을 수행할 수 있다. 불휘발성 메모리 장치(100)는 실질적으로 3개의 메모리 셀들 당 2비트가 추가적으로 저장되도록 제2 라이트 동작을 수행할 수 있다.
구체적으로, 인코더(30)는 제2 데이터(dt2)를 제2 라이트 데이터(wt_dt2)로 인코딩할 수 있다. 인코더(30)는 제2 데이터(dt2)를 2비트 단위로 인코딩할 수 있다. 예를 들어, 인코더(30)는 제2 데이터(dt2)의 하위 2비트(dt2[1:0])를 인코딩한 결과, 3비트의 제2 라이트 데이터(wt_dt2[2:0])를 생성할 수 있다. 제어 로직(20)은 제2 라이트 데이터(wt_dt2[2:0])에 근거하여, 제1 내지 제3 메모리 셀들(mc1~mc3) 각각의 상태가 변경되거나 유지되도록 제어할 수 있다. 결과적으로, 2비트의 제2 데이터(dt2[1:0])는 제1 내지 제3 메모리 셀들(mc1~mc3)에 추가적으로 저장될 수 있다.
설명의 간편화를 위해, 메모리 셀들(mc1~mc(n))은 그룹 당 3개의 메모리 셀들을 포함하는 복수의 그룹들로 구성될 수 있다. 이러한 경우, 그룹 당, 2비트씩 분할된 제1 데이터와 2비트씩 분할된 제2 데이터가 저장될 수 있다. 이하, 예를 들어, 제1 내지 제3 메모리 셀들(mc1~mc3)을 포함하는 제1 그룹(grp1)에 대하여, 2비트의 제1 데이터(dt1[1:0]) 및 2비트의 제2 데이터(dt2[1:0]), 즉, 총 4비트를 저장하기 위한 불휘발성 메모리 장치(100)의 동작 방법이 상세하게 설명될 것이다. 후술되는 동작 방법은 메모리 셀들(mc1~mc(n))의 나머지 그룹들에도 실질적으로 동일하게 적용될 수 있다.
도3은 도1에 도시된 불휘발성 메모리 장치(100)의 라이트 동작을 설명하기 위한 순서도이다. 도3을 참조하면, 2비트의 제1 데이터를 제1 내지 제3 메모리 셀들에 저장하기 위한 제1 라이트 동작 및 2비트의 제2 데이터를 제1 내지 제3 메모리 셀들에 추가적으로 저장하기 위한 제2 라이트 동작을 수행하는 과정이 도시된다.
도4는 도3에 도시된 라이트 동작이 수행되는 과정을 상세하게 설명하기 위한 도면이다. 도4는, 예를 들어, 제1 데이터 dt1[1:0]=00 및 제2 데이터 dt2[1:0]=01가 제1 내지 제3 메모리 셀들(mc1~mc3)에 저장되는 과정이 도시된다.
도4를 참조하면, 제1 라이트 동작 및 제2 라이트 동작이 수행된 결과, 제1 내지 제3 메모리 셀들(mc1~mc3) 각각의 상태 변화에 따른 문턱 전압 변화가 도시된다. 제1 내지 제3 메모리 셀들(mc1~mc3) 각각은 제1 내지 제3 상태 중 어느 하나로 존재할 수 있다. 제3 상태인 메모리 셀은 가장 높은 문턱 전압을 가질 수 있다. 제1 상태인 메모리 셀은 가장 낮은 문턱 전압을 가질 수 있다. 제1 상태인 메모리 셀은 0V보다 낮은 문턱 전압을 가질 수 있다. 제1 상태는, 예를 들어, 소거 상태일 수 있다.
이하, 도3 및 도4를 참조하여, 불휘발성 메모리 장치(100)의 라이트 동작 방법이 상세하게 설명될 것이다.
우선, 제1 내지 제3 메모리 셀들(mc1~mc3)은 초기에 제1 상태, 즉, 소거 상태로 존재할 수 있다.
S110 단계에서, 인코더(도1의 30)는 2비트의 제1 데이터(dt1)를 3비트의 제1 라이트 데이터(wt_dt1)로 인코딩할 수 있다. 이때, 인코더(30)는 제1 데이터(dt1)에 따라, 예를 들어, 아래 표1에 제시된 바와 같이, 제1 라이트 데이터(wt_dt1)를 생성할 수 있다.
Figure 112014016088226-pat00001
따라서, 인코더(30)는 제1 데이터 dt1=00을, 제1 라이트 데이터 wt_dt1=001로 인코딩할 수 있다.
S120단계에서, 제어 로직(도1의 20)은 제1 라이트 데이터(wt_dt1)에 근거하여 제1 내지 제3 메모리 셀들(mc1~mc3)의 상태를 제어할 수 있다. 제어 로직(20)은 제1 내지 제3 메모리 셀들(mc1~mc3)의 상태가 제1 라이트 데이터(wt_dt1)에 따라 변경되거나 유지되도록 제어할 수 있다.
제1 라이트 데이터(wt_dt1)의 각각의 비트는 제1 내지 제3 메모리 셀들(mc1~mc3) 각각에 대응될 수 있다. 예를 들어, 표1에 정리된 바와 같이, wt_dt1[0]=1은 제1 메모리 셀(mc1)과 대응될 수 있고, wt_dt1[1]=0은 제2 메모리 셀(mc2)과 대응될 수 있고, wt_dt1[2]=0은 제3 메모리 셀(mc3)과 대응될 수 있다.
이러한 경우, 제어 로직(20)은 제1 라이트 데이터(wt_dt1)의 어느 비트 값이 0이면, 대응하는 메모리 셀의 상태가 유지되도록 제어할 수 있다. 또한, 제어 로직(20)은 제1 라이트 데이터(wt_dt1)의 어느 비트 값이 1이면, 대응하는 메모리 셀의 상태가 제1 상태에서 제3 상태로 변경되도록 제어할 수 있다. 즉, 도4에서, wt_dt1[0]=1이므로, 제1 메모리 셀(mc1)의 상태는 제1 상태에서 제3 상태로 변경될 수 있다. wt_dt1[1]=0이므로, 제2 메모리 셀(mc2)의 상태는 제1 상태로 유지될 수 있다. wt_dt1[2]=0이므로, 제3 메모리 셀(mc3)의 상태는 제1 상태로 유지될 수 있다. 이로써, 제1 데이터(dt1=00)는 제1 내지 제3 메모리 셀들(mc1~mc3)에 저장될 수 있다.
다시 도3을 참조하면, S130단계에서, 인코더(30)는 2비트의 제2 데이터(dt2)를 3비트의 제2 라이트 데이터(wt_dt2)로 인코딩할 수 있다. 이때, 인코더(30)는 제2 데이터(dt2)에 따라, 예를 들어, 아래 표2에 제시된 바와 같이, 제2 라이트 데이터(wt_dt2)를 생성할 수 있다.
Figure 112014016088226-pat00002
인코더(30)는 제1 데이터(dt1)에 근거하여 제2 데이터(dt2)를 제2 라이트 데이터(wt_dt2)로 인코딩할 수 있다. 예를 들어, 인코더(30)는 제2 데이터(dt2)를 인코딩할 때 제1 내지 제3 메모리 셀들(mc1~mc3)에 먼저 저장된 제1 데이터(dt1)를 참조할 수 있다. 인코더(30)는 제1 내지 제3 메모리 셀들(mc1~mc3)에 먼저 저장된 제1 데이터(dt1)에 따라 동일한 제2 데이터(dt2)를 서로 다르게 인코딩할 수 있다. 예를 들어, 제1 내지 제3 메모리 셀들(mc1~mc3)에 먼저 저장된 제1 데이터(dt1)가 00일 경우, 인코더(30)는 제2 데이터 dt2=01을, 제2 라이트 데이터 wt_dt2=100으로 인코딩할 수 있다. 하지만, 제1 내지 제3 메모리 셀들(mc1~mc3)에 먼저 저장된 제1 데이터(dt1)가 01일 경우, 인코더(30)는 제2 데이터 dt2=01을, 제2 라이트 데이터 wt_dt2=000으로 인코딩할 수 있다.
S140단계에서, 제어 로직(20)은 제2 라이트 데이터(wt_dt2)에 근거하여 제1 내지 제3 메모리 셀들(mc1~mc3)의 상태를 제어할 수 있다. 제2 라이트 데이터(wt_dt2)의 각각의 비트는 제1 내지 제3 메모리 셀들(mc1~mc3) 각각에 대응될 수 있고, 따라서, 제어 로직(20)은 제1 내지 제3 메모리 셀들(mc1~mc3)의 상태가 제2 라이트 데이터(wt_dt2)에 따라 변경되거나 유지되도록 제어할 수 있다.
구체적으로, 제어 로직(20)은 제2 라이트 데이터(wt_dt2)의 어느 비트 값이 0이면, 대응하는 메모리 셀의 상태가 유지되도록 제어할 수 있다. 또한, 제어 로직(20)은 제2 라이트 데이터(wt_dt2)의 어느 비트 값이 1이면, 대응하는 메모리 셀의 상태가 제1 상태에서 제2 상태로 변경되도록 제어할 수 있다. 즉, 도4에서, wt_dt2[0]=0이므로, 제1 메모리 셀(mc1)의 상태는 제3 상태로 유지될 수 있다. wt_dt2[1]=0이므로, 제2 메모리 셀(mc2)의 상태는 제1 상태로 유지될 수 있다. wt_dt2[2]=1이므로, 제3 메모리 셀(mc3)의 상태는 제1 상태에서 제2 상태로 변경될 수 있다. 이로써, 제2 데이터(dt2=01)는 제1 내지 제3 메모리 셀들(mc1~mc3)에 추가적으로 저장될 수 있다.
표3은 제1 라이트 동작 및 제2 라이트 동작이 수행된 결과 저장된 제1 데이터(dt1) 및 제2 데이터(dt2, 어둡게 표시됨)에 따른 제1 내지 제3 메모리 셀들(mc1~mc3)의 상태를 예시적으로 보여준다. 표3은 제1 데이터(dt1) 및 제2 데이터(dt2)가 표1 및 표2에서 제시된 바에 따라 인코딩되고 저장된 경우의 제1 내지 제3 메모리 셀들(mc1~mc3)의 상태를 보여준다.
Figure 112014016088226-pat00003
제1 내지 제3 메모리 셀들(mc1~mc3)의 상태는 저장된 제1 데이터(dt1) 및 제2 데이터(dt2)에 따라서 서로 다를 수 있다.
제1 라이트 동작이 수행될 때, 제1 데이터(dt1)에 따라, 제1 내지 제3 메모리 셀들(mc1~mc3) 중 어느 하나의 상태가 제1 상태에서 제3 상태로 변경되거나 또는 제1 내지 제3 메모리 셀들(mc1~mc3)의 상태가 제1 상태로 유지될 수 있다. 예를 들어, 제1 데이터(dt1)가 00, 01 또는 10이면, 제1 내지 제3 메모리 셀들(mc1~mc3) 중 어느 하나는 제3 상태로 존재할 수 있다. 예를 들어, 제1 데이터(dt1)가 11이면, 제1 내지 제3 메모리 셀들(mc1~mc3)의 상태는 제1 상태로 유지될 수 있다.
제2 라이트 동작이 수행될 때, 제2 데이터(dt2)에 따라, 제1 내지 제3 메모리 셀들(mc1~mc3) 중 제1 상태인 메모리 셀들 중 적어도 하나의 상태가 제2 상태로 변경되거나 또는 제1 상태인 메모리 셀들의 상태가 유지될 수 있다. 예를 들어, 먼저 저장된 제1 데이터(dt1)가 00인 경우를 가정할 수 있다. 이때, 제2 데이터(dt2)가 00이면 제2 메모리 셀(mc2) 및 제3 메모리 셀(mc3)의 상태는 제1 상태로 유지될 수 있다. 그리고, 제2 데이터(dt2)가 01, 10 또는 11인지에 따라 제2 메모리 셀(mc2) 및/또는 제3 메모리 셀(mc3)의 상태는 제2 상태로 변경될 수 있다.
한편, 제2 라이트 동작이 수행될 때, 제1 내지 제3 메모리 셀들(mc1~mc3) 중 제1 라이트 동작에 의해서 제3 상태로 변경된 메모리 셀의 상태는 제3 상태로 계속 유지될 수 있다.
도5는 도1에 도시된 불휘발성 메모리 장치(100)의 제1 리드 동작을 설명하기 위한 순서도이다. 도5를 참조하면, 제1 내지 제3 메모리 셀들로부터 제1 데이터를 리드하기 위한 불휘발성 메모리 장치(100)의 동작 방법이 도시된다.
S210단계에서, 제1 리드 전압이 제어 로직(도1의 20)의 제어에 따라서 제1 내지 제3 메모리 셀들에 인가될 수 있다. 제1 리드 전압은 제2 상태인 메모리 셀의 문턱 전압보다 높고 제3 상태인 메모리 셀의 문턱 전압보다 낮을 수 있다.
S220단계에서, 제1 리드 데이터가 제1 내지 제3 메모리 셀들로부터 데이터 버퍼(도1의 40)로 로딩될 수 있다.
도6은 도5의 제1 리드 데이터 로딩 과정을 예시적으로 설명하기 위한 도면이다. 도6은, 예를 들어, 제1 데이터 dt1[1:0]=00 및 제2 데이터 dt2[1:0]=01이 제1 내지 제3 메모리 셀들(mc1~mc3)에 저장된 경우가 도시된다. 이러한 경우, 제1 내지 제3 메모리 셀들(mc1~mc3)은 각각 제3 상태, 제1 상태, 제2 상태로 존재할 수 있다. 따라서, 제1 리드 전압(vrd1)이 제1 내지 제3 메모리 셀들(mc1~mc3)에 인가된 결과, 제1 리드 데이터 rd_dt1=001이 데이터 버퍼(40)로 로딩될 수 있다.
다시 도5를 참조하면, S230단계에서, 디코더(도1의 50)는 제1 리드 데이터를 제1 데이터로 디코딩할 수 있다. 디코더(50)는, 예를 들어, 제1 리드 데이터가 001일 때, 제1 데이터를 00으로 생성할 수 있다.
제1 리드 동작 결과는 표4와 같이 정리될 수 있다. 표4는 제1 내지 제3 메모리 셀들(mc1~mc3)에 제1 리드 전압이 인가될 때, 제1 내지 제3 메모리 셀들(mc1~mc3)에 저장된 제1 데이터(dt1)에 따라 로딩된 제1 리드 데이터(rd_dt1)를 보여준다.
Figure 112014016088226-pat00004
표4는 제1 데이터(dt1)가 표1에서 제시된 바에 따라 인코딩되고 저장된 경우에 로딩되는 제1 리드 데이터(rd_dt1)를 보여준다. 표4의 제1 리드 데이터(rd_dt1)는 표3의 제1 내지 제3 메모리 셀들(mc1~mc3)의 상태를 통해서 유추될 수 있다. 제1 리드 데이터(rd_dt1)는 제2 데이터(dt2)의 저장 유무 또는 제2 데이터(dt2)의 값에 상관없이, 제1 데이터(dt1)와 대응되는 일정한 값으로 출력될 수 있다. 제1 리드 데이터(rd_dt1)는 1회의 제1 리드 전압의 인가를 통해서 출력될 수 있다. 결국, 제1 리드 데이터(rd_dt1)는 표4의 대응 관계에 따라 제1 데이터(dt1)로 디코딩될 수 있다.
도7은 도1에 도시된 불휘발성 메모리 장치(100)의 제2 리드 동작을 설명하기 위한 순서도이다. 도7을 참조하면, 제1 내지 제3 메모리 셀들로부터 제2 데이터를 리드하기 위한 불휘발성 메모리 장치(100)의 동작 방법이 도시된다.
S310단계에서, 제2 리드 전압이 제어 로직(도1의 20)의 제어에 따라서 제1 내지 제3 메모리 셀들에 인가될 수 있다. 제2 리드 전압은 제1 상태인 메모리 셀의 문턱 전압보다 높고 제2 상태인 메모리 셀의 문턱 전압보다 낮을 수 있다. 예를 들어, 제2 리드 전압은 0V로 인가될 수 있다.
S320단계에서, 제2 리드 데이터가 제1 내지 제3 메모리 셀들로부터 데이터 버퍼(도1의 40)로 로딩될 수 있다.
도8은 도7의 제2 리드 데이터 로딩 과정을 예시적으로 설명하기 위한 도면이다. 도8은, 예를 들어, 제1 데이터 dt1[1:0]=00 및 제2 데이터 dt2[1:0]=01이 제1 내지 제3 메모리 셀들(mc1~mc3)에 저장된 경우가 도시된다. , 제2 리드 전압(vrd2)이 제1 내지 제3 메모리 셀들(mc1~mc3)에 인가된 결과, 제2 리드 데이터 rd_dt1=101이 데이터 버퍼(40)로 로딩될 수 있다.
다시 도7을 참조하면, S330단계에서, 디코더(도1의 50)는 제2 리드 데이터를 제2 데이터로 디코딩할 수 있다. 디코더(50)는, 예를 들어, 제2 리드 데이터가 101일 때, 제2 데이터를 01로 생성할 수 있다.
제2 리드 동작 결과는 표5와 같이 정리될 수 있다. 표5는 제1 내지 제3 메모리 셀들(mc1~mc3)에 제2 리드 전압이 인가될 때, 제1 내지 제3 메모리 셀들(mc1~mc3)에 저장된 제2 데이터(dt2)에 따라 로딩된 제2 리드 데이터(rd_dt2)를 보여준다.
Figure 112014016088226-pat00005
표5는 제2 데이터(dt2)가 표2에서 제시된 바에 따라 인코딩되고 저장된 경우에 로딩되는 제2 리드 데이터(rd_dt2)를 보여준다. 표5의 제2 리드 데이터(rd_dt2)는 표3의 제1 내지 제3 메모리 셀들(mc1~mc3)의 상태를 통해서 유추될 수 있다. 제2 리드 데이터(rd_dt2)는 제2 데이터(dt2)와 대응되는 일정한 값으로 출력될 수 있다. 제2 리드 데이터(rd_dt2)는 1회의 제2 리드 전압의 인가를 통해서 출력될 수 있다. 결국, 제2 리드 데이터(rd_dt2)는 표5의 대응 관계에 따라 제2 데이터(dt2)로 디코딩될 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 불휘발성 메모리 장치
10 : 입출력 드라이버
20 : 제어 로직
30 : 인코더
40 : 데이터 버퍼
50 : 디코더
60 : 행 디코더
70 : 열 디코더
80 : 메모리 셀 어레이

Claims (19)

  1. 제1 내지 제3 메모리 셀들에 2비트의 제1 데이터를 저장하기 위한 제1 라이트 동작을 수행하는 단계; 및
    상기 제1 내지 제3 메모리 셀들에 2비트의 제2 데이터를 추가로 저장하기 위한 제2 라이트 동작을 수행하는 단계를 포함하되,
    상기 제1 라이트 동작 또는 상기 제2 라이트 동작 수행 결과, 상기 제1 내지 제3 메모리 셀들 각각은 제1 내지 제3 상태 중 어느 하나로 존재하는 불휘발성 메모리 장치의 동작 방법.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 라이트 동작을 수행하는 단계는,
    상기 제1 내지 제3 메모리 셀들 중 어느 하나의 상태를 상기 제1 상태에서 상기 제3 상태로 변경하거나 또는 상기 제1 내지 제3 메모리 셀들의 상태를 상기 제1 상태로 유지하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제2 라이트 동작을 수행하는 단계는,
    상기 제1 내지 제3 메모리 셀들 중 상기 제1 상태인 메모리 셀들 중 적어도 하나를 상기 제2 상태로 변경하거나 또는 상기 제1 상태인 메모리 셀들을 상기 제1 상태로 유지하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제2 라이트 동작을 수행하는 단계는,
    상기 제1 내지 제3 메모리 셀들 중 상기 제3 상태인 메모리 셀의 상태를 유지하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제3 상태인 메모리 셀의 문턱 전압이 가장 높고, 상기 제1 상태인 메모리 셀의 문턱 전압이 가장 낮은 불휘발성 메모리 장치의 동작 방법.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 라이트 동작을 수행하는 단계는,
    상기 제1 데이터를 제1 라이트 데이터로 인코딩하는 단계; 및
    상기 제1 라이트 데이터에 근거하여 상기 제1 내지 제3 메모리 셀들의 상태를 제어하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제2 라이트 동작을 수행하는 단계는,
    상기 제1 데이터를 참조하여 상기 제2 데이터를 제2 라이트 데이터로 인코딩하는 단계; 및
    상기 제2 라이트 데이터에 근거하여 상기 제1 내지 제3 메모리 셀들의 상태를 제어하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    제1 리드 전압이 상기 제1 내지 제3 메모리 셀들에 인가되는 단계;
    제1 리드 데이터가 상기 제1 내지 제3 메모리 셀들로부터 로딩되는 단계; 및
    상기 제1 리드 데이터를 상기 제1 데이터로 디코딩하는 단계를 더 포함하는 불휘발성 메모리 장치의 동작 방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제1 리드 전압은 상기 제2 상태인 메모리 셀의 문턱 전압보다 높고 상기 제3 상태인 메모리 셀의 문턱 전압보다 낮은 불휘발성 메모리 장치의 동작 방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    제2 리드 전압이 상기 제1 내지 제3 메모리 셀들에 인가되는 단계;
    제2 리드 데이터가 상기 제1 내지 제3 메모리 셀들로부터 로딩되는 단계; 및
    상기 제2 리드 데이터를 상기 제2 데이터로 디코딩하는 단계를 더 포함하는 불휘발성 메모리 장치의 동작 방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제2 리드 전압은 상기 제1 상태인 메모리 셀의 문턱 전압보다 높고 상기 제2 상태인 메모리 셀의 문턱 전압보다 낮은 불휘발성 메모리 장치의 동작 방법.
  12. 제1 내지 제3 메모리 셀들에 제1 데이터를 저장하기 위해서 제1 라이트 동작을 수행하는 단계; 및
    상기 제1 내지 제3 메모리 셀들에 제2 데이터를 추가로 저장하기 위해서 제2 라이트 동작을 수행하는 단계를 포함하되,
    상기 제1 라이트 동작을 수행하는 단계는 제1 상태인 상기 제1 내지 제3 메모리 셀들 중 어느 하나의 상태를 제3 상태로 변경하거나 또는 상기 제1 내지 제3 메모리 셀들의 상태를 상기 제1 상태로 유지하는 단계를 포함하고,
    상기 제2 라이트 동작을 수행하는 단계는 상기 제1 내지 제3 메모리 셀들 중 상기 제1 상태인 메모리 셀들 중 적어도 하나를 제2 상태로 변경하거나 또는 상기 제1 상태인 메모리 셀들을 상기 제1 상태로 유지하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 제3 상태인 메모리 셀의 문턱 전압이 가장 높고, 상기 제1 상태인 메모리 셀의 문턱 전압이 가장 낮은 불휘발성 메모리 장치의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 제1 데이터 및 상기 제2 데이터들은 각각 2비트로 구성된 불휘발성 메모리 장치의 동작 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 제2 라이트 동작을 수행하는 단계는,
    상기 제1 내지 제3 메모리 셀들 중 상기 제3 상태인 메모리 셀의 상태를 유지하는 단계를 더 포함하는 불휘발성 메모리 장치의 동작 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    제1 리드 전압이 상기 제1 내지 제3 메모리 셀들에 인가되는 단계;
    제1 리드 데이터가 상기 제1 내지 제3 메모리 셀들로부터 로딩되는 단계; 및
    상기 제1 리드 데이터를 상기 제1 데이터로 디코딩하는 단계를 더 포함하는 불휘발성 메모리 장치의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 제1 리드 전압은 상기 제2 상태인 메모리 셀의 문턱 전압보다 높고 상기 제3 상태인 메모리 셀의 문턱 전압보다 낮은 불휘발성 메모리 장치의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    제2 리드 전압이 상기 제1 내지 제3 메모리 셀들에 인가되는 단계;
    제2 리드 데이터가 상기 제1 내지 제3 메모리 셀들로부터 로딩되는 단계; 및
    상기 제2 리드 데이터를 상기 제2 데이터로 디코딩하는 단계를 더 포함하는 불휘발성 메모리 장치의 동작 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 제2 리드 전압은 상기 제1 상태인 메모리 셀의 문턱 전압보다 높고 상기 제2 상태인 메모리 셀의 문턱 전압보다 낮은 불휘발성 메모리 장치의 동작 방법.
KR1020140018868A 2014-02-19 2014-02-19 불휘발성 메모리 장치 및 그것의 동작 방법 KR102195893B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140018868A KR102195893B1 (ko) 2014-02-19 2014-02-19 불휘발성 메모리 장치 및 그것의 동작 방법
US14/310,889 US9171611B2 (en) 2014-02-19 2014-06-20 Nonvolatile memory apparatus and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140018868A KR102195893B1 (ko) 2014-02-19 2014-02-19 불휘발성 메모리 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20150098254A KR20150098254A (ko) 2015-08-28
KR102195893B1 true KR102195893B1 (ko) 2020-12-29

Family

ID=53798666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140018868A KR102195893B1 (ko) 2014-02-19 2014-02-19 불휘발성 메모리 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US9171611B2 (ko)
KR (1) KR102195893B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229972A (en) 1990-01-19 1993-07-20 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory system
KR100546179B1 (ko) 2003-07-30 2006-01-24 주식회사 하이닉스반도체 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
US7171528B2 (en) 2003-01-13 2007-01-30 Rambus Inc. Method and apparatus for generating a write mask key
US20070064461A1 (en) 2003-11-15 2007-03-22 Varadarajan Srinivasan Low power content addressable memory
US20120243304A1 (en) 2011-03-23 2012-09-27 Kabushiki Kaisha Toshiba Semiconductor storage device
JP5063337B2 (ja) 2007-12-27 2012-10-31 株式会社日立製作所 半導体装置
KR101203341B1 (ko) * 2010-09-14 2012-11-20 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그의 동작 방법
US20130010550A1 (en) 2011-07-06 2013-01-10 Samsung Electronics Co., Ltd. Nonvolatile Memory Devices Including Selective RWW and RMW Decoding

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090075063A (ko) * 2008-01-03 2009-07-08 삼성전자주식회사 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법
WO2013028859A1 (en) * 2011-08-24 2013-02-28 Rambus Inc. Methods and systems for mapping a peripheral function onto a legacy memory interface

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229972A (en) 1990-01-19 1993-07-20 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory system
US7171528B2 (en) 2003-01-13 2007-01-30 Rambus Inc. Method and apparatus for generating a write mask key
KR100546179B1 (ko) 2003-07-30 2006-01-24 주식회사 하이닉스반도체 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
US20070064461A1 (en) 2003-11-15 2007-03-22 Varadarajan Srinivasan Low power content addressable memory
JP5063337B2 (ja) 2007-12-27 2012-10-31 株式会社日立製作所 半導体装置
KR101203341B1 (ko) * 2010-09-14 2012-11-20 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그의 동작 방법
US20120243304A1 (en) 2011-03-23 2012-09-27 Kabushiki Kaisha Toshiba Semiconductor storage device
US20130010550A1 (en) 2011-07-06 2013-01-10 Samsung Electronics Co., Ltd. Nonvolatile Memory Devices Including Selective RWW and RMW Decoding

Also Published As

Publication number Publication date
US9171611B2 (en) 2015-10-27
US20150235697A1 (en) 2015-08-20
KR20150098254A (ko) 2015-08-28

Similar Documents

Publication Publication Date Title
KR20160074237A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11282564B1 (en) Selective wordline scans based on a data state metric
US9536600B2 (en) Simultaneous multi-page commands for non-volatile memories
US20220319622A1 (en) Remapping bad blocks in a memory sub-system
US20230117364A1 (en) Sequential wordline erase verify schemes
US20220300160A1 (en) Memory sub-system media management operation threshold
US20220066651A1 (en) Asychronous power loss handling using dummy writes in memory devices
US20220199165A1 (en) Double interleaved programming of a memory device in a memory sub-system
CN112992241A (zh) 选择性读取扰动取样
US11869595B2 (en) Memory device programming technique using fewer latches
US20230051408A1 (en) Managing write disturb for units of memory in a memory sub-system using a randomized refresh period
US11462281B1 (en) Intervallic dynamic start voltage and program verify sampling in a memory sub-system
KR102195893B1 (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
US20160322087A1 (en) Data storage device and operating method thereof
US11494084B2 (en) Managing dielectric stress of a memory device using controlled ramping slopes
US20230015066A1 (en) Memory sub-system for monitoring mixed mode blocks
KR102246843B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11687248B2 (en) Life time extension of memory device based on rating of individual memory units
US20240071510A1 (en) Two-pass corrective programming for memory cells that store multiple bits and power loss management for two-pass corrective programming
US11971815B2 (en) Write budget control of time-shift buffer for streaming devices
US20230214139A1 (en) Second read initialization on latch-limited memory device
US11881284B2 (en) Open translation unit management using an adaptive read threshold
US20240061588A1 (en) Charge loss mitigation through dynamic programming sequence
US20230197163A1 (en) Concurrent programming of retired wordline cells with dummy data
US20220415414A1 (en) Partial block erase operations in memory devices

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant