KR20000060880A - 특정 어드레스의 메모리 블록 프로텍션 회로 - Google Patents

특정 어드레스의 메모리 블록 프로텍션 회로 Download PDF

Info

Publication number
KR20000060880A
KR20000060880A KR1019990009543A KR19990009543A KR20000060880A KR 20000060880 A KR20000060880 A KR 20000060880A KR 1019990009543 A KR1019990009543 A KR 1019990009543A KR 19990009543 A KR19990009543 A KR 19990009543A KR 20000060880 A KR20000060880 A KR 20000060880A
Authority
KR
South Korea
Prior art keywords
unit
memory
control cell
word line
control
Prior art date
Application number
KR1019990009543A
Other languages
English (en)
Other versions
KR100309463B1 (ko
Inventor
장영배
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990009543A priority Critical patent/KR100309463B1/ko
Publication of KR20000060880A publication Critical patent/KR20000060880A/ko
Application granted granted Critical
Publication of KR100309463B1 publication Critical patent/KR100309463B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Abstract

본 발명은 특정 어드레스의 메모리 블록 프로텍션 회로에 관한 것으로, 종래의 기술에 있어서는 메모리칩 내의 전체 메모리 셀 영역에 대한 프로텍션만 가능하고, 부분적인 메모리 영역의 프로텍션은 불가능하게 되는 문제점이 있었다. 따라서, 본 발명은 복수개의 로우(ROW) 어드레스(ADDX) 를 입력받아 라이트를 위한 고전압(VPP)및 활성화 신호(WLEN) 등에 의해 디코딩하는 X-디코더부와; 복수개의 칼럼(Column) 어드레스(ADDY)를 입력받아 상기 고전압(VPP) 및 활성화 신호(BLEN)에 의해 디코딩하는 Y-디코더부와; 상기 Y-디코더부를 통해 선택된 각 메모리 셀들을 리드, 라이트 제어신호에 따라 리드 또는 라이트하는 센스앰프/출력 디코더부와; 실제 데이터가 저장되는 메모리 어레이부와; 상기 메모리 어레이부의 각 워드라인의 프로텍션 여부를 저장하기 위한 제어셀부와; 칩외부로의 메모리 덤프시 메모리 어레이부의 특정 워드라인과 제어셀부의 제어셀을 리드하여 센스앰프로의 출력 여부를 제어하거나 제어셀의 라이트를 제어하는 포트 프로텍션 제어부로 구성하여 사용자가 타인에게 알리고 싶지 않은 특정 어드레스 범위상의 프로그램 데이터를 선택적으로 프로텍션할 수 있는 효과가 있다.

Description

특정 어드레스의 메모리 블록 프로텍션 회로{SPECIFIC ADDRESS MEMORY BLOCK PROTECTION CIRCUIT}
본 발명은 특정 어드레스의 메모리 블록 프로텍션 방법에 관한 것으로, 특히 마이크로 컨트롤러에 내장된 플래시 이이피롬 또는 이피롬 등에 저장된 사용자의 프로그램 데이터 중에서 덤프(Dump)시 중요한 프로그램의 일부분만을 칩의 외부로 읽어낼 수 없도록 하는 특정 어드레스의 메모리 블록 프로텍션 방법에 관한 것이다.
종래의 일반적인 메모리 프로텍션 방법을 다음의 표1을 참조하여 설명한다.
B1 B2 보호(PROTECTION)
0 0 (a) 더 이상의 프로그램 불가.(b) 외부의 페치로 부터 프로그램 보호.(c) 메모리 덤프를 이용한 검증 불가.
0 1 (a) 더 이상의 프로그램 불가.(b) 외부의 페치로 부터 프로그램 보호.
1 0 (확장용)
1 1 프로텍션 않됨.
여기서, B1과 B2는 제어셀(Lock Bit Cell)이고, '0'의 상태가 프로그램된 상태이고 '1'이 프로그램되지 않은 상태를 나타낸다.
이와 같이 두 개의 제어셀(B1,B2)을 두어 각각의 프로그램 여부에 따라서 프로텍션의 종류와 레벨을 결정하게 되는데, 제어셀(B1,B2) 두 비트가 모두 프로그램 되어 있지 않을 경우(1,1)는 프로텍션이 안된 상태이고, 두 비트 중 'B1'은 프로그램되고 'B2'는 프로그램이 않된 상태(0,1)에서는 더 이상의 메모리 셀의 프로그램을 불가능하게 하고, 외부에서 패치(fetch)된 명령어로는 칩 내부의 프로그램을 읽어볼 수 없게 프로텍션을 한다.
또한, 두 비트(B1,B2)가 모두 프로그램 상태(0,0)로 되면 상기 설명된 내용의 프로텍션에 더하여 메모리 덤프를 이용한 칩 내부의 롬 데이터를 밖으로 읽어내는 검증(Verify)조차 불가능하게 하여 아무도 롬 데이터를 읽지 못하게 하는 강력한 프로텍션을 걸게 된다.
물론, 칩 내부에서 동작중에 메모리를 액세스하는 것은 가능하여 칩 동작에는 문제가 없게 된다.
그러나, 상기 종래의 기술에 있어서는 메모리칩 내의 전체 메모리 셀 영역에 대한 프로텍션만 가능하고, 부분적인 메모리 영역의 프로텍션은 불가능하게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 사용자가 타인에게 알리고 싶지 않은 특정 어드레스 범위상의 프로그램 데이터를 선택적으로 프로텍션할 수 있는 특정 어드레스의 메모리 블록 프로텍션 회로를 제공 하는데 그 목적이 있다.
도1은 본 발명 특정 어드레스의 메모리 블록 프로텍션 회로의 블록도.
***도면의 주요 부분에 대한 부호의 설명***
10 : X-디코더부 20 : Y-디코더부
30 : 센스앰프/출력 디코더부 40 : 메모리 어레이부
50 : 제어셀부 60 : 포트 프로텍션 제어부
이와 같은 목적을 달성하기 위한 본 발명은, 복수개의 로우(ROW) 어드레스(ADDX) 를 입력받아 라이트를 위한 고전압(VPP)및 활성화 신호(WLEN) 등에 의해 디코딩하는 X-디코더부와; 복수개의 칼럼(Column) 어드레스(ADDY)를 입력받아 상기 고전압(VPP) 및 활성화 신호(BLEN)에 의해 디코딩하는 Y-디코더부와; 상기 Y-디코더부를 통해 선택된 각 메모리 셀들을 리드, 라이트 제어신호에 따라 리드 또는 라이트하는 센스앰프/출력 디코더부와; 실제 데이터가 저장되는 메모리 어레이부와; 상기 메모리 어레이부의 각 워드라인의 프로텍션 여부를 저장하기 위한 제어셀부와; 칩외부로의 메모리 덤프시 메모리 어레이부의 특정 워드라인과 제어셀부의 제어셀을 리드하여 센스앰프로의 출력 여부를 제어하거나 제어셀의 라이트를 제어하는 포트 프로텍션 제어부로 구성함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 본 발명 특정 어드레스의 메모리 블록 프로텍션 회로의 블록도로서, 이에 도시한 바와 같이 복수개의 로우(ROW) 어드레스(ADDX) 를 입력받아 라이트를 위한 고전압(VPP)및 활성화 신호(WLEN) 등에 의해 워드라인 디코딩하는 X-디코더부(10)와; 복수개의 칼럼(Column) 어드레스(ADDY)를 입력받아 상기 고전압(VPP) 및 활성화 신호(BLEN)에 의해 비트라인 디코딩하는 Y-디코더부(20)와; 상기 Y-디코더부(20)를 통해 선택된 각 메모리 셀들을 리드, 라이트 제어신호에 따라 리드 또는 라이트하는 센스앰프/출력 디코더부(30)와; 실제 데이터가 저장되는 메모리 어레이부(40)와; 상기 메모리 어레이부(40)의 각 워드라인의 프로텍션 여부를 저장하기 위한 제어셀부(50)와; 칩외부로의 메모리 덤프시 메모리 어레이부(40)의 특정 워드라인과 제어셀부(50)의 제어셀을 리드하여 센스앰프로의 출력 여부를 제어하거나 제어셀의 라이트를 제어하는 포트 프로텍션 제어부(60)로 구성한 것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 설명한다.
먼저, 사용자는 자신의 프로그램 데이터를 롬 라이터(미도시) 등을 이용하여 메모리에 써 넣는다.
그런 다음 중요하다고 생각되어 타인에게 알리고 싶지 않은 프로그램상의 영역이 있다면 어드레스 범위를 알아내어 롬 라이터에 의해 데이터 라이트시 어드레스에 대한 정보를 주고 제어셀을 프로그램하게 되면 Y-디코더부(20)는 디세이블되고, X-디코더부(10)만 활성화 되어 숨기고자 하는 프로그램 데이터가 들어있는 해당 워드라인이 차례로 선택되면서 동일 워드 라인에 연결된 제어셀부(50)의 제어셀들이 각각 라이트되게 된다.
이때는 메모리 어레이(40)의 리드, 라이트 동작이 이루어지지 않도록 Y-디코더부(20)와 센스앰프/출력 디코더부(30)가 디세이블되며 상기의 포트 프로텍션 제어부(60)의 라이트 패스(Path)를 활성화(active) 시키도록 한다.
이에 따라 칩 외부에서 볼 때 칼럼 어드레스(ADDY)는 돈캐어(Don't care)이고, 로우 어드레스(ADDX)만을 변화시키면서 라이트에 맞는 제어 입력과 시간을 주면 제어셀을 라이트할 수 있게 된다.
이와 반대로 덤프모드 즉, 메모리 어레이내의 프로그램 코딩 데이터를 읽어내어 포트 밖으로 출력시키는 모드일 때에는 현재, 읽고 있는 워드라인의 제어셀을 동시에 읽어내어 만일, 제어셀이 프로그램 되어 졌다면 출력제어신호(DISOUT)를 센스앰프/출력 디코더부(30)에 보내어 센싱된 데이터가 버스에 실리지 않도록 제어하고, 제어셀이 프로그램되어 있지 않다면 출력제어신호(DISOUT)가 비활성화(Unactive)되어 센스앰프의 데이터가 버스에 실리는데 아무런 영향을 주지 않도록 한다.
이와 같이 사용자가 원하는 범위의 어드레스상의 출력 데이터가 포트로 출력되지 않게 제어가 가능하게 된다.
물론, 덤프 신호(DUMP)가 비활성화(Unactive)될 경우 즉, 마이크로 프로세서 모드로 동작하여 실제 셋트에 실장되어 동작할 때는 포트 프로텍션 제어부가 비활성화되어 칩의 동작에는 영향을 주지 않도록 한다.
이상에서 설명한 바와 같이 본 발명 특정 어드레스의 메모리 블록 프로텍션 방법은 사용자가 타인에게 알리고 싶지 않은 특정 어드레스 범위상의 프로그램 데이터를 선택적으로 프로텍션할 수 있는 효과가 있다.

Claims (1)

  1. 복수개의 로우(ROW) 어드레스(ADDX) 를 입력받아 라이트를 위한 고전압(VPP)및 활성화 신호(WLEN) 등에 의해 디코딩하는 X-디코더부와; 복수개의 칼럼(Column) 어드레스(ADDY)를 입력받아 상기 고전압(VPP) 및 활성화 신호(BLEN)에 의해 디코딩하는 Y-디코더부와; 상기 Y-디코더부를 통해 선택된 각 메모리 셀들을 리드, 라이트 제어신호에 따라 리드 또는 라이트하는 센스앰프/출력 디코더부와; 실제 데이터가 저장되는 메모리 어레이부와; 상기 메모리 어레이부의 각 워드라인의 프로텍션 여부를 저장하기 위한 제어셀부와; 칩외부로의 메모리 덤프시 메모리 어레이부의 특정 워드라인과 제어셀부의 제어셀을 리드하여 센스앰프로의 출력 여부를 제어하거나 제어셀의 라이트를 제어하는 포트 프로텍션 제어부로 구성하여 된 것을 특징으로 하는 특정 어드레스의 메모리 블록 프로텍션 회로.
KR1019990009543A 1999-03-20 1999-03-20 특정 어드레스의 메모리 블록 프로텍션 회로 KR100309463B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990009543A KR100309463B1 (ko) 1999-03-20 1999-03-20 특정 어드레스의 메모리 블록 프로텍션 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009543A KR100309463B1 (ko) 1999-03-20 1999-03-20 특정 어드레스의 메모리 블록 프로텍션 회로

Publications (2)

Publication Number Publication Date
KR20000060880A true KR20000060880A (ko) 2000-10-16
KR100309463B1 KR100309463B1 (ko) 2001-09-26

Family

ID=19577183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009543A KR100309463B1 (ko) 1999-03-20 1999-03-20 특정 어드레스의 메모리 블록 프로텍션 회로

Country Status (1)

Country Link
KR (1) KR100309463B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398572B1 (ko) * 2001-05-31 2003-09-19 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 보호회로
KR100813629B1 (ko) * 2007-01-17 2008-03-14 삼성전자주식회사 향상된 섹터 보호 스킴

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532510B1 (ko) 2004-05-04 2005-11-30 삼성전자주식회사 기입 동작시 메모리 셀 어레이의 일부 영역에 기입되는데이터를 마스킹하는 반도체 메모리 장치 및 그 마스킹 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2859780B2 (ja) * 1992-06-17 1999-02-24 シャープ株式会社 半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398572B1 (ko) * 2001-05-31 2003-09-19 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 보호회로
KR100813629B1 (ko) * 2007-01-17 2008-03-14 삼성전자주식회사 향상된 섹터 보호 스킴
US7580281B2 (en) 2007-01-17 2009-08-25 Samsung Electronics Co., Ltd. Flash memory device with write protection

Also Published As

Publication number Publication date
KR100309463B1 (ko) 2001-09-26

Similar Documents

Publication Publication Date Title
US6088262A (en) Semiconductor device and electronic equipment having a non-volatile memory with a security function
US6047352A (en) Memory system, method and predecoding circuit operable in different modes for selectively accessing multiple blocks of memory cells for simultaneous writing or erasure
US7224602B2 (en) Semiconductor memory device and control method having data protection feature
KR20000035627A (ko) 반도체 기억 장치
KR20010070149A (ko) 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러
KR100558486B1 (ko) 비휘발성 반도체 메모리 장치 및 이 장치의 원 타임프로그래밍 제어방법
KR20070117606A (ko) 데이터용과 에러 정정 코드용으로 전환가능한 부분을 갖는메모리
JPH0157438B2 (ko)
US20010042159A1 (en) Multiplexing of trim outputs on a trim bus to reduce die size
US5229972A (en) Nonvolatile semiconductor memory system
JP2002015584A (ja) 不揮発性メモリのリードプロテクト回路
JP3542637B2 (ja) 電流測定方法及びマイクロコントローラシステム
US6886087B2 (en) Semiconductor memory device
JP3815718B2 (ja) 半導体記憶装置および情報機器
KR20000060880A (ko) 특정 어드레스의 메모리 블록 프로텍션 회로
US5982665A (en) Non-volatile memory array having a plurality of non-volatile memory status cells coupled to a status circuit
US5343030A (en) IC card having flash erase means
JP2005317127A (ja) 不揮発性半導体記憶装置
JP4547490B2 (ja) 不揮発性記憶装置およびその制御方法
JPH05134928A (ja) メモリ装置
KR100288417B1 (ko) 동기형 반도체 기억 장치
JP2006099940A (ja) 不揮発性メモリ装置
KR0170716B1 (ko) 전기적 소거가능 롬
JPH05120891A (ja) 半導体記憶装置
JPH0697442B2 (ja) マイクロコンピユ−タ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee