JP2006120244A - 半導体記憶装置および半導体記憶装置の制御方法 - Google Patents
半導体記憶装置および半導体記憶装置の制御方法 Download PDFInfo
- Publication number
- JP2006120244A JP2006120244A JP2004307136A JP2004307136A JP2006120244A JP 2006120244 A JP2006120244 A JP 2006120244A JP 2004307136 A JP2004307136 A JP 2004307136A JP 2004307136 A JP2004307136 A JP 2004307136A JP 2006120244 A JP2006120244 A JP 2006120244A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- pointer
- data
- core
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
Abstract
【解決手段】 半導体記憶装置1はデータ書き込みが所定論理値に制限される不揮発性メモリセルを備える。第1メモリコアMC1に書き込まれたデータ「10101010」に書き換えを行い、データ「01010101」にする場合、データ書き込みは、所定論理値と逆の論理値「1」の書き込みが含まれるため、消去動作が必要とされ、データ書き込みに制限が発生する。ここで消去動作を行う代わりに、ポインタメモリPMに記憶されたポインタ値を書き換えることで、選択されるメモリコアを第2メモリコアMC2(データ「11111111」)切り替える動作が行われる。該書き換え後のポインタ値により選択される第2メモリコアMC2に対し、改めてデータ書き込みが行われる。
【選択図】 図1
Description
(付記1) データ書き込みが所定論理値に制限される不揮発性メモリセルを備え、各々独立してアクセス制御の対象とされる複数のメモリコアと、
前記不揮発性メモリセルを備え、前記アクセス制御の対象となる前記メモリコアを選択するポインタと
を備えることを特徴とする半導体記憶装置。
(付記2) 前記不揮発性メモリセルは、プログラム動作のみ可能なフラッシュメモリセルであることを特徴とする付記1に記載の半導体記憶装置。
(付記3) 前記ポインタに備えられる前記不揮発性メモリセルのビットパタンに応じて、前記メモリコアが識別されることを特徴とする付記1に記載の半導体記憶装置。
(付記4)前記ポインタは、
前記データ書き込み時およびデータ読み出し時に、同一の前記メモリコアを選択することを特徴とする付記1に記載の半導体記憶装置。
(付記5) 選択されている前記メモリコアの前記不揮発性メモリセルに前記データ書き込みを行うに際して、
前記データ書き込みにより書き込まれるデータが全て前記所定論理値である場合には、前記メモリコアの前記不揮発性メモリセルに前記データ書き込みが行われ、
前記データ書き込みにより書き込まれるデータの少なくとも1ビットが前記所定論理値と逆の論理値である場合には、前記ポインタの前記不揮発性メモリセルが書き換えられた上で、該書き換え後の前記ポインタにより選択される他の前記メモリコアに対し、前記データ書き込みが行われることを特徴とする付記4に記載の半導体記憶装置。
(付記6)前記ポインタは読み出しポインタであり、
該読み出しポインタは、内部状態を設定する設定値を所定範囲内の複数の候補値から選択するにあたり、複数の前記候補値があらかじめ書き込まれている複数の前記メモリコアから、少なくとも何れか1つの前記メモリコアを選択することを特徴とする付記3に記載の半導体記憶装置。
(付記7) 少なくとも1つの前記候補値について、同じ値が書き込まれている前記メモリコアを複数備えることを特徴とする付記6に記載の半導体記憶装置。
(付記8) 前記ポインタは、少なくとも(前記メモリコアの数−1)ビット分の前記不揮発性メモリセルを備えることを特徴とする付記3に記載の半導体記憶装置。
(付記9) データ書き込みが所定論理値に制限される不揮発性メモリセルを備える複数のメモリコアを備える半導体記憶装置の制御方法において、
選択されている前記メモリコアの前記不揮発性メモリセルに前記データ書き込みを行うに際して、
前記データ書き込みにより書き込まれるデータが全て前記所定論理値である場合には、前記メモリコアの前記不揮発性メモリセルに前記データ書き込みが行われ、
前記データ書き込みにより書き込まれるデータの少なくとも1ビットが前記所定論理値と逆の論理値である場合には、他の前記メモリコアに対し、前記データ書き込みが行われることを特徴とする半導体記憶装置の制御方法。
(付記10) データ書き込みが所定論理値に制限される不揮発性メモリセルを備える複数のメモリコアを備える半導体記憶装置の制御方法において、
内部状態を設定する設定値を所定範囲内の複数の候補値から選択するにあたり、
複数の前記メモリコアに複数の前記候補値をあらかじめ書き込み、
前記メモリコアを不可逆な所定順序で選択して読み出し動作を行うことを特徴とする半導体記憶装置の制御方法。
(付記11) 少なくとも1つの前記候補値について、同じ値が書き込まれている前記メモリコアを複数備え、
互いに異なる前記候補値が保持される前記メモリコアを、前記不可逆な所定順序で選択し、該候補値に基づいて試験を行う条件出しステップと、
前記試験結果に応じて選択された何れか1つの前記候補値と同じ値を備える前記メモリコアを選択して、該候補値を前記設定値とする設定ステップと
を備えることを特徴とする付記10に記載の半導体記憶装置の制御方法。
2、2a ポインタ部
3、3a メモリセル部
4 スイッチ部
5 書き込み用メモリコアセレクタ
11、11a、11b ポインタ用デコーダ
C1乃至C4 フラッシュメモリセル
DOUT、DOUT1、DOUT2 読み出しデータ
MC1 第1メモリコア
MC2 第2メモリコア
MC3 第3メモリコア
MC4 第4メモリコア
Claims (10)
- データ書き込みが所定論理値に制限される不揮発性メモリセルを備え、各々独立してアクセス制御の対象とされる複数のメモリコアと、
前記不揮発性メモリセルを備え、前記アクセス制御の対象となる前記メモリコアを選択するポインタと
を備えることを特徴とする半導体記憶装置。 - 前記不揮発性メモリセルは、プログラム動作のみ可能なフラッシュメモリセルであることを特徴とする請求項1に記載の半導体記憶装置。
- 前記ポインタに備えられる前記不揮発性メモリセルのビットパタンに応じて、前記メモリコアが識別されることを特徴とする請求項1に記載の半導体記憶装置。
- 前記ポインタは、
前記データ書き込み時およびデータ読み出し時に、同一の前記メモリコアを選択することを特徴とする請求項1に記載の半導体記憶装置。 - 選択されている前記メモリコアの前記不揮発性メモリセルに前記データ書き込みを行うに際して、
前記データ書き込みにより書き込まれるデータが全て前記所定論理値である場合には、前記メモリコアの前記不揮発性メモリセルに前記データ書き込みが行われ、
前記データ書き込みにより書き込まれるデータの少なくとも1ビットが前記所定論理値と逆の論理値である場合には、前記ポインタの前記不揮発性メモリセルが書き換えられた上で、該書き換え後の前記ポインタにより選択される他の前記メモリコアに対し、前記データ書き込みが行われることを特徴とする請求項4に記載の半導体記憶装置。 - 前記ポインタは読み出しポインタであり、
該読み出しポインタは、内部状態を設定する設定値を所定範囲内の複数の候補値から選択するにあたり、複数の前記候補値があらかじめ書き込まれている複数の前記メモリコアから、少なくとも何れか1つの前記メモリコアを選択することを特徴とする請求項3に記載の半導体記憶装置。 - 少なくとも1つの前記候補値について、同じ値が書き込まれている前記メモリコアを複数備えることを特徴とする請求項6に記載の半導体記憶装置。
- 前記ポインタは、少なくとも(前記メモリコアの数−1)ビット分の前記不揮発性メモリセルを備えることを特徴とする請求項3に記載の半導体記憶装置。
- データ書き込みが所定論理値に制限される不揮発性メモリセルを備える複数のメモリコアを備える半導体記憶装置の制御方法において、
選択されている前記メモリコアの前記不揮発性メモリセルに前記データ書き込みを行うに際して、
前記データ書き込みにより書き込まれるデータが全て前記所定論理値である場合には、前記メモリコアの前記不揮発性メモリセルに前記データ書き込みが行われ、
前記データ書き込みにより書き込まれるデータの少なくとも1ビットが前記所定論理値と逆の論理値である場合には、他の前記メモリコアに対し、前記データ書き込みが行われることを特徴とする半導体記憶装置の制御方法。 - データ書き込みが所定論理値に制限される不揮発性メモリセルを備える複数のメモリコアを備える半導体記憶装置の制御方法において、
内部状態を設定する設定値を所定範囲内の複数の候補値から選択するにあたり、
複数の前記メモリコアに複数の前記候補値をあらかじめ書き込み、
前記メモリコアを不可逆な所定順序で選択して読み出し動作を行うことを特徴とする半導体記憶装置の制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004307136A JP4675082B2 (ja) | 2004-10-21 | 2004-10-21 | 半導体記憶装置および半導体記憶装置の制御方法 |
US11/067,976 US7224606B2 (en) | 2004-10-21 | 2005-03-01 | Semiconductor memory device and method of controlling semiconductor memory device |
US11/790,974 US7596025B2 (en) | 2004-10-21 | 2007-04-30 | Semiconductor memory device and method of controlling semiconductor memory device |
US12/543,035 US7898860B2 (en) | 2004-10-21 | 2009-08-18 | Semiconductor memory device and method of controlling semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004307136A JP4675082B2 (ja) | 2004-10-21 | 2004-10-21 | 半導体記憶装置および半導体記憶装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006120244A true JP2006120244A (ja) | 2006-05-11 |
JP4675082B2 JP4675082B2 (ja) | 2011-04-20 |
Family
ID=36206021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004307136A Expired - Fee Related JP4675082B2 (ja) | 2004-10-21 | 2004-10-21 | 半導体記憶装置および半導体記憶装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (3) | US7224606B2 (ja) |
JP (1) | JP4675082B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006155710A (ja) * | 2004-11-26 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2010518540A (ja) * | 2007-02-13 | 2010-05-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アドレス指定可能な仮想電子ヒューズを含む電子ヒューズ装置及び方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100755369B1 (ko) * | 2006-01-03 | 2007-09-04 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 구비하는 메모리 시스템 및이의 스윙폭 제어 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63187498A (ja) * | 1987-01-28 | 1988-08-03 | Nec Corp | 複数回プログラム可能読出し専用メモリ装置 |
JPH03214498A (ja) * | 1990-01-19 | 1991-09-19 | Toshiba Corp | 半導体メモリシステム |
JPH0845293A (ja) * | 1994-01-28 | 1996-02-16 | Texas Instr Inc <Ti> | データを記憶および検索する回路とその方法 |
JPH08221994A (ja) * | 1995-02-14 | 1996-08-30 | Nec Corp | 電気的に消去および書込み可能な不揮発性半導体メモリ |
JPH10320984A (ja) * | 1997-05-15 | 1998-12-04 | Sharp Corp | 記憶装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW333648B (en) * | 1997-10-30 | 1998-06-11 | Key Technology Corp | The connection structure and algorithm for flash memory |
TW527604B (en) * | 1998-10-05 | 2003-04-11 | Toshiba Corp | A memory systems |
JP4963144B2 (ja) | 2000-06-22 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US6732207B2 (en) * | 2001-07-31 | 2004-05-04 | Pri Automation, Inc. | Fast serial interface used for controller to robot communications |
JP2002118187A (ja) | 2001-08-08 | 2002-04-19 | Hitachi Ltd | 不揮発性半導体記憶装置 |
JP3898481B2 (ja) * | 2001-10-03 | 2007-03-28 | 富士通株式会社 | 半導体記憶装置 |
TW571240B (en) * | 2002-07-10 | 2004-01-11 | Akom Technology Inc | Display method for debugging code of BISO |
JP4289026B2 (ja) * | 2003-05-28 | 2009-07-01 | 日本電気株式会社 | 半導体記憶装置 |
-
2004
- 2004-10-21 JP JP2004307136A patent/JP4675082B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-01 US US11/067,976 patent/US7224606B2/en active Active
-
2007
- 2007-04-30 US US11/790,974 patent/US7596025B2/en not_active Expired - Fee Related
-
2009
- 2009-08-18 US US12/543,035 patent/US7898860B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63187498A (ja) * | 1987-01-28 | 1988-08-03 | Nec Corp | 複数回プログラム可能読出し専用メモリ装置 |
JPH03214498A (ja) * | 1990-01-19 | 1991-09-19 | Toshiba Corp | 半導体メモリシステム |
JPH0845293A (ja) * | 1994-01-28 | 1996-02-16 | Texas Instr Inc <Ti> | データを記憶および検索する回路とその方法 |
JPH08221994A (ja) * | 1995-02-14 | 1996-08-30 | Nec Corp | 電気的に消去および書込み可能な不揮発性半導体メモリ |
JPH10320984A (ja) * | 1997-05-15 | 1998-12-04 | Sharp Corp | 記憶装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006155710A (ja) * | 2004-11-26 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP4646608B2 (ja) * | 2004-11-26 | 2011-03-09 | パナソニック株式会社 | 半導体記憶装置 |
JP2010518540A (ja) * | 2007-02-13 | 2010-05-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アドレス指定可能な仮想電子ヒューズを含む電子ヒューズ装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4675082B2 (ja) | 2011-04-20 |
US20090303805A1 (en) | 2009-12-10 |
US20070285992A1 (en) | 2007-12-13 |
US7596025B2 (en) | 2009-09-29 |
US7898860B2 (en) | 2011-03-01 |
US7224606B2 (en) | 2007-05-29 |
US20060087884A1 (en) | 2006-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100634458B1 (ko) | 단일의 페이지 버퍼 구조로 멀티-비트 및 단일-비트프로그램 동작을 수행하는 플래시 메모리 장치 | |
US7623377B2 (en) | Flash memory device having single page buffer structure and related programming operations | |
US6400602B2 (en) | Semiconductor memory device and restoration method therefor | |
JP4122151B2 (ja) | 不揮発性半導体メモリ装置のメモリセルアレイ構造、不揮発性半導体メモリ装置、同装置のメモリセルアレイアクセス方法、nandフラッシュメモリ装置及び半導体メモリ | |
US6836434B2 (en) | Mode selection in a flash memory device | |
KR100737914B1 (ko) | 페이지 버퍼 및 그것의 구동 방법, 그리고 이를 구비한불휘발성 메모리 장치 | |
US7673220B2 (en) | Flash memory device having single page buffer structure and related programming method | |
US7573751B2 (en) | Flash memory device having single page buffer structure | |
US5654922A (en) | Nonvolatile semiconductor flash memory | |
JP4467371B2 (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の置換情報の設定方法 | |
JP4675082B2 (ja) | 半導体記憶装置および半導体記憶装置の制御方法 | |
JP3012589B2 (ja) | 不揮発性半導体記憶装置 | |
JP4118623B2 (ja) | 不揮発性半導体記憶装置 | |
JP4937219B2 (ja) | 不揮発性半導体記憶装置 | |
KR100657148B1 (ko) | 플래시 메모리 및 그 레퍼런스 셀 제어 방법 | |
JPH03232196A (ja) | 半導体記憶装置 | |
KR19980055727A (ko) | 플래쉬 메모리에서의 디코더 회로 | |
JP2004171619A (ja) | 不揮発性半導体メモリ | |
JPH0457298A (ja) | 半導体記憶装置 | |
JP2000260190A (ja) | 不揮発性半導体記憶装置 | |
JP2002025300A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070517 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070521 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070906 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |