KR19980055727A - 플래쉬 메모리에서의 디코더 회로 - Google Patents
플래쉬 메모리에서의 디코더 회로 Download PDFInfo
- Publication number
- KR19980055727A KR19980055727A KR1019960074963A KR19960074963A KR19980055727A KR 19980055727 A KR19980055727 A KR 19980055727A KR 1019960074963 A KR1019960074963 A KR 1019960074963A KR 19960074963 A KR19960074963 A KR 19960074963A KR 19980055727 A KR19980055727 A KR 19980055727A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage level
- transistors
- transistor
- word line
- global
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Landscapes
- Read Only Memory (AREA)
Abstract
본 발명은 플래쉬 메모리에서의 디코더 회로를 제공하는 것으로, 섹터별 라이트가 가능한 플래쉬 메모리 장치에서 글로벌 로우 디코더를 이용하고, 칼럼방향으로 섹터를 나눌 때 글로벌 로우 디코더의 출력을 입력으로 하는 로컬 로우 디코더를 섹터수 만큼 증가시켜 로우 어드레스 신호에 의한 부하를 최소화 하므로써 엑세스(Access) 시간을 감소시킬 수 있고, 사용되는 로컬 로우 디코더의 회로가 간단하여 칩의 크기를 최소화시킬 수 있는 효과가 있다.
Description
본 발명은 섹터별 라이트가 가능한 플래쉬 메모리 장치에서 글로벌 로우 디코더를 이용하고, 칼럼방향으로 섹터를 나눌 때 글로벌 로우 디코더의 출력을 입력으로 하는 로컬 로우 디코더를 섹터수 만큼 증가시킬 수 있는 플래쉬 메모리 장치에서의 로우 디코더 회로에 관한 것이다.
일반적으로 플래쉬 메모리 소자는 전기적인 프로그램 및 소거기능을 갖는다. 섹터별 프로그램이 가능한 플래쉬 메모리 소자에서 통상적으로 라이트(Write) 주기는 10만번 이상 보장되어야 한다. 이때, 단위셀의 게이트에 받게 되는 스트레스의 횟수는 하나의 워드라인에 연결된 단위셀의 개수가 되고, 단위셀의 드레인에 받게 되는 스트레스의 횟수는 하나의 비트라인에 연결된 단위셀의 개수가 된다. 도 1은 종래에 사용된 로우 디코더의 회로도이다.
먼저, 리드 모드(Read Mode)에서 SnVppx는 Vdd 전압레벨로 스위칭되고, SnVeex 및 XRST는 접지 전압레벨로 스위칭된다. 이때, P모스 트랜지스터(hp1)가 턴온 되어 모든 노드점 A는 Vdd 전압레벨을 갖게 되고, 노드점 A에 걸리는 Vdd 전압레벨은 N모스 트랜지스터(thn)를 턴온 시켜 섹터 워드라인(SnWL)에 접지 전압레벨을 갖게 한다.
한편, 어드레스에 의하여 선택된 하나의 XnCOM만이 접지 전압레벨을 갖게 되고 이때, 하나의 XAPRED만이 Vdd 전압레벨로 되므로써 선택하고자 하는 로우 디코더의 N모스 트랜지스터(hn)가 턴온 되며, 선택된 로우 디코더의 노드점 A가 접지 전압레벨을 갖게 된다. 따라서 노드점 A에 걸리는 접지 전압레벨은 P모드 트랜지스터(hp3)를 턴온 시켜 워드라인(SnWL)에 Vpp 전압레벨을 갖게 한다.
다음으로 프로그램 모드(Program Mode)에서 선택된 섹터의 SnVppx는 Vpp 전압레벨로 스위칭되고, 모든 SnVeex는 접지 전압레벨로 스위칭되며, XRST는 SnVppx가 Vpp 전압레벨로 되기 전까지는 접지 전압레벨을 갖고 있다가 Vpp 전압레벨로 되면 선택된 섹터의 XRST는 Vpp 전압레벨이 되도록 스위칭된다. 그리고, 비 선택된 섹터의 SnVppx는 Vdd 전압레벨을 유지하고, 비 선택된 섹터의 XRST는 접지 전압레벨을 유지하므로써 비 선택된 섹터의 워드라인(SnWL)은 접지 전압레벨을 갖게 된다.
한편, 어드레스에 의하여 선택된 하나의 XnCOM은 접지 전압레벨을 갖게 되고 이때, 하나의 XAPRED만이 Vdd 전압레벨로 되므로써 선택하고자 하는 로우 디코더의 N모스 트랜지스터(hn)가 턴온 되며, 선택된 로우 디코더의 노드점 A가 접지 전압레벨을 갖게 된다. 따라서 노드점 A에 걸리는 접지 전압레벨은 P모스 트랜지스터(hp3)를 턴온 시켜 워드라인(SnWL)에 Vpp 전압레벨을 갖게 한다.
마지막으로 소거모드(Erase Mode)에서 선택된 섹터의 SnVppx는 접지 전압레벨로 스위칭되고, SnVeex는 -Vpp 전압레벨로 스위칭되며 XRST는 접지 전압레벨로 스위칭된다. 그리고, 비 선택된 섹터의 SnVppx는 Vdd 전압레벨로 스위칭되고, SnVeex는 접지 전압레벨로 스위칭되며 XRST는 접지 전압레벨로 스위칭된다.
결국, 비 선택된 섹터의 노드점 A는 Vdd 전압레벨이 되므로 이에 대한 워드라인(SnWL)은 접지 전압레벨을 갖는다.
한편, 선택된 섹터의 로우 디코더는 N모스 트랜지스터(thn)가 턴온 되어 모든 워드라인(SnWL)은 -Vpp 전압레벨을 갖는다.
상술한 바와 같은 로우 디코더는 칼럼방향으로 섹터를 나눌 때 그만큼의 로우 디코더수는 증가하게 되므로 로우 디코더의 XnCOM 수가 그만큼 증가하게 되어서 프리 디코더 출력부하 및 어드레스 버퍼 출력부하가 비례하여 증가하기 때문에 접근시간(Access Time)이 지연되고, 또한 칩의 크기도 그만큼 커지게 되는 문제가 발생한다.
따라서 본 발명은 섹터별 라이트가 가능한 플래쉬 메모리 장치에서 글로벌 로우 디코더를 이용하고, 칼럼방향으로 섹터를 나눌 때 글로벌 로우 디코더의 출력을 입력으로 하는 로컬 로우 디코더를 섹터수 만큼 증가시키므로써 로우 어드레스 신호(Low Address Path)에 의한 부하(Loading)를 최소화하여 칩의 크기를 작게 하면서 접근시간을 증가시킬 수 있는 플래쉬 메모리 장치에서의 로우 디코더 회로를 제공하는 것을 그 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명은 다수개의 워드라인을 선택하기 위한 글로벌 로우 디코더와, 글로벌 로우 디코더에 의해 선택된 워드라인의 각각을 선택하기 위한 로컬 로우 디코더로 이루어진다.
도 1은 일반적인 로우 디코더를 도시한 회로도.
도 2는 본 발명에 따른 글로벌 로우 디코더를 도시한 회로도.
도 3은 본 발명에 따른 로컬 로우 디코더를 도시한 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
T1 : 제 1 트랜지스터T2 : 제 2 트랜지스터
T3 : 제 3 트랜지스터T4 : 제 4 트랜지스터
T5 : 제 5 트랜지스터T6 : 제 6 트랜지스터
T7 : 제 7 트랜지스터hp1 내지 hp3 : P모스 트랜지스터
hn 및 thn : N모스 트랜지스터
이하, 본 발명을 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 글로벌 로우 디코더의 회로도로써, 로우 어드레스 신호에 의하여 선택된 글로벌 로우 디코더의 XnCOM은 Vdd 전압레벨을 갖는다.
각 모드별로 동작을 설명하면 먼저, 리드 모드에서 Vppx는 Vdd 전압레벨로 스위칭 되고, Veex는 접지 전압레벨로 스위칭 된다. 이때, 선택된 글로벌 로우 디코더의 XnCOM은 Vdd 전압레벨이므로 제 2 트랜지스터(T2)를 턴오프 시키고, 제 1 트랜지스터(T1)를 턴온 시키므로써 노드점 B는 접지 전압레벨이 되어 제 4 트랜지스터(T4)를 턴온 되게 하므로써 글로벌 워드라인(GWL)은 Vdd 전압레벨을 갖게 된다.
한편, 비 선택된 글로벌 로우 디코더의 XnCOM은 접지 전압레벨이므로 제 2 트랜지스터(T2)를 턴온 시켜 노드점 B가 Vdd 전압레벨이 되므로써 제 3 트랜지스터(T3)를 턴온 되게 하여 비 선택된 글로벌 워드라인(GWL)은 접지 전압레벨을 갖게 된다.
다음으로 프로그램 모드에서 선택된 로우섹터 어드레스에 의하여 글로벌 로우 디코더의 Vppx가 Vpp 전압레벨로 스위칭되며, 비 선택된 글로벌 로우 디코더의 Vppx는 Vdd 전압레벨로 스위칭된다. 이때, 선택된 글로벌 로우 디코더는 제 1 트랜지스터(T1)를 턴온 시켜 노드점 B가 접지 전압레벨이 되도록 하며, 이에 따라 제 4 트랜지스터(T4)를 턴온 시켜 선택된 글로벌 워드라인(GWL)은 Vpp 전압레벨를 갖게 된다.
한편, 비 선택된 글로벌 로우 디코더의 XnCOM은 접지 전압레벨이므로 제 2 트랜지스터(T2)를 턴온 시켜 노드점 B가 Vpp 전압레벨이 되도록 하며, 제 3 트랜지스터(T3)를 턴온 시켜 비 선택된 글로벌 워드라인(GWL)은 접지 전압레벨을 갖게 된다.
마지막으로 소거 모드에서 로우섹터 어드레스에 의하여 선택된 글로벌 로우 디코더의 Vppx는 접지 전압레벨로 스위칭되며, 비 선택된 글로벌 로우 디코더의 Vppx는 Vdd 전압레벨로 스위칭된다. 그리고, 선택된 글로벌 로우 디코더의 Veex는 -Vpp 전압레벨로 스위칭되며, 비 선택된 글로벌 로우 디코더의 Vppx는 접지 전압레벨로 스위칭된다. 그리고, 소거모드에서만 소거명령에 의하여 글로벌 로우 디코더의 XnCOM은 Vdd 전압레벨로 되기 때문에 로우섹터 어드레스에 의하여 선택된 로우섹터의 Veex가 -Vpp 전압레벨이므로 선택된 로우섹터의 글로벌 로우 디코더에서 제 1 및 제 3 트랜지스터(T1 및 T3)가 턴온 되어 글로벌 워드라인(GWL)은 모두 -Vpp 전압레벨을 갖게 된다.
한편, 비 선택된 글로벌 로우 디코더의 Veex는 접지 전압레벨이 되고, Vppx는 Vdd 전압레벨이 되므로써 제 2 및 제 3 트랜지스터(T2 및 T3)는 턴온 되어 글로벌 워드라인(GWL)은 접지 전압레벨이 된다.
도 3은 도 2의 글로벌 워드라인(GWL)을 입력으로 하며 제 1 및 제 2 칼럼섹터 어드레스(SnCOM 및 SnCOMB)의 조합에 의하여 선택된 칼럼섹터에만 글로벌 워드라인(GWL)의 전압레벨이 전달되도록 하고, 비 선택된 칼럼섹터의 워드라인(SnWL)에는 접지 전압레벨이 되도록 구성한 로컬 로우 디코더의 회로도이다.
로컬 로우 디코더의 Vppx 및 Veex는 글로벌 로우 디코더의 Vppx 및 Veex와 같이 각 모드에 맞게 스위칭된다. 그리고, 로컬 로우 디코더의 게이트 입력인 제 1 및 제 2 칼럼섹터 어드레스(SnCOM 및 SnCOMB)와 Vppx 및 Veex의 조합에 의하여 선택된 칼럼섹터의 로컬 로우 디코더에서 제 5 트랜지스터(T5) 및 제 6 트랜지스터(T6)는 턴온 되지만, 비 선택된 칼럼섹터의 로컬 로우 디코더에서 제 5 트랜지스터(T5) 및 제 6 트랜지스터(T6)는 턴오프 되고, 제 7 트랜지스터(T7)는 턴온 되어 워드라인(SnWL)은 접지 전압레벨을 갖게 된다.
모드별로 동작을 설명하면 먼저, 리드 모드에서 Vppx는 Vdd 전압레벨로 되고, Veex는 접지 전압레벨로 되며, 선택된 글로벌 워드라인(GWL)은 Vdd 전압레벨이 입력되고, 비 선택된 글로벌 워드라인(GWL)은 접지 전압레벨이 입력된다. 이때, 제 1 칼럼섹터 어드레스(SnCOM)가 접지 전압레벨로 스위칭되고, 제 2 칼럼섹터 어드레스(SnCOMB)가 Vdd 전압레벨로 스위칭되므로써 선택된 칼럼섹터는 제 5 트랜지스터(T5) 및 제 6 트랜지스터(T6)를 턴온 시키고, 제 7 트랜지스터(T7)를 턴오프 시켜 글로벌 워드라인(GWL)의 Vdd 전압레벨은 그대로 워드라인(SnWL)에 전달된다.
한편, 제 1 칼럼섹터 어드레스(SnCOM)가 Vdd 전압레벨로 스위칭되고, 제 2 칼럼섹터 어드레스(SnCOMB)가 접지 전압레벨로 스위칭되므로써 비 선택된 칼럼섹터는 제 5 트랜지스터(T5) 및 제 6 트랜지스터(T6)를 턴오프 시키고, 제 7 트랜지스터(T7)를 턴온 시켜 모든 워드라인(SnWL)은 접지 전압레벨을 갖게 한다.
다음으로 프로그램 모드에서 선택된 글로벌 워드라인(GWL)은 Vpp 전압레벨이 되고, Vppx는 Vpp 전압레벨이 된다. 그리고, 비 선택된 글로벌 워드라인(GWL)은 접지 전압레벨이 되고, Vppx는 Vdd 전압레벨이 되고, Veex는 접지 전압레벨이 된다. 제 1 칼럼섹터 어드레스(SnCOM)가 Vdd 전압레벨이고, 제 2 칼럼섹터 어드레스(SnCOMB)가 접지 전압레벨이 되어 비 선택된 로우섹터는 로컬 로우 디코더에서 제 5 트랜지스터(T5) 및 제 6 트랜지스터(T6)를 턴오프 시키고, 제 7 트랜지스터(T7)를 턴온 시키므로써 워드라인(SnWL)에 접지 전압레벨을 갖게 한다.
한편, 제 1 칼럼섹터 어드레스(SnCOM)가 접지 전압레벨이고, 제 2 칼럼섹터 어드레스(SnCOMB)가 Vdd 전압레벨이면 로컬 로우 디코더에서 제 5 트랜지스터(T5) 및 제 6 트랜지스터(T6)를 턴온 시키고, 제 7 트랜지스터(T7)를 턴오프 시켜 글로벌 워드라인(GWL)의 전압레벨이 그대로 워드라인(SnWL)에 전달한다.
결국, 하나의 워드라인(SnWL)만이 Vpp 전압레벨을 갖고 그 이외의 모든 워드라인(SnWL)은 접지 전압레벨을 갖게 된다.
마지막으로 소거모드에서 로우섹터 어드레스에 의하여 선택된 글로벌 워드라인(GWL)은 -Vpp 전압레벨로 되고, Vppx는 접지 전압레벨로 되며, Veex는 -Vpp 전압레벨로 된다. 그리고, 비 선택된 글로벌 워드라인(GWL)은 Vdd 전압레벨로 되고, Vppx는 Vdd 전압레벨로 되며 Veex는 접지 전압레벨로 된다. 비 선택된 로우섹터의 제 1 칼럼섹터 어드레스(SnCOM)는 Vdd 전압레벨로 되고, 제 2 칼럼섹터 어드레스(SnCOMB)는 접지 전압레벨로 되므로써 제 5 트랜지스터(T5) 및 제 6 트랜지스터(T6)를 턴오프 시키고, 제 7 트랜지스터(T7)를 턴온 시켜 모든 로컬 로우 디코더의 워드라인(SnWL)에 접지 전압레벨을 갖게 한다.
선택된 로우섹터들중 선택된 칼럼섹터의 제 1 칼럼섹터 어드레스(SnCOM)는 -Vpp 전압레벨로 되고, 제 2 칼럼섹터 어드레스(SnCOMB)는 접지 전압레벨로 된다. 그리고, 비 선택된 칼럼섹터들중 제 1 칼럼섹터 어드레스(SnCOM)는 접지 전압레벨로 되고, 제 2 칼럼섹터 어드레스(SnCOMB)는 -Vpp 전압레벨로 된다.
결국, 로우섹터 어드레스에 의하여 글로벌 워드라인(GWL)이 -Vpp 전압레벨이 되더라도 선택된 칼럼섹터의 로컬 로우 디코더들만이 제 5 트랜지스터(T5) 및 제 6 트랜지스터(T6)를 턴온 시키고, 제 7 트랜지스터(T7)를 턴오프 시켜 글로벌 워드라인(GWL)의 전압레벨을 워드라인(SnWL)에 그대로 전달하고, 비 선택된 칼럼섹터의 로컬 로우 디코더의 제 5 트랜지스터(T5) 및 제 6 트랜지스터(T6)를 턴오프 시키고, 제 7 트랜지스터(T7)를 턴온 시켜 비 선택된 칼럼섹터들의 로컬 로우 디코더의 워드라인(SnWL)에 접지 전압레벨을 갖게 한다.
상술한 바와 같이 본 발명에 의하면 섹터별 라이트가 가능한 플래쉬 메모리 장치에서 글로벌 로우 디코더를 이용하고, 칼럼방향으로 섹터를 나눌 때 글로벌 로우 디코더의 출력을 입력으로 하는 로컬 로우 디코더를 섹터수 만큼 증가시켜 로우 어드레스 신호에 의한 부하를 최소화 하므로써 접근시간을 감소시킬 수 있고, 사용되는 로컬 로우 디코더의 회로가 간단하여 칩의 크기를 감소시킬 수 있는 탁월한 효과가 있다.
Claims (9)
- 플래쉬 메모리에서의 디코더 회로에 있어서,다수개의 워드라인을 선택하기 위한 글로벌 로우 디코더와,상기 글로벌 로우 디코더에 의해 선택된 워드라인의 각각을 선택하기 위한 로컬 로우 디코더로 이루어지는 것을 특징으로 하는 플래쉬 메모리에서의 디코더 회로.
- 제 1 항에 있어서,상기 글로벌 로우 디코더는 XnCOM 신호를 입력으로 하며 상기 XnCOM의 신호에 따라 동작하는 제 1 및 제 2 트랜지스터와,상기 제 1 및 제 2 트랜지스터의 동작에 의해 전달된 전압을 입력으로 하며 상기 전압에 따라 동작하는 제 3 및 제 4 트랜지스터로 이루어져서 상기 제 3 및 제 4 트랜지스터의 동작에 의해 Vppx 또는 Veex에 인가되는 전압을 글로벌 워드라인에 출력하는 것을 특징으로 하는 플래쉬 메모리에서의 디코더 회로.
- 제 2 항에 있어서,상기 XnCOM 신호는 리드 및 프로그램 모드에서 로우섹터 어드레스에 의해 선택 되며 상기 선택된 XnCOM 신호는 제 2 및 제 3 트랜지스터를 턴오프 시키고 제 1 트랜지스터를 턴온 시켜 글로벌 워드라인이 Vppx 전압레벨로 되도록 하고, 비 선택된 XnCOM 신호는 제 1 및 제 4 트랜지스터를 턴오프 시키고 제 2 트랜지스터를 턴온 시켜 접지 전압레벨로 되도록 하는 것을 특징으로 하는 플래쉬 메모리에서의 디코더 회로.
- 제 2 항에 있어서,상기 XnCOM 신호는 소거 모드에서 소거명령에 의하여 접지 전압레벨이 되도록 하여 제 1 및 제 4 트랜지스터를 턴오프 시키고, 제 2 및 제 3 트랜지스터를 턴온 시켜 모든 글로벌 워드라인이 -Vpp 전압레벨로 되도록 하는 것을 특징으로 하는 플래쉬 메모리에서의 디코더 회로.
- 제 2 항 내지 제 4 항의 어느 한 항에 있어서,상기 제 1 및 제 3 트랜지스터는 N모스 트랜지스터로 이루어지고, 상기 제 2 및 제 4 트랜지스터는 P모드 트랜지스터로 이루어지는 것을 특징으로 하는 플래쉬 메모리에서의 디코더 회로.
- 제 1 항에 있어서,상기 로컬 로우 디코더는 글로벌 워드라인을 입력으로 하며 제 1 및 제 2 칼럼섹터 어드레스에 따라 동작하는 제 5 내지 제 7 트랜지스터로 이루어져서 상기 제 5 내지 제 7 트랜지스터의 동작에 의해 글로벌 워드라인의 전압을 워드라인에 출력하는 것을 특징으로 하는 플래쉬 메모리에서의 디코더 회로.
- 제 6 항에 있어서,상기 선택된 글로벌 워드라인 및 칼럼섹터는 리드 및 프로그램 모드에서 제 1 및 제 2 칼럼섹터 어드레스에 의해 제 5 및 제 6 트랜지스터를 턴온 시키고, 제 7 트랜지스터를 턴오프 시켜 워드라인에 전달되도록 하고, 비 선택된 상기 글로벌 워드라인 및 칼럼섹터는 제 1 및 제 2 칼럼섹터 어드레스에 의해 제 5 및 제 6 트랜지스터를 턴오프 시키고, 제 7 트랜지스터를 턴온 시켜 워드라인이 접지 전압레벨로 되도록 하는 것을 특징으로 하는 플래쉬 메모리에서의 디코더 회로.
- 제 6 항에 있어서,상기 글로벌 워드라인은 소거모드에서 -Vpp 전압레벨을 갖도록 하며 선택된 상기 글로벌 워드라인은 제 1 및 제 2 칼럼섹터 어드레스에 의해 제 5 및 제 6 트랜지스터를 턴온 시키고, 제 7 트랜지스터를 턴오프 시켜 워드라인에 전달되도록 하고, 비 선택된 상기 글로벌 워드라인은 제 1 및 제 2 칼럼섹터 어드레스에 의해 제 5 및 제 6 트랜지스터를 턴오프 시키고, 제 7 트랜지스터를 턴온 시켜 워드라인이 접지 전압레벨로 되도록 하는 것을 특징으로 하는 플래쉬 메모리에서의 디코더 회로.
- 제 6 항 내지 제 8 항의 어느 한 항에 있어서,상기 제 5 트랜지스터는 P모드 트랜지스터로 이루어지고, 상기 제 6 및 제 7 트랜지스터는 N모스 트랜지스터로 이루어지는 것을 특징으로 하는 플래쉬 메모리에서의 디코더 회로.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074963A KR100250754B1 (ko) | 1996-12-28 | 1996-12-28 | 플래쉬 메모리에서의 디코더 회로 |
| US08/998,157 US6870769B1 (en) | 1996-12-28 | 1997-12-24 | Decoder circuit used in a flash memory device |
| JP37025897A JP3665197B2 (ja) | 1996-12-28 | 1997-12-26 | フラッシュメモリ用デコーダ回路 |
| TW086119832A TW514922B (en) | 1996-12-28 | 1997-12-27 | Decoder circuit in a flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074963A KR100250754B1 (ko) | 1996-12-28 | 1996-12-28 | 플래쉬 메모리에서의 디코더 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980055727A true KR19980055727A (ko) | 1998-09-25 |
| KR100250754B1 KR100250754B1 (ko) | 2000-05-01 |
Family
ID=19491711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960074963A KR100250754B1 (ko) | 1996-12-28 | 1996-12-28 | 플래쉬 메모리에서의 디코더 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100250754B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100387527B1 (ko) * | 2001-05-23 | 2003-06-27 | 삼성전자주식회사 | 레이아웃 사이즈가 감소된 로우 디코더를 갖는 불휘발성반도체 메모리장치 |
| KR100511911B1 (ko) * | 2001-12-31 | 2005-09-02 | 주식회사 하이닉스반도체 | 칼럼 디코딩 정보를 이용하여 워드 라인을 인에이블시키는반도체 메모리 장치 및 그 구동 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120049509A (ko) | 2010-11-09 | 2012-05-17 | 삼성전자주식회사 | 로우 디코더 회로 및 이를 포함하는 비휘발성 메모리 장치 |
-
1996
- 1996-12-28 KR KR1019960074963A patent/KR100250754B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100387527B1 (ko) * | 2001-05-23 | 2003-06-27 | 삼성전자주식회사 | 레이아웃 사이즈가 감소된 로우 디코더를 갖는 불휘발성반도체 메모리장치 |
| KR100511911B1 (ko) * | 2001-12-31 | 2005-09-02 | 주식회사 하이닉스반도체 | 칼럼 디코딩 정보를 이용하여 워드 라인을 인에이블시키는반도체 메모리 장치 및 그 구동 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100250754B1 (ko) | 2000-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973963A (en) | Nonvolatile semiconductor memory | |
| US6370063B2 (en) | Word line driver having a divided bias line in a non-volatile memory device and method for driving word lines | |
| US6044020A (en) | Nonvolatile semiconductor memory device with a row decoder circuit | |
| US6665229B2 (en) | Semiconductor memory device row decoder structures having reduced layout area, and methods of operating the same | |
| KR100781980B1 (ko) | 불휘발성 메모리 장치에서의 디코더 및 그에 의한 디코딩방법 | |
| US5991198A (en) | Local row decoder and associated control logic for fowler-nordheim tunneling based flash memory | |
| KR100515055B1 (ko) | 모든 칼럼 선택 트랜지스터들을 선택할 수 있는 칼럼 프리디코더를 갖는 플레쉬 메모리 장치와 그 스트레스 테스트방법 | |
| US6064623A (en) | Row decoder having global and local decoders in flash memory devices | |
| US7286411B2 (en) | Row decoder circuit for use in non-volatile memory device | |
| JP2689768B2 (ja) | 半導体集積回路装置 | |
| JP2964982B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2005302139A (ja) | 半導体記憶装置 | |
| US6529420B2 (en) | Redundant decoder circuit | |
| JPH07192482A (ja) | 不揮発性半導体記憶装置およびその記憶データの消去方法 | |
| US6046941A (en) | Non-volatile semiconductor memory device | |
| KR100250754B1 (ko) | 플래쉬 메모리에서의 디코더 회로 | |
| US6870769B1 (en) | Decoder circuit used in a flash memory device | |
| US7596025B2 (en) | Semiconductor memory device and method of controlling semiconductor memory device | |
| KR100250752B1 (ko) | 플래쉬 메모리에서의 디코더회로 | |
| US7035162B2 (en) | Memory devices including global row decoders and operating methods thereof | |
| US5198998A (en) | Erasable programmable read only memory | |
| JP3544731B2 (ja) | 不揮発性半導体記憶装置 | |
| US6944085B2 (en) | Semiconductor memory device with reduced chip area and improved redundancy efficency | |
| KR100356484B1 (ko) | 플래쉬 메모리의 로우 디코더 회로 | |
| US20030231522A1 (en) | Nonvolatile memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |