KR100250752B1 - 플래쉬 메모리에서의 디코더회로 - Google Patents

플래쉬 메모리에서의 디코더회로 Download PDF

Info

Publication number
KR100250752B1
KR100250752B1 KR1019960074959A KR19960074959A KR100250752B1 KR 100250752 B1 KR100250752 B1 KR 100250752B1 KR 1019960074959 A KR1019960074959 A KR 1019960074959A KR 19960074959 A KR19960074959 A KR 19960074959A KR 100250752 B1 KR100250752 B1 KR 100250752B1
Authority
KR
South Korea
Prior art keywords
sector
signal
voltage level
word line
row decoder
Prior art date
Application number
KR1019960074959A
Other languages
English (en)
Other versions
KR19980055723A (ko
Inventor
하임철
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960074959A priority Critical patent/KR100250752B1/ko
Priority to US08/998,157 priority patent/US6870769B1/en
Priority to JP37025897A priority patent/JP3665197B2/ja
Priority to TW086119832A priority patent/TW514922B/zh
Publication of KR19980055723A publication Critical patent/KR19980055723A/ko
Application granted granted Critical
Publication of KR100250752B1 publication Critical patent/KR100250752B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Abstract

본 발명은 플래쉬 메모리에서의 디코더 회로에 관한 것으로, 섹터별로 라이트 (write)가 가능한 플래쉬 메모리 장치에서 글로벌 로우 디코더를 이용하고, 칼럼방향으로 섹터를 나눌 때 글로벌 로우 디코더의 출력을 입력으로 하는 로컬 로우 디코더만을 섹터의 수만큼 증가시켜 로우 어드레스 신호에 의한 부하를 최소화 하므로써 엑세스(Access) 시간을 감소시킬 수 있고, 사용되는 로컬 로우 디코더의 회로가 간단하여 칩의 크기를 최소화시킬 수 있을뿐 아니라 펌핑전압인 Vpp 및 -Vpp에 대한 부하를 감소시키므로써 안정된 동작을 실현할 수 있는 플래쉬 메모리에서의 디코더 회로가 개시된다.

Description

플래쉬 메모리에서의 디코더 회로
본 발명은 섹터별로 라이트(write)가 가능한 플래쉬 메모리 장치에서 글로벌로우 디코더를 이용하고, 칼럼방향으로 섹터를 나눌 때 글로벌 로우 디코더의 출력을 입력으로 하는 로컬 로우 디코더만을 섹터의 수 만큼 증가시켜 소자의 동작속도를 향상시킬 수 있는 플래쉬 메모리 장치에서의 로우 디코더 회로에 관한 것이다.
일반적으로 플래쉬 메모리 소자는 전기적인 프로그램 및 소거기능을 갖는다. 섹터별 라이트(write)가 가능한 현재의 플래쉬 메모리에서 소자의 신뢰성을 저하시키는 주된 원인은 단위 셀을 라이트할 때 워드라인, 비트라인 및 소오스 라인에서 발생되는 스트레스이다. 섹터별 프로그램이 가능한 플래쉬 메모리 소자에서 통상적으로 라이트(Write) 주기는 10만번 이상 보장되어야 한다. 이때, 단위셀의 게이트가 받게되는 스트레스의 횟수는 하나의 워드라인에 연결된 단위셀의 개수가 되고, 단위셀의 드레인이 받게되는 스트레스의 횟수는 하나의 비트라인에 연결된 단위셀의 개수가 된다. 그러면, 종래의 플래쉬 메모리에서의 로우 디코더 회로를 도1을 참조하여 설명하기로 한다.
도1은 일반적인 로우 디코더를 도시한 회로도이다.
먼저, 리드 모드(Read Mode)에서 제1전압 공급신호(SnVppx)는 Vdd 전압레벨로 스위칭되고, 제2전압 공급신호(SnVeex) 및 XRST는 접지 전압레벨로 스위칭된다. 이때, P모스 트랜지스터(hp1)가 턴온되어 모든 노드점 A는 Vdd 전압레벨을 갖게된다.
한편, 로우 어드레스 신호(XBPRED 및 XCPRED) 및 섹터신호(S)를 입력으로 하는 낸드게이트(I)의 출력신호인 XnCOM 중 선택된 하나의 XnCOM만이 접지 전압레벨을 갖게되고 이때, 하나의 XAPRED만이 Vdd 전압레벨로 되므로써 선택하고자 하는 로우 디코더의 N모스 트랜지스터(hn)가 턴온 되며, 선택된 로우 디코더의 노드점 A가 접지 전압레벨을 갖게된다. 따라서 노드점 A에 걸리는 접지 전압레벨은 P모스 트랜지스터(hp3)를 턴온 시켜 선택된 섹터 워드라인 (SnWL)만이 Vdd 전압레벨을 갖게 하고, 그 외의 섹터 워드라인(SnWL)은 접지 전압레벨을 갖게 한다.
다음으로 프로그램 모드(Program Mode)에서 선택된 섹터의 제1전압 공급신호(SnVppx)는 Vpp 전압레벨로 스위칭되고, 모든 제2전압 공급신호(SnVeex)는 접지전압레벨로 스위칭되며, XRST는 제1전압 공급신호(SnVppx)가 Vpp 전압레벨로 되기전까지는 접지 전압레벨을 갖고 있다가 Vpp 전압레벨이 되면 선택된 섹터의 XRST는 Vpp 전압레벨이 되도록 스위칭된다. 그리고, 비 선택된 섹터의 제1전압 공급신호(SnVppx)는 Vdd 전압레벨을 유지하고, 비 선택된 섹터의 XRST는 접지 전압레벨을 유지하므로써 비 선택된 섹터의 워드라인(SnWL)은 접지 전압레벨을 갖게된다.
한편, 로우 어드레스 신호(XBPRED 및 XCPRED) 및 섹터신호(S)를 입력으로 하는 낸드게이트(I)의 출력신호인 XnCOM 중 선택된 XnCOM만이 접지 전압레벨을 갖게되고 이때, 하나의 XAPRED만이 Vdd 전압레벨로 되므로써 선택하고자 하는 로우 대코더의 N모스 트랜지스터(hn)가 턴온되며, 선택된 로우 디코더의 노드점 A가 접지 전압레벨을 갖게 된다. 따라서 노드점 A에 걸리는 접지 전압레벨은 P모스 트랜지스터(hp3)를 턴온 시켜 섹터 워드라인(SnWL)에 Vpp 전압레벨을 갖게 한다. 반면, 선택되지 않은 로우 디코더에서는 노드점 A가 XRST 신호에 의해 Vdd로 초기화되어 있다가 제1전압 공급신호(SnVppx)가 Vpp 전압 레벨로 스위칭되면서 Vpp레벨로 랫치되어 진다.
마지막으로 소거모드(Erase Mode)에서 선택된 섹터의 제1전압 공급신호(SnVppx)는 접지 전압레벨로 스위칭되고, 제2전압 공급신호(SnVeex)는 -Vpp 전압레벨로 스위칭되며 XRST는 접지 전압레벨로 스위칭된다. 그리고, 비 선택된 섹터의 제1전압 공급신호(SnVppx)는 Vdd 전압레벨로 스위칭되고, 제2전압 공급신호(SnVeex)는 접지 전압레벨로 스위칭되며 XRST는 접지 전압레벨로 스위칭된다.
결국, 비 선택된 섹터의 노드점 A는 Vdd 전압레벨이 되므로 이에 대한 섹터워드라인(SnWL)은 접지 전압레벨을 갖는다. 반면, 선택된 섹터의 로우 디코더는 N모스 트랜지스터(thn)가 턴온 됨에 따라 모든 워드라인(SnWL)이 -Vpp 전압레벨을 갖게된다.
상술한 바와 같은 로우 디코더는 칼럼방향으로 섹터를 나눌 때 그만큼 로우디코더의 수가 증가하게 되므로 로우 디코더의 XnCOM 수가 그만큼 증가하게 되어서 프리디코더 출력부하 및 어드레스 버퍼 출력부하가 비례하여 증가하기 때문에 접근시간(Access Time)이 지연되고, 또한 칩의 크기도 그만큼 증가하게 되는 문제점이 있다.
따라서 본 발명은 섹터별 라이트가 가능한 플래쉬 메모리 장치에서 글로벌 로우 디코더를 이용하고, 칼럼방향으로 섹터를 나눌 때 글로벌 로우 디코더의 출력을 입력으로 하는 로컬 로우 디코더만을 섹터의 수 만큼 증가시키므로써, 로우 어드레스 신호(Low Address Path)에 의한 부하(Loading)를 최소화하여 칩의 크기를 작게하면서 접근시간을 감소시킬 수 있는 플래쉬 메모리 장치에서의 로우 디코더 회로를 제공하는 것을 그 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리에서의 로우 디코더는 로우 어드레스 신호에 따라 출력신호가 결정되는 제1디코딩 수단과 상기 제1디코딩 수단의 출력신호 및 소거신호에 따라 글로벌 워드라인을 선택하기 위한 제2디코팅 수단으로 이루어 지는 글로벌 로우 디코더와, 상기 글로벌 로우 디코더로부터 출력되는 글로벌 워드라인 신호에 따라 동작하는 제1 및 제2트랜지스터와 상기 제1 및 제2트랜지스터의 동작에 의해 전달된 제1전압 공급신호 또는 컬럼섹터 어드레스 신호에 따라 동작하는 제3내지 제5트랜지스터로 이루어져, 상기 제3내지 제5트랜지스터의 동작에 의해 제1전압 공급신호 또는 제2전압 공급신호를 출력하여 섹터 워드라인을 선택하기 위한 로컬 디코더로 이루어지는 것을 특징으로 한다.
도1은 일반적인 로우 디코더를 도시한 회로도.
도2는 본 발명에 따른 글로벌 로우 디코더를 도시한 회로도.
도3은 본 발명에 따른 로컬 로우 디코더를 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
T1 : 제1트랜지스터 T2 : 제2트랜지스터
T3 : 제3트랜지스터 T4 : 제4트랜지스터
T5 : 제5트랜지스터 hp1 내지 hp3 : P모스 트랜지스터
hn 및 thn : N모스 트랜지스터
이하, 본 발명을 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명에 따른 글로벌 로우 디코더의 회로도이다.
로우 어드레스 신호(XAPRED, XBPRED 및 XCPRED)에 의하여 제1디코딩 수단(I11)의 출력신호가 결정된다. 그리고, 제1디코딩 수단(I11)의 출력신호는 소거신호(E)와 함께 제2디코딩 수단(I12)에 입력되어 글로벌 워드라인(GWL)이 선택된다. 여기에서, 제1 및 제2디코딩 수단(I11 및 I12)은 낸드 게이트를 이용하여 구성한다. 즉, 리드모드 및 프로그램 모드에서는 여러개의 글로벌 워드라인(GWL)중 단 하나만 Vdd 전압레벨로 선택되고, 소거모드(E)에서는 소거신호(E)가 접지 전압 레벨이 되므로 모든 글로벌 로우 디코더에서 글로벌 워드라인(GWL)의 출력신호는 Vdd 전압레벨을 갖게된다.
도 3은 본 발명에 따른 로컬 디코더를 도시한 회로도이다.
로컬 로우 디코더는 글로벌 로우 디코더의 출력신호인 글로벌 워드라인(GWL)을 입력으로 하며 칼럼섹터 어드레스(SnCOM)의 조합에 의하여 선택된 칼럼섹터의 워드라인(SnWL)만 글로벌 워드라인(GWL)의 출력전압에 의해 동작하도록 하고, 비 선택된 칼럼섹터의 섹터 워드라인(SnWL)에는 접지 전압레벨에 의해 동작하도록 구성된다.
이 로컬 로우 디코더의 동각을 모드별로 설명하면 다음과 같다.
먼저 리드모드(read mode)에서, 모든 칼럼섹터의 제1전압 공급신호(SnVppx)는 Vdd 전압레벨로 스위칭되고, 제2전압 공급신호(SnVeex)는 접지 전압레벨로 스위칭된다. 칼럼섹터에서 선택된 칼럼섹터 어드레스(SnCOM)는 접지 전압레벨로 스위칭되고, 비 선택되는 칼럼섹터 어드레스는 Vdd 전압레벨이 되도록 스위칭된다· 결국 비 선택된 글로벌 워드라인(GWL)에 의해 로컬 로우 디코더에서는 제2트랜지스터(T2)가 턴온 되어 노드점 B가 Vdd 전압레벨로 되고, 이 노드점 B에 인가된 전압은 제5트랜지스터(T5)를 턴온시켜 섹터 워드라인(SnWL)이 접지 전압레벨이 되게 한다.
한편, 선택된 글로벌 워드라인(GWL)은 Vdd 전압레벨이 되어 제1트랜지스터(T1)를 턴온 시키고, 이에 따라 노드점 B는 칼럼섹터에 의한 칼럼섹터 어드레스(SnCOM)의 전압으로 된다. 그런데 비 선택된 칼럼섹터들의 칼럼섹터 어드레스(SnCOM)는 Vdd 전압레벨이므로 제5트랜지스터(T5)를 턴온 시켜 섹터 워드라인(SnWL)은 접지 전압레벨이 되고, 이에 반하여 선택된 칼럼섹터의 칼럼섹터 어드레스(SnCOM)는 접지 전압레벨이 되므로 제4트랜지스터(T4)를 턴온시켜 섹터 워드라인(SnWL)은 Vdd 전압레벨을 갖게된다. 따라서 모든 섹터 워드라인(SnWL)중 선택된 하나의 섹터 워드라인(SnWL)만이 Vdd 전압레벨을 갖게 되고, 그 이외의 섹터 워드라인(SnWL)은 접지 전압레벨을 갖게된다.
다음으로 프로그램 모드(program mode)에서, 선택된 섹터의 제1전압 공급신호(SnVppx)는 Vpp 전압레벨로 스위칭 되고, 비 선택된 섹터들의 제1전압 공급신호(SnVppx)는 Vdd 전압레벨로 스위칭되며, 모든 제2전압 공급신호(SnVeex)는 접지전압레벨로 스위칭 된다. 또한 선택된 칼럼섹터의 칼럼섹터 어드레스(SnCOM)는 접지 전압레벨로 스위칭되고, 비 선택된 칼럼섹터 어드레스(SnCOM)는 Vdd 전압레벨로 스위칭된다. 그러므로 비 선택된 글로벌 워드라인(GWL)은 제2트랜지스터(T2)를 턴온 시켜 노드점 B가 Vdd 전압레벨 되고, 이 노드점 B에 걸리는 Vdd 전압레벨은 제5트랜지스터(T5)를 턴온시켜 해당되는 섹터 워드라인(SnWL)은 접지 전압레벨이 된다.
한편, 선택된 글로벌 워드라인(GWL)은 제1트랜지스터(T1)를 턴온시키고, 이에 따라 노드점 B는 칼럼섹터에 의한 칼럼섹터 어드레스(SnCOM) 전압으로 된다. 이때, 비 선택된 칼럼섹터에서는 제3및 제5트랜지스터(T3 및 T5)를 턴온시켜 섹터 워드라인(SnWL)에 접지 전압레벨이 되게 하고, 선택된 칼럼섹터에서는 제4트랜지스터(T4)를 턴온시켜 섹터 워드라인(SnWL)에 Vpp 전압레벨이 되도록 한다.
따라서, 모든 섹터 워드라인(SnWL)중에서 선택된 하나의 섹터 워드라인(SnWL)만이 Vpp 전압레벨이 되고, 그 이외의 섹터 워드라인(SnWL)은 접지 전압레벨이 된다.
칩의 크기(Layout) 문제로 인하여 제1전압 공급신호(SnVppx) 및 제2전압 공급신호(SnVeex)를 다수개의 로컬 로우 디코더에서 공유할 경우 프로그램 모드에서는 선택된 칼럼섹터의 칼럼섹터 어드레스(SnCOM)의 전압은 위에서 언급한 바와 같이 하고, 공통 제1전압 공급신호(SnVppx) 및 제2전압 공급신호(SnVeex)를 갖는 비 선택 칼럼섹터에서의 칼럼섹터 어드레스(SnCOM)는 Vpp 전압레벨을 갖도록 하면 같은 동작이 된다.
마지막으로 소거모드(erase mode)에서, 선택된 섹터의 제1전압 공급신호(SnVppx)는 접지 전압레벨로 스위칭되고, 제2전압 공급신호(SnVeex)는 -Vpp 전압레벨로 스위칭된다. 그리고, 비 선택된 섹터들의 제1전압 공급신호(SnVppx)는 Vdd전압레벨로 스위칭되고, 제2전압 공급신호(SnVeex)는 접지 전압레벨로 스위칭된다. 글로벌 로우 디코더의 출력인 글로벌 워드라인(GWL)은 모두 Vdd 전압레벨이므로 글로벌 워드라인(GWL)에 의하여 제1트랜지스터(T1)를 턴온시켜 노드점 B는 칼럼섹터에 의한 칼럼섹터 어드레스(SnCOM) 전압으로 된다. 이때, 비 선택된 섹터들의 제1전압 공급신호(SnVppx) 및 칼럼섹터 어드레스(SnCOM)는 Vdd 전압레벨이므로 노드점 B는 Vdd 전압레벨로 되어 제5트랜지스터(T5)를 턴온시키므로 비 선택된 섹터들의 섹터 워드라인(SnWL)은 모두 접지 전압레벨로 된다.
한편, 선택된 섹터의 제1전압 공급신호(SnVppx)는 접지 전압레벨이고, 제2전압 공급신호(SnVeex)는 -Vpp 전압레벨이며, 칼럼섹터 어드레스(SnCOM)는 접지전압레벨이 되므로 선택된 섹터의 모든 로컬 로우 디코더의 제5트랜지스터(T5)를 턴온시켜 선택된 섹터의 모든 섹터 워드라인(SnWL)은 -Vpp 전압레벨이 된다.
상술한 바와같이 본 발명에 의하면 섹터별 라이트(write)가 가능한 플래쉬 메모리 장치에서 글로벌 로우 디코더를 이용하고, 칼럼방향으로 섹터를 나눌 때 글로벌 로우 디코더의 출력을 입력으로 하는 로컬 로우 디코더만을 섹터의 수 만큼 증가시켜 로우 어드레스 신호에 의한 부하를 최소화 하므로써 접근시간을 감소시킬수 있다 또한, 사용되는 로컬 로우 디코더의 회로가 간단하여 칩의 크기를 감소시킬 수 있을 뿐 아니라 펌핑전압(Pumping Voltage)인 Vpp 및 -Vpp에 대한 부하를 감소시키므로써 안정된 동작을 실현할 수 있는 탁월한 효과가 있다.

Claims (9)

  1. 플래쉬 메모리에서의 디코더 회로에 있어서, 로우어드레스 신호에 따라 출력신호가 결정되는 제1디코딩 수단과 상기 제1디코딩 수단의 출력신호 및 소거신호에 따라 글로벌 워드라인을 선택하기 위한 제2디코딩 수단으로 이루어 지는 글로벌 로우 디코더와, 상기 글로벌 로우 디코더로부터 출력되는 글로벌 워드라인 신호에 따라 동작하는 제1 및 제2트랜지스터와 상기 제1 및 제2트랜지스터의 동작에 의해 전달된 제1전압 공급 신호 또는 칼럼섹터 어드레스 신호에 따라 동작하는 제3내지 제5트랜지스터로 이루어져, 상기 제3내지 제5트랜지스터의 동작에 의해 제1전압 공급신호 또는 제2전압 공급신호를 출력하여 섹터 워드라인을 선택하기 위한 로컬 로우 디코더로 구성되는 것을 특징으로 하는 플래쉬 메모리에서의 디코더 회로.
  2. 제1항에 있어서, 상기 제1 및 제2디코딩 수단 각각은 낸드 게이트를 이용하여 구성하는 것을 특징으로 하는 플래쉬 메모리에서의 디코더 회로.
  3. 제1항에 있어서, 상기 소거신호는 소거모드에서만 접지 전압레벨로 되는 것을 특징으로 하는 플래쉬 메모리에서의 디코더 회로.
  4. 제1항에 있어서, 상기 글로벌 워드라인 중 선택된 글로벌 워드라인은 리드 및 프로그램 모드에서 상기 제1트랜지스터를 턴온시켜 선택 또는 비 선택된 섹터의 칼럼섹터 어드레스 신호를 전달하고, 비 선택된 글로벌 워드라인은 상기 제2및 제5트랜지스터를 턴온시키고 상기 제1 및 제4트랜지스터를 턴오프시켜 섹터 워드라인에 접지 전압레벨이 되도록 하는 것을 특징으로 하는 플래쉬 메모리에서의 디코더 회로.
  5. 제4항에 있어서, 상기 선택된 섹터의 칼럼섹터 어드레스 신호는 접지 전압레벨이며 제5트랜지스터를 턴오프시키고 제4트랜지스터를 턴온시켜 선택된 섹터 워드라인에 제1전압 공급신호를 전달하고, 상기 비 선택된 섹터의 칼럼섹터 어드레스 신호는 제1전압 공급신호와 동일하며 제5트랜지스터를 턴온시켜 섹터 워드라인에 제2전압 공급신호를 전달하는 것을 특징으로 하는 플래쉬 메모리에서의 디코더 회로.
  6. 제1항에 있어서, 상기 글로벌 워드라인 중 선택된 글로벌 워드라인은 소거 모드에서 Vdd 전압레벨로 되며 제1트랜지스터를 턴온시키고 제2트랜지스터를 턴오프 시켜 선택 또는 비 선택된 섹터의 칼럼섹터 어드레스 신호를 전달하는 것을 특징으로 하는 플래쉬 메모리에서의 로우 디코더 회로.
  7. 제6항에 있어서, 상기 선택된 섹터는 소거모드시 제1전압 공급신호가 접지 전압레벨로 스위칭되고 제2전압 공급신호가 -Vpp 전압레벨로 되며, 상기 비 선택된 섹터는 소거모드시 제1전압 공급신호가 Vdd 전압레벨로 스위칭 되고, 제2전압 공급신호가 접지 전압레벨로 스위칭되는 것을 특징으로 하는 플래쉬 메모리에서의 로우 디코더 회로.
  8. 제6항 또는 제7항에 있어서, 상기 선택 또는 비 선택된 섹터의 칼럼섹터 어드레스 신호는 접지 전압레벨이며 제4트랜지스터를 턴오프시키고 제5트랜지스터를 턴온시켜 선택된 섹터의 모든 섹터 워드라인에 제2전압 공급신호를 전달하는 것을 특징으로 하는 플래쉬 메모리에서의 로우 디코더 회로.
  9. 제1항, 제4항 내지 제7항의 어느 한 항에 있어서, 상기 제2내지 제4트랜지스터는 P모스 트랜지스터로 이루어지고, 상기 제1 및 제5트랜지스터는 N모스 트랜지스터로 이루어지는 것을 특징으로 하는 플래쉬 메모리에서의 디코더 회로.
KR1019960074959A 1996-12-28 1996-12-28 플래쉬 메모리에서의 디코더회로 KR100250752B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960074959A KR100250752B1 (ko) 1996-12-28 1996-12-28 플래쉬 메모리에서의 디코더회로
US08/998,157 US6870769B1 (en) 1996-12-28 1997-12-24 Decoder circuit used in a flash memory device
JP37025897A JP3665197B2 (ja) 1996-12-28 1997-12-26 フラッシュメモリ用デコーダ回路
TW086119832A TW514922B (en) 1996-12-28 1997-12-27 Decoder circuit in a flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960074959A KR100250752B1 (ko) 1996-12-28 1996-12-28 플래쉬 메모리에서의 디코더회로

Publications (2)

Publication Number Publication Date
KR19980055723A KR19980055723A (ko) 1998-09-25
KR100250752B1 true KR100250752B1 (ko) 2000-05-01

Family

ID=19491708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960074959A KR100250752B1 (ko) 1996-12-28 1996-12-28 플래쉬 메모리에서의 디코더회로

Country Status (1)

Country Link
KR (1) KR100250752B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744103B1 (ko) * 1997-12-30 2007-12-20 주식회사 하이닉스반도체 플래쉬메모리장치의로우디코더
KR100564987B1 (ko) * 1999-12-27 2006-03-28 주식회사 하이닉스반도체 플래시 메모리의 로우 디코더
KR100481857B1 (ko) * 2002-08-14 2005-04-11 삼성전자주식회사 레이아웃 면적을 줄이고 뱅크 마다 독립적인 동작을수행할 수 있는 디코더를 갖는 플레쉬 메모리 장치

Also Published As

Publication number Publication date
KR19980055723A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
US5825205A (en) Level-shift circuit for driving word lines of negative gate erasable type flash memory
US5371705A (en) Internal voltage generator for a non-volatile semiconductor memory device
US7042765B2 (en) Memory bit line segment isolation
US5973963A (en) Nonvolatile semiconductor memory
US7099211B2 (en) Flash memory device capable of reducing test time and test method thereof
KR100338772B1 (ko) 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법
US6477091B2 (en) Method, apparatus, and system to enhance negative voltage switching
US7760579B2 (en) Flash memory device and block selection circuit thereof
US6044020A (en) Nonvolatile semiconductor memory device with a row decoder circuit
JP5933968B2 (ja) Ｎａｎｄメモリ用デコーダ
EP0311137B1 (en) Non-volatile semiconductor memory device
US5991198A (en) Local row decoder and associated control logic for fowler-nordheim tunneling based flash memory
US6064623A (en) Row decoder having global and local decoders in flash memory devices
JP2005302139A (ja) 半導体記憶装置
JPH10275487A (ja) 不揮発性半導体記憶装置
US6111792A (en) Non-volatile semiconductor memory device for selective cell flash erasing/programming
KR100250752B1 (ko) 플래쉬 메모리에서의 디코더회로
KR100250754B1 (ko) 플래쉬 메모리에서의 디코더 회로
US6870769B1 (en) Decoder circuit used in a flash memory device
US6654294B2 (en) Flash memory device
KR100356484B1 (ko) 플래쉬 메모리의 로우 디코더 회로
JPH023188A (ja) 不揮発性半導体記憶装置
JPH04205792A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 17

EXPY Expiration of term