CN100593218C - 用于操作闪存装置的方法 - Google Patents

用于操作闪存装置的方法 Download PDF

Info

Publication number
CN100593218C
CN100593218C CN200610059158A CN200610059158A CN100593218C CN 100593218 C CN100593218 C CN 100593218C CN 200610059158 A CN200610059158 A CN 200610059158A CN 200610059158 A CN200610059158 A CN 200610059158A CN 100593218 C CN100593218 C CN 100593218C
Authority
CN
China
Prior art keywords
error
single position
correcting code
erase process
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610059158A
Other languages
English (en)
Other versions
CN1892910A (zh
Inventor
T·克尔恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Qimonda Flash GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda Flash GmbH filed Critical Qimonda Flash GmbH
Publication of CN1892910A publication Critical patent/CN1892910A/zh
Application granted granted Critical
Publication of CN100593218C publication Critical patent/CN100593218C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

如果没有超过符合错误校正码标准的最大单个位失败的个数，则应用错误校正码，并且审查通过擦除过程已完成。

Description

用于操作闪存装置的方法
技术领域
本发明涉及闪存装置的擦除过程，其中同时擦除块、页或任何其它位簇。
背景技术
电可擦写可编程的非易失性存储装置可以实现为闪存装置，其中存储单元被分别编程，但是按块或按页擦除。一种类型的闪存包括电荷捕获存储单元，该存储单元具有电介质材料的存储层序列，其中存储层被布置在比存储层的材料具有更大能带间隙的电介质材料的限制层之间。存储层序列位于半导体材料的沟道区域和栅电极之间的半导体表面，所述栅电极用来借助于施加的电压控制沟道。电荷捕获存储单元的例子是SONOS存储单元，其中每个限制层是半导体材料的氧化物，并且存储层是半导体材料的氮化物，所述半导体材料通常是硅(US 5,768,192，US6,011,725)。
在闪存装置中，块或页被同时擦除。这意味着没有单个位(singlebit)被独立擦除，而是当执行擦除时同时对特定数目的存储单元进行寻址。因为不能保证对所有相关存储单元的彻底完全的擦除，擦除之后通常跟随检验步骤，其中检测单个位的失败并且如果需要的话重复擦除过程，直到验证了所有相关位已被擦除。为了保证最终获得完全的擦除，可以利用增加电压或对操作参数的其它修改来影响擦除的重复过程。这样做的缺点是可能发生过度擦除，过度擦除会导致存储单元的耐久性下降以及数据保存能力降低。重复擦除过程致使擦除时间增加，因而写入性能低下。
发明内容
本发明的目的是提出一种操作闪存装置的方法，该方法改善和帮助加快擦除和写入过程，同时保护足够的耐久性和数据保存能力。
本发明的另一个目的是在防止对存储单元过度擦除的同时保证充分擦除。
依照本发明的操作闪存装置的方法在擦除过程中也使用错误校正码。对于每个同时擦除的存储单元组，例如该装置的存储单元阵列的每个块或页，检测和记录在擦除过程中出现的单个位失败的个数。如果单个位失败的个数符合错误校正码的标准，则审查通过，该擦除过程已完成。否则，进行再一次擦除，直到实现足够充分的擦除，即符合通过应用错误校正码定义的条件。例如，所述标准可以是在擦除的各组中所有单个位失败个数的和不超过给定的可容许的最大总失败个数。或者，如果在每个擦除组中至多有固定的单个位失败个数例如五个，或由错误校正码指定的变化的单个位失败个数已被验证，则审查通过，擦除过程已完成。优选地，错误校正码也用来依照错误校正码的标准用法在读和写操作中校正信息位。因此，配备的错误校正码电路可以一方面服务于依照本发明的特殊应用，一方面以一般方式用来校正存储的信息位。
根据附图和后面对附图的简短描述、详细的说明书和所附的权利要求，本发明的这些和其它特征和优点将变得显而易见。
附图说明
图1示出了表示本发明方法的相关步骤的流程图；
图2示出了优选实施例的存储装置的框图。
具体实施方式
本发明的方法在对擦除过程的验证中允许单个位失败。这是通过应用错误校正码而可能实现的，错误校正码在擦除过程中也可用，优选适合校正每块或每页的最多五个位。基于这个错误校正码，即使不满足完全擦除的标准，也可以审查通过擦除过程已完成。可以忽略花费更多时间才能擦除的位，能够减少擦除时间。由于单元偏差，这个改善可能非常重要。另外，减少擦除时间也减小了施加在已充分擦除的存储单元上的应力，并且避免强制这些单元处于过度擦除状态。避免过度擦除显著增加了可能的写循环次数，并且还改善了循环之后的数据保存。错误校正码可以被完全应用或只部分应用，以便留出足够的能力用于普通的编程操作。错误校正码在擦除过程和在普通的读写操作中以大体上相同的方式工作，其中所述错误校正码用来校正或修复存储信息中的损坏位。
附图的流程图示出了依照本发明的方法的优选示例的步骤。通过施加第一擦除脉冲，擦除过程开始。然后对第一块或页和其后的块或页顺序验证擦除的结果。为每个块或页记录和存储单个位失败的个数。通过评估单个位失败个数的和并且将之与错误校正码先前定义的标准比较，来进行最终评价。如果满足所述标准，则审查通过擦除过程已完成。相反，将擦除脉冲数加一，重复所描述的程序步骤序列。每次重复执行时可以增加所施加的擦除电压，或进行有助于彻底擦除的对擦数参数的其它修改。这将保证正确擦除足够数目的位，从而满足错误校正码的标准。如果满足了标准，则认为擦除过程已经彻底完成，并且应用错误校正码来校正被擦除存储单元的实际状态与擦除状态的任何偏差。
尽管详细描述了本发明和其优点，但应理解的是，在不偏离所附权利要求书定义的本发明的精神和范围的条件下可以对本发明进行各种修改、替换和变化。

Claims (4)

1.用于操作闪存装置的方法，包括：
-应用错误校正码；
-存储单元阵列被划分成存储单元组；
-所述每个组被同时擦除；
-为每个擦除组检测和记录在擦除过程中单个位失败的个数；
-如果所述单个位失败的个数符合所述错误校正码的标准，则审查通过，所述擦除过程已完成；和
-如果所述单个位失败的个数不符合所述错误校正码的标准，则再一次执行擦除过程。
2.如权利要求1所述的方法，还包括：
-将所述单个位失败的个数相加得到所述个数的和；以及
-所述错误校正码的所述标准是容许的最大失败总数。
3.如权利要求1所述的方法，还包括：
-所述错误校正码还用来校正读写操作中的信息位。
4.如权利要求1到3中其中一项所述的方法，还包括：
-如果在每个擦除组中至多有固定的单个位失败个数，或由错误校正码指定的变化的单个位失败个数已被验证，则可以审查通过，擦除过程已完成。
CN200610059158A 2005-03-15 2006-03-15 用于操作闪存装置的方法 Expired - Fee Related CN100593218C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/081,085 US7158416B2 (en) 2005-03-15 2005-03-15 Method for operating a flash memory device
US11/081085 2005-03-15

Publications (2)

Publication Number Publication Date
CN1892910A CN1892910A (zh) 2007-01-10
CN100593218C true CN100593218C (zh) 2010-03-03

Family

ID=36283693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610059158A Expired - Fee Related CN100593218C (zh) 2005-03-15 2006-03-15 用于操作闪存装置的方法

Country Status (5)

Country Link
US (1) US7158416B2 (zh)
EP (1) EP1703522A1 (zh)
JP (1) JP2006260753A (zh)
CN (1) CN100593218C (zh)
DE (1) DE102005018789B3 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648290B1 (ko) * 2005-07-26 2006-11-23 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 불 휘발성 메모리 장치및 그것의 프로그램 방법
JP2008287404A (ja) * 2007-05-16 2008-11-27 Hitachi Ltd 読み出しによる非アクセスメモリセルのデータ破壊を検出及び回復する装置、及びその方法
JP4994112B2 (ja) * 2007-05-22 2012-08-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびメモリ制御方法
JP2009129070A (ja) * 2007-11-21 2009-06-11 Hitachi Ltd フラッシュメモリ記憶装置の制御方法、その方法を用いたフラッシュメモリ記憶装置及びストレージシステム
US8001432B2 (en) * 2008-11-20 2011-08-16 Lsi Corporation Uninitialized memory detection using error correction codes and built-in self test
US8248850B2 (en) * 2010-01-28 2012-08-21 Sandisk Technologies Inc. Data recovery for non-volatile memory based on count of data state-specific fails
US8713406B2 (en) * 2012-04-30 2014-04-29 Freescale Semiconductor, Inc. Erasing a non-volatile memory (NVM) system having error correction code (ECC)
US9225356B2 (en) 2012-11-12 2015-12-29 Freescale Semiconductor, Inc. Programming a non-volatile memory (NVM) system having error correction code (ECC)
CN106898380A (zh) * 2015-12-17 2017-06-27 北京兆易创新科技股份有限公司 一种Nand Flash的擦除方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270979A (en) 1991-03-15 1993-12-14 Sundisk Corporation Method for optimum erasing of EEPROM
JP3496285B2 (ja) * 1994-08-31 2004-02-09 富士通株式会社 フラッシュ・メモリ
KR970005644B1 (ko) * 1994-09-03 1997-04-18 삼성전자 주식회사 불휘발성 반도체 메모리장치의 멀티블럭 소거 및 검증장치 및 그 방법
JP3941149B2 (ja) 1996-12-03 2007-07-04 ソニー株式会社 半導体不揮発性記憶装置
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
KR100257854B1 (ko) * 1997-12-10 2000-06-01 김영환 플래쉬 메모리의 소거 방법
US6331951B1 (en) * 2000-11-21 2001-12-18 Advanced Micro Devices, Inc. Method and system for embedded chip erase verification
JP2004234545A (ja) 2003-01-31 2004-08-19 Toshiba Corp 制御回路及びメモリコントローラ
JP4220319B2 (ja) 2003-07-04 2009-02-04 株式会社東芝 不揮発性半導体記憶装置およびそのサブブロック消去方法

Also Published As

Publication number Publication date
DE102005018789B3 (de) 2006-08-31
JP2006260753A (ja) 2006-09-28
US20060209609A1 (en) 2006-09-21
CN1892910A (zh) 2007-01-10
US7158416B2 (en) 2007-01-02
EP1703522A1 (de) 2006-09-20

Similar Documents

Publication Publication Date Title
CN100593218C (zh) 用于操作闪存装置的方法
JP2807203B2 (ja) 電気的にプログラム可能なメモリ及びメモリへのデータ書き込み方法
US9792174B2 (en) Bad column handling in flash memory
US9075740B2 (en) Memory system
CN100589206C (zh) 确定存储器数据单元是否被擦除及处理存储器数据单元的方法
US7173862B2 (en) Non-volatile semiconductor memory device, method for sub-block erase and electric device with the same
US7085161B2 (en) Non-volatile semiconductor memory with large erase blocks storing cycle counts
JP4061272B2 (ja) メモリシステム及びメモリカード
US9070449B2 (en) Defective block management
US9703698B2 (en) Data writing method, memory controller and memory storage apparatus
US20050232037A1 (en) Nonvolatile memory apparatus
US8274840B2 (en) Nonvolatile memory devices having built-in memory cell recovery during block erase and methods of operating same
JPH10228783A (ja) 不揮発性半導体記憶装置とその動作方法
CN101271731A (zh) 存储器的擦除方法
US20070058431A1 (en) Method of operating flash memory chips
JP4730846B2 (ja) メモリシステム
US7543104B2 (en) Non-volatile semiconductor device for use in memory card and memory system
CN104282339A (zh) 读取电压设定方法、控制电路与存储器储存装置
CN110795270A (zh) 固态储存装置及其读取重试方法
US9396804B1 (en) Memory programming method, memory control circuit unit and memory storage apparatus
CN101540199B (zh) 操作存储器元件的系统及方法
US6195290B1 (en) Method of avoiding disturbance during the step of programming and erasing an electrically programmable, semiconductor non-volatile storage device
US20060120153A1 (en) System and method for over erase reduction of nitride read only memory
US8117509B2 (en) Memory control circuit, semiconductor integrated circuit, and verification method of nonvolatile memory
JP2001189085A (ja) フラッシュメモリ素子における記憶情報の消去方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: QIMONDA TECHNOLOGIES FLASH GMBH

Effective date: 20110802

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: QIMONDA TECHNOLOGIES FLASH GMBH

Free format text: FORMER NAME: INFINEON TECHNOLOGIES FLASH GMBH + CO KG

CP01 Change in the name or title of a patent holder

Address after: Dresden, Germany

Patentee after: Infineon Technologies Flash GmbH & Co.KG

Address before: Dresden, Germany

Patentee before: Infineon Technologies Flash GmbH & Co.KG

TR01 Transfer of patent right

Effective date of registration: 20110802

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Dresden, Germany

Patentee before: Infineon Technologies Flash GmbH & Co.KG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151223

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100303

Termination date: 20160315

CF01 Termination of patent right due to non-payment of annual fee