CN101364443B - 在非易失性存储器件中的软编程方法 - Google Patents

Abstract

公开了一种在非易失性存储器件中的软编程方法，用于执行软编程步骤以便改善被擦除的单元的阈值电压分布。在非易失性存储器件中的所述软编程方法包括：执行软编程以将存储单元的阈值电压提高给定的电平，其中，针对所述存储单元执行擦除操作；执行验证操作以验证在每个单元串中是否存在被编程到大于验证电压的电压的单元；以及重复执行所述软编程，直到验证整个单元串具有被编程到大于所述验证电压的电压的一个或多个单元。

Description

在非易失性存储器件中的软编程方法

相关申请的交叉引用

本申请要求在2007年8月8日提交的韩国专利申请号为2007-79487的优先权，其全部内容通过引用结合于此。

技术领域

本发明涉及在非易失性存储器件中的软编程方法，用于执行软编程步骤，以便改善被擦除的单元的阈值电压分布。

背景技术

近来，对于电子编程和擦除数据以及不要求定期重写数据的刷新功能的非易失性存储器件的需求增加。

非易失性存储器件一般包括存储单元阵列，其具有用于存储数据的矩阵类型的单元和页缓冲器，所述页缓冲器用于向在存储单元中的特定单元编程数据或者从单元读取数据。

页缓冲器具有：连接到给定的存储单元的一对位线；寄存器，用于暂时存储要被编程到存储单元的数据或者从单元读取的数据；感测节点，用于感测特定位线的电压电平或者特定寄存器的电压电平；以及位线选择电路，用于控制所述位线和所述感测节点的连接。

当在非易失性存储器件中执行擦除操作时，执行软编程操作，以便改善被擦除的存储单元的阈值电压分布(例如当单元被过擦除(over erase)时)。但是，在传统的软编程操作中，虽然只有在一个单元串中所包括的一个单元的阈值电压大于验证电压，但是停止整个块的软编程操作。因此，在使用软编程操作的情况下，被擦除的单元的阈值电压的分布可能变宽。

发明内容

本发明涉及在非易失性存储器件中的软编程方法，用于改善被擦除的单元的阈值电压分布。

本发明还涉及一种用于验证软编程操作的方法，以便即使不应用负验证电压也能提高读取裕量(read margin)。

根据本发明的一个实施例的在非易失性存储器件中的软编程方法包括：执行软编程以便将存储单元的阈值电压提高给定的电平，其中，针对存储单元执行擦除操作；执行验证操作以便验证在每个单元串中是否存在被编程到大于验证电压的电压的单元；以及重复执行所述软编程，直到验证整个单元串具有被编程到大于所述验证电压的电压的一个或多个单元。

一种验证在非易失性存储器件中的软编程的方法包括：将单元串耦合到被预充电到高电平的位线；向在每个单元串中包括的每个字线施加0V的验证电压；将所述位线与感测节点断开；通过将所述单元串与公共源极线耦合来评估是否存在被编程到验证电压的单元，其中，向所述公共源极线施加大于地电压的偏压；将所述位线耦合到所述感测节点，然后感测是否编程了特定单元；以及在感测到整个单元串具有一个或多个被编程到大于验证电压的电压的单元时，输出验证结束信号。

如上所述，一种在非易失性存储器件中的软编程方法可以改善被擦除的单元的阈值电压分布。在此，当施加0V的验证电压时的验证操作具有与当施加负验证电压时的验证操作相同的效率。结果，可以改善读取裕量。

附图说明

图1是图解根据本发明的一个实施例的非易失性存储器件的视图；

图2A是图解传统的软编程方法的视图；

图2B是图解传统的软编程方法的流程图；

图2C是图解在执行传统的软编程方法后的阈值电压分布的视图；

图3是图解根据本发明的一个实施例的软编程方法的流程图；

图4是图解根据本发明的一个实施例的当结束软编程操作时的阈值电压分布的视图；

图5是图解根据本发明的一个实施例的验证操作的视图；

图6A和图6B是图解由于读取干扰和小读取裕量导致的故障发生的视图；

图7是图解根据本发明的一个实施例的在负方向上移动验证线的过程的视图；

图8是图解根据本发明的一个实施例的当执行验证操作时施加的电压信号中的每一个的波形的时序图；以及

图9是图解根据本发明的一个实施例的验证电压的改变的视图。

具体实施方式

以下，参照附图来更详细地说明本发明的实施例。

图1是图解根据本发明的一个实施例的非易失性存储器件的视图。

所述非易失性存储器件包括：存储单元阵列100；耦合到存储单元阵列100的偶数位线BLe和奇数位线BLo；用于存储特定数据的寄存器电路120；在连接到位线BLe和BLo和寄存器电路120的节点处形成的感测节点SO；以及用于将偶数位线BLe和奇数位线BLo选择性地耦合到感测节点SO的位线选择电路110。通过位线选择电路110和寄存器电路120来限定页缓冲器。在另一种实现方式中，不同数量的位线与每个页缓冲器相关联。

存储单元阵列100具有多个单元串。每个单元串包括漏极选择晶体管、源极选择晶体管和串联连接并且提供在漏极和源极选择晶体管之间的用于存储数据的多个存储单元MCe0到MCen和MCo0到MCon。如图所示，单元串中的一个连接到偶数位线BLe，另一个连接到奇数位线BLo。虽然未示出，但是存储单元阵列100在其中具有更多的单元串，其中每个单元串连接到位线。所述位线用于选择相应的单元串，以便可以对其执行特定的操作。

多个字线WL0至WLn耦合到存储单元的栅极，其中每个位线被配置为选择在同一页中的存储单元。漏极选择线DSL耦合到单元串的漏极选择晶体管。源极选择线SSL耦合到单元串的源极选择晶体管。

通过连接到同一字线的存储单元来限定页。通过多个单元串来限定块。通常，一个块具有几千个的单元串。

位线选择电路110包括：N-MOS晶体管(或者偶数位线选择晶体管)N116，用于响应第一位线选择信号BSLe而将偶数位线BLe耦合到感测节点SO；以及N-MOS晶体管(或者奇数位线选择晶体管)N118，用于响应第二位线选择信号BSLo而将奇数位线BLo耦合到感测节点SO。

另外，位线选择电路110还包括：控制信号输入端子，用于传送具有特定电平的控制信号VIRPWR；N-MOS晶体管N112，用于响应第一放电信号DISCHe而将偶数位线BLe耦合到控制信号输入端子；以及N-MOS晶体管N114，用于响应第二放电信号DISCHo而将奇数位线BLo耦合到控制信号输入端子。

每个位线根据在相应的单元串上执行的操作而被放电或预充电到特定的电压电平。另外，所述位线耦合到感测节点SO，并因此感测节点SO的电压施加到相应的位线，或者位线的电压被提供到感测节点SO。

寄存器电路120具有感测节点预充电电路121，用于将感测节点SO预充电到高电平。

感测节点预充电电路121包括P-MOS晶体管P122，用于响应预充电信号PRECH_N而将感测节点SO耦合到对应于电源电压的端子。因此，P-MOS晶体管P122响应具有低电平的预充电信号PRECH_N而向感测节点SO施加电源电压VDD。

寄存器电路120包括：锁存器126，其具有反相器IV122和IV124；感测节点感测电路122，用于响应感测节点SO的电压电平而向锁存器126提供地电压；数据设置电路124，用于向锁存器126的第一节点QA或者第二节点QAb施加地电压；以及验证电路128，用于根据锁存器126的第二节点QAb的电平而输出验证结束信号。

在锁存器126中，一个反相器IV122或者IV124的输入端子耦合到另一个反相器的输出端子，并因此特定的数据被存储在锁存器126中。

在连接第一反相器IV122的输出端子和第二反相器IV124的输入端子的节点处形成第一节点QA。在连接第一反相器IV122的输入端子和第二反相器IV124的输出端子的节点处形成第二节点QAb。因此，在向第一节点QA传送逻辑高数据的情况下，从第二节点QAb输出逻辑低数据。因此，数据被存储在锁存器126中。

感测节点感测电路122具有N-MOS晶体管N122，其被耦合在数据设置电路124和地之间，并且感测节点感测电路122根据感测节点SO的电平通过数据设置电路124而向锁存器126施加地电压，其中，N-MOS晶体管N122的栅极耦合到感测节点SO。因此，在具有高电平的电压被施加到感测节点SO的情况下，N-MOS晶体管N122被导通。结果，向数据设置电路124提供地电压。

数据设置电路124根据第一数据设置信号SET或者第二数据设置信号RST来向第一节点QA提供地电压。另外，数据设置电路124根据第一数据设置信号SET或者第二数据设置信号RST而向第二节点QAb提供地电压。

为了执行上述操作，数据设置电路124包括：第一N-MOS晶体管N124，其被耦合在第一节点QA和感测节点感测电路122之间，并且响应第一数据设置信号SET而被导通；以及第二N-MOS晶体管N126，其被耦合在第二节点QAb和感测节点感测电路122之间，并且响应第二数据设置信号RST而被导通。

因此，在感测节点SO具有高电平并且具有高电平的第一数据设置信号SET被传送到N-MOS晶体管N124的情况下，第一N-MOS晶体管N124导通，并因此向第一节点QA施加地电压。结果，第一节点QA具有带有低电平的数据，而第二节点QAb具有带有高电平的数据。

在感测节点SO具有高电平并且具有高电平的第二数据设置信号RST被传送到N-MOS晶体管N126的情况下，第二N-MOS晶体管N126导通，并因此向第二节点QAb施加地电压。结果，第二节点QAb具有低电平的数据，而第一节点QA具有高电平的数据。

验证电路128具有P-MOS晶体管P128，其被耦合在对应于电源电压的端子和验证结束信号输出端子nWDO之间，并且响应第二节点QAb的电压电平而被导通。因此，在具有低电平的数据被传送到第二节点QAb的情况下，P-MOS晶体管P128导通。结果，电源电压被施加到验证结束信号输出端子nWDO。

例如，假定每个页缓冲器的第二节点QAb被初始化为具有高电平(或者逻辑‘1’)的数据。在此，在关于特定单元执行编程操作的情况下，具有低电平(或者逻辑‘0’)的数据被存储在第二节点QAb中。

根据在每个锁存器中存储的数据来执行编程操作。在验证相应单元的编程被结束的情况下，感测节点SO具有高电平的电压。因此，在向感测节点感测电路122施加高信号并且向N-MOS晶体管N124传送具有高电平的第一数据设置信号SET的情况下，在第二节点QAb中存储的数据被转换为具有高电平的数据。

在关于特定单元的编程操作被结束的情况下，在第二节点QAb中存储具有高电平的数据。结果，验证结束信号输出端子nWDO输出低电平的验证结束信号。

但是，在未结束编程操作的情况下，具有低电平的电压被施加到感测节点感测电路122。因此，在第二节点QAb中存储的具有低电平(或者逻辑‘0’)的数据被原样保持，并且验证结束信号输出端子nWDO输出电源电压。

简而言之，在验证结束信号输出端子nWDO输出低电平的信号的情况下，验证编程操作被结束。

此后，将详细说明在非易失性存储器件中的软编程方法。

图2A图解了传统的软编程方法。在块中执行单元的擦除操作，并且执行软编程操作，以便提高被擦除的单元的阈值电压。随后，验证操作使用验证电压PV1来确定是否已经完成了软编程操作。在此，如果在块中的单元串中包括的至少一个单元被编程到大于验证电压PV1的电压，则停止软编程操作。

图2B是图解传统软编程方法的流程图。向在块中的单元传送编程脉冲(步骤S210)。

在步骤220，确定是否任何单元(或者单元串)被编程到大于验证电压的阈值电压。将参考图1来详细说明这个步骤。

特定的位线被预充电到高电平以便用于验证操作，并且向字线WL0至WLn施加验证电压PV1。在此，在给定单元串中包括的特定单元的阈值电压被提高到大于验证电压PV1的电压的情况下，所述单元不导通。结果，在单元串中，在位线和公共源极线之间不形成电流路径。因此耦合到单元串的位线保持预充电的电压电平，即高电平的电压。

被预充电到高电平的位线的电压被施加到感测节点SO，并因此导通在感测节点感测电路122中的N-MOS晶体管N122。因此，可以根据第一数据设置信号SET或者第二数据设置信号RST来改变在第二节点QAb中存储的数据。

如果发现了对应于上述操作的单元串，则停止软编程操作。因此，当在块中的单元的阈值电压被提高到大于验证电压PV1的电压时，结束软编程操作。

在步骤S210，如果在块中的所有单元串的阈值电压分布小于验证电压PV1，则施加编程脉冲。

但是，如果任何一个单元被编程到大于验证电压PV1的电压，则结束软编程操作(步骤S230)。

图2C图解了在执行传统的软编程方法后的阈值电压分布和与软编程操作相关联的问题。

因为当任何一个单元(或者单元串)的阈值电压提高到大于验证电压PV1的电压时结束软编程操作，所以整个块的阈值电压分布可以是宽的。

换句话说，在其中阈值电压的提高慢的单元串1、2(不像其中阈值电压提高快的单元串3那样)的情况下，阈值电压小于验证电压PV1。结果，整个块的阈值电压分布变宽。

图3是图解根据本发明的一个实施例的软编程方法的流程图。

在步骤S310，对于块基础执行擦除操作。即，向在块中的单元的控制栅极施加0V的电压。

另外，向P阱(well)(未示出)和N基底(未示出)中的每个施加20V的电压，其中块被限定。通过调节晶体管的栅极电压，耦合到选择线DSL和SSL的晶体管的源极和漏极处于浮动状态。结果，在控制栅极和P阱之间产生20V的电压差值，并且电子通过FN隧道从浮动的栅极移动到P阱。换句话说，擦除操作被执行。

在步骤S320，执行软编程操作以将被擦除的存储单元的阈值电压提高给定的电平，并且获得更紧凑的阈值电压分布。在这种情况下，在页缓冲器的寄存器电路120中包括的锁存器126的第二节点QAb被初始化为具有低电平的数据(即开始编程操作)。

另外，具有高电平的电压被提供到每个字线，并且具有高电平的电压被施加到对应于选择线DSL和SSL的选择晶体管。

所述软编程使用ISPP(递增步长脉冲编程)编程方法。在此，在软编程中的初始电压比在传统的编程操作中的初始电压小大约3V到大约4V。换句话说，初始电压在大约9V到大约10V处开始。电压每次被提高0.2V或者0.3V的增加量。

在步骤S330，验证是否已经完成了每个单元串的软编程。即，重复所述编程操作，直到在块中的每个单元串具有被编程到具有大于验证电压PV1的阈值电压的至少一个单元。将参考附图来对其详细说明。

图5是图解根据本发明的一个实施例的验证操作的视图。

通过向每个字线施加验证电压PV1而验证所述编程操作。期望施加0V的电压作为验证电压PV1。在此，如果在第一单元串510中的特定单元被编程到具有大于验证电压的阈值电压，则所述单元将不导通。结果，第一单元串510不向公共源极线提供电流路径，并因此感测节点SO保持所具有的高电平电压。

因此，通过在图1中所描述的感测节点感测电路122可以向锁存器施加地电压。在此，在第一数据设置信号SET提供有高电平的情况下，具有高电平的数据被存储在锁存器的第二节点QAb中。换句话说，具有高电平的数据被提供到在编程操作中被初始化为具有低电平的数据的第二节点QAb。在这种情况下，具有高电平的数据被传送到图1中的验证电路128，并因此验证结束信号输出端子nWDO输出具有低电平的信号。

另一方面，如果在第二单元串520中的没有单元被编程到具有大于验证电压的阈值电压，则在第二单元串520中的每个单元导通。结果，第二单元串520向公共源极线提供电流路径，并因此具有低电平的电压被施加到感测节点。因此，感测节点感测电路不工作，并且保持在锁存器的第二节点QAb中存储的初始值(即具有低电平的数据)。在这种情况下，具有低电平的数据被传送到在图1中的验证电路128，并因此，验证结束信号输出端子nWDO输出具有高电平的信号。

重复地执行编程操作，直到在块中的所有单元串具有被编程到大于验证电压的阈值电压的至少一个单元。换句话说，重复执行所述编程操作，直到所有的页缓冲器的验证电路输出具有低电平的信号。

在步骤S320，如果确定单元串的阈值电压分布小于验证电压，则施加编程脉冲。

然而，如果确定所有单元串的阈值电压分布大于验证电压，则软编程操作结束(步骤S340)。即，如果所有的单元串具有被编程到具有大于验证电压的阈值电压的至少一个单元，则结束软编程操作。

图4是图解根据本发明的一个实施例的当结束软编程操作时的阈值电压分布的视图。

如图4中所示，与图2C相比较，减少了阈值电压分布的宽度。这是因为本发明确定是否每个单元串的阈值电压被编程到大于验证电压的电压。

另一方面，如果施加作为验证电压PV1的0V的电压，则对于减少的读取裕量可能存在问题。

图6A和图6B是图解由于读取干扰和小读取裕量的故障发生的视图。

当如图6A中所示存在足够的读取裕量时，即使发生了干扰也可以避免故障。

然而，在如图6B中所示不存在足够的读取裕量的情况下，可能发生故障。结果，可能将被擦除的单元读取为已编程的单元。

因此，当执行软编程操作时，本实施例在负方向上移动验证线，从而加宽读取裕量。

图7是图解根据本发明的一个实施例的在负方向上移动验证线的过程的视图。

如果在图7中所示的负方向上移动验证线，则可以提高读取裕量。

为了提高读取裕量，则可以向每个字线施加负验证电压。然而，鉴于电路的实现方式，很难向每个字线施加负验证电压。通常，NAND闪存的电压产生器没有负电压(minus voltage)产生器。因此很难或者不可能向字线施加负电压。因此，本实施例提供产生与施加负验证电压中的效果相同效果的方法。

本实施例的方法减少在感测特定单元的编程的间隔中传送到单元串的感测电流。

图8是图解根据本发明的一个实施例当执行验证操作时施加的每个电压信号的波形的时序图。

此后，参考图1和图8来详细说明该方法。

(1)T1间隔

在位线耦合到具有要验证的特定单元的单元串之前特定位线被放电。

在给定的时间期间偶数放电信号DISCHe被使能，并因此N-MOS晶体管N112被导通。在此，因为偏压VIRPWR具有低电平，所以偶数位线BLe被放电到具有低电平的电压。

另外，奇数放电信号DISCHo被使能，并因此N-MOS晶体管N114被导通。结果，奇数位线BLe被放电到具有低电平的电压。

(2)T2间隔

要耦合到具有要被验证的特定单元的单元串的位线被预充电到高电平。特别地，通过不激活偶数放电信号DISCHe而关断N-MOS晶体管N112。在此，在首先验证要耦合到奇数位线BLo的单元串的情况下，通过在N-MOS晶体管N112被关断之前不激活奇数放电信号DISCHo而关断N-MOS晶体管N114。

随后，通过施加具有低电平的预充电信号PRECH N而在特定时间期间导通晶体管P122，并因此感测节点SO被预充电到高电平。

然后，具有第一电压电平V1的位线选择信号BSLe或者BSLo被传送到相应的晶体管(或位线选择晶体管)N116或者N118，从而将位线BLe或者BLo耦合到感测节点SO。结果，位线BLe或者BLo的电压电平根据感测节点SO的电压电平而被提高到高电平。

随后，通过向对应于漏极选择线DSL的晶体管施加具有高电平的电压来将具有要被读取的单元的单元串耦合到相应的位线。另外，0V的验证电压PV1被施加到所有的字线。

(3)T3间隔

具有高电平的电压施加到对应于源极选择线SSL的晶体管，并因此将具有存储单元阵列100的特定单元的单元串耦合到公共源极线。结果，在相应的位线和公共源极线之间形成电流路径。在本发明的一个实施例中，被施加到公共源极线的偏压VSL比地电压高给定的电平。期望偏压VSL是大约0.1V到大约0.5V。在一种实现方式中，偏压VSL是大约0.3V到大约0.5V。在一种实现方式中，偏压VSL是大约0.2V到大约5V。

在传统方法中，作为偏压VSL的地电压被施加到公共源极线。但是，本实施例的方法提供比地电压高给定电平的偏压VSL，并因此减少在被预充电到高电平的位线和公共源极线之间的电压差值。结果，减少了感测电流。

随后，位线选择信号BSLe或者BSLo的电平从高电平变为低电平，并因此，在特定时间期间，将相应的位线与感测节点SO断开。结果，在所述特定时间期间改变耦合到相应单元的位线的电压电平。即，在单元被编程的情况下，因为单元的阈值电压被提高，所以没有电流通过电流路径。因此，保持位线的电压电平。然而，在单元不被编程的情况下(即在单元是被擦除单元的情况下)，电流通过电流路径。因此，位线的电压电平被下拉到低电平。在这种情况下，本方法与传统方法相比较，减少了评估时间tEVAL(即T3间隔)。例如，评估时间tEVAL是大约2微秒到大约7微秒。

如上所述，因为评估时间tEVAL被减少，所以可以减少感测电流。

(4)T4间隔

预充电信号PRECH N从低电平转换为高电平，并因此感测节点SO与对应于电源电压的端子断开。

然后，具有低电平的位线选择信号BSLe或者BSLo转换为第二电压电平V2，并因此，在给定的时间期间，相应的位线被耦合到感测节点SO。

另一方面，在本发明的方法中的电压V1和V2的差值大于在传统方法中的电压差值。例如，电压V1和V2的差值对应于大约0.4V到大约0.9V。在一种实现方式中，差值是大约0.7V。在另一种实现方式中，差值大于大约0.5V，但是小于大约1V。

结果，感测电流被减少。为了获得电压V1和V2的差值，第一电压V1具有大于传统方法中的电压的幅度，或者第二电压V2具有小于传统方法中的电压的幅度。

根据位线的电压电平来确定感测节点SO的电压电平。另外，因为当相应的单元被编程时位线保持高电平，所以图1中的感测节点感测电路122的N-MOS晶体管N122导通。在此，因为具有高电平的数据设置信号SET被传送到数据设置电路124的N-MOS晶体管N124，所以当单元被编程时具有高电平的数据被存储在第二节点QAb中。在此，可以根据用户来改变用于存储与编程操作相关联的数据的寄存器。

简而言之，通过上述方法来读取特定单元以确定是否其已经被编程。这种在上述的验证操作中减少传送到单元串的感测电流的方法具有下面的特性。

首先，大于地电压的偏压VSL被施加到公共源极线。

其次，被施加到位线选择信号BSLe或者BSLo的电压V1和V2的差值大于传统方法中的电压差值。

第三，评估时间tEVAL小于传统方法中的评估时间。

图9是图解根据本发明的一个实施例的验证电压的改变的视图。

图9示出在被施加到公共源极线的偏压VSL具有恒定电平的条件下基于电压V1和V2的差值和评估间隔tEVAL的时间的验证电压的改变。

电压V1和V2的差值随着X轴的第二电压V2的减小而相应地增加。结果，在负方向上移动验证电压。

另外，可以减少评估间隔tEVAL，并因此在负方向上移动验证电压。

在本说明书中对于“一个实施例”、“实施例”“示例实施例”等的任何引用表示结合实施例所描述的特定特征、结构或者特性被包括在本发明的至少一个实施例中。在说明书中的不同位置所出现的这样的短语不必都指同一实施例。而且，当结合任何实施例来描述特定特征、结构或特性时，认为本领域技术人员可以根据其它一些实施例来实现这样的特征、结构或特性。

虽然参考本发明的多个说明性实施例而描述了实施例，但是应当明白可以由本领域技术人员设计的许多其它修改和实施例将落入本公开的原则的精神和范围内。更具体地，各种变形和修改在本公开、附图和所附的权利要求的范围内的主题组合布置的部件和/或布置中是可能的。除了在部件和/或布置中的变形和修改之外，可替选的使用对于本领域技术人员是显而易见的。

Claims (20)

1.一种用于操作非易失性存储器件的方法，所述方法包括：

执行软编程，以在对多个单元串的存储单元执行擦除操作后将单元串的存储单元的阈值电压提高；

执行验证操作以确定每个单元串是否具有已被编程到大于验证电压的阈值电压的至少一个单元；以及

重复所述软编程和验证操作，直到确定每个单元串具有被编程到大于验证电压的阈值电压的至少一个单元。

2.根据权利要求1所述的方法，其中，所述软编程使用递增步长脉冲编程ISPP方法。

3.根据权利要求1所述的方法，其中，每个单元串耦合到位线，其中，所述验证操作包括：

将每个位线预充电到高电平；

通过向位线选择晶体管施加第一电压而将所选择的位线耦合到感测节点，以将对应于所选择的位线的单元串耦合到感测节点；

向每个字线施加验证电压；

将被施加第三电压的公共源极线耦合到对应于所选择的位线的单元串；

将所选择的位线与感测节点断开，并且评估对应于所选择的位线的单元串的电压电平；以及

通过向位线选择晶体管施加第二电压而将所选择的位线耦合到所述感测节点，第二电压小于第一电压。

4.根据权利要求3所述的方法，其中，第一电压和第二电压的差值是0.4V到0.9V。

5.根据权利要求3所述的方法，其中，第一电压和第二电压的差值是0.9V。

6.根据权利要求3所述的方法，其中，第一电压和第二电压的差值是0.7V。

7.根据权利要求3所述的方法，其中，第一电压和第二电压的差值 大于0.5V。

8.根据权利要求3所述的方法，其中，第三电压是0.1V到0.5V。

9.根据权利要求3所述的方法，其中，第三电压是0.3V到0.5V。

10.根据权利要求3所述的方法，其中，在不大于7微秒中执行评估。

11.一种验证在非易失性存储器件中的软编程的方法，所述方法包括：

将单元串耦合到被预充电到高电平的位线，每个单元串具有多个单元；

向与单元串相关联的多个字线施加验证电压；

将位线与感测节点断开；

评估在每个单元串中的任何单元是否被编程到大于验证电压的阈值电压；以及

如果确定每个单元串具有被编程到大于所述验证电压的阈值电压的的至少一个单元，则输出验证结束信号。

12.根据权利要求11所述的方法，其中，将单元串耦合到位线包括：

通过传送具有第一电压的位线选择信号而将所述位线耦合到所述感测节点。

13.根据权利要求12所述的方法，所述方法还包括：

通过传送具有小于第一电压的第二电压的位线选择信号而将给定的位线耦合到给定的感测节点，以便可以确定给定的单元串是否具有已被编程到大于所述验证电压的阈值电压的至少一个单元。

14.根据权利要求13所述的方法，其中，第一电压和第二电压的差值是0.4V到0.9V。

15.根据权利要求13所述的方法，其中，第一电压和第二电压的差值是0.9V。

16.根据权利要求13所述的方法，其中，第一电压和第二电压的差值是0.7V。

17.根据权利要求13所述的方法，其中，第一电压和第二电压的差值大于0.5V。

18.根据权利要求14所述的方法，还包括： 

将单元串耦合到被施加偏压的公共源极线。

19.根据权利要求15所述的方法，其中，被施加到公共源极线的偏压是0.1V到0.5V。

20.根据权利要求15所述的方法，其中，被施加到公共源极线的偏压是0.2V到0.5V。 

Images