JP2012142040A - データ書き込み方法及び不揮発性半導体メモリ装置 - Google Patents
データ書き込み方法及び不揮発性半導体メモリ装置 Download PDFInfo
- Publication number
- JP2012142040A JP2012142040A JP2010292262A JP2010292262A JP2012142040A JP 2012142040 A JP2012142040 A JP 2012142040A JP 2010292262 A JP2010292262 A JP 2010292262A JP 2010292262 A JP2010292262 A JP 2010292262A JP 2012142040 A JP2012142040 A JP 2012142040A
- Authority
- JP
- Japan
- Prior art keywords
- current value
- initial current
- charge
- data
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
【解決手段】書き込み前に、メモリセル各々のドレイン側及びソース側の電荷蓄積部に各々対応してドレイン端子とソース端子との間に流れる電流値を第1初期電流値及び第2初期電流値として測定する第1電流測定ステップと、メモリセル毎に第1初期電流値と第2初期電流値とを大小比較する比較ステップと、第1初期電流値が第2初期電流値より大であるという比較ステップの比較結果が得られたとき第1初期電流値に対応したソース側の電荷蓄積部に電荷を注入して第1初期電流値を第2初期電流値に近づける第1電荷注入ステップと、第2初期電流値が第1初期電流値より大であるという比較ステップの比較結果が得られたとき第2初期電流値に対応したドレイン側の電荷蓄積部に電荷を注入して第2初期電流値を第1初期電流値に近づける第2電荷注入ステップと、を備える。
【選択図】図8
Description
31 第1電荷蓄積部
32 第2電荷蓄積部
60 電流検出器
100 不揮発性半導体メモリ
104 ロウデコーダ
106 カラムデコーダ
108 コントローラ
Claims (8)
- 複数のワード線と、各々がドレイン側及びソース側各々に電荷蓄積部を有し前記ワード線の各々にそのゲート端子が接続されたMOSFET構造を有する複数のメモリセルと、前記メモリセルの各々のドレイン端子及びソース端子に各々接続された複数のビット線と、を含む不揮発性半導体メモリ装置の前記メモリセル各々の前記電荷蓄積部に電荷を注入して前記電荷蓄積部毎の蓄積電荷量に対応する値を表すデータを書き込むデータ書き込み方法であって、
前記データに対応した書き込み前に、前記複数のメモリセル各々の前記ドレイン側及びソース側の電荷蓄積部に各々対応して前記ドレイン端子と前記ソース端子との間に流れる電流値を第1初期電流値及び第2初期電流値として測定する第1電流測定ステップと、
前記メモリセル毎に前記第1初期電流値と前記第2初期電流値とを大小比較する比較ステップと、
前記第1初期電流値が前記第2初期電流値より大であるという前記比較ステップの比較結果が得られたとき前記第1初期電流値に対応した前記ソース側の前記電荷蓄積部に電荷を注入して前記第1初期電流値を前記第2初期電流値に近づける第1電荷注入ステップと、
前記第2初期電流値が前記第1初期電流値より大であるという前記比較ステップの比較結果が得られたとき前記第2初期電流値に対応した前記ドレイン側の前記電荷蓄積部に電荷を注入して前記第2初期電流値を前記第1初期電流値に近づける第2電荷注入ステップと、を備えることを特徴とするデータ書き込み方法。 - 前記複数のメモリセル全てについて測定された前記第1初期電流値及び前記第2初期電流値を含む前記初期電流値の平均値を算出して前記平均値を閾値電流とするステップと、
前記初期電流値のうちの最小値を検出してその最小値より若干前記平均値側の値を閾値最小電流とするステップと、
前記第1初期電流値が前記第2初期電流値より大であるという前記比較ステップの比較結果が得られたときに前記第1初期電流値が前記閾値電流より大でかつ前記第2初期電流値が前記閾値最小電流より大であるか否かを判別する第1判別ステップと、
前記第2初期電流値が前記第1初期電流値より大であるという前記比較ステップの比較結果が得られたときに前記第2初期電流値が前記閾値電流より大でかつ前記第1初期電流値が前記閾値最小電流より大であるか否かを判別する第2判別ステップと、を備え、
前記第1判別ステップにより前記第1初期電流値が前記閾値電流より大でかつ前記第2初期電流値が前記閾値最小電流より大であると判別されたとき前記第1電荷注入ステップは前記第1初期電流値に対応した前記ソース側の前記電荷蓄積部に電荷を注入し、
前記第2判別ステップにより前記第2初期電流値が前記閾値電流より大でかつ前記第1初期電流値が前記閾値最小電流より大であると判別されたとき前記第2電荷注入ステップは前記第2初期電流値に対応した前記ドレイン側の前記電荷蓄積部に電荷を注入することを特徴とする請求項1記載のデータ書き込み方法。 - 前記第1電荷注入ステップ又は前記第2電荷注入ステップの実行後、その電荷注入されたメモリチップの前記ソース側及びソース側の電荷蓄積部に各々対応して前記ドレインと前記ソース端子との間に流れる電流値を新たな前記第1初期電流値及び前記第2初期電流値として測定する第2電流測定ステップと、
前記第2電流測定ステップの実行後、前記第1初期電流値及び前記第2初期電流値各々が前記閾値電流より小であること、又は前記第1初期電流値及び前記第2初期電流値のいずれか一方が前記閾値最小電流より小であることが検出されないとき電荷注入を繰り返すべく前記比較ステップを再度実行させる繰り返し判別ステップと、を備えることを特徴とする請求項2記載のデータ書き込み方法。 - 前記第1電荷注入ステップ及び前記2電荷注入ステップは前記電荷注入を繰り返すときには電荷注入対象のメモリセルのゲート電圧をその繰り返し回数に応じて増加させることを特徴とする請求項3記載のデータ書き込み方法。
- 前記繰り返し判別ステップは前記電荷注入の繰り返し回数が所定の回数に達したときには前記第1初期電流値及び前記第2初期電流値各々が前記閾値電流より小であること、又は前記第1初期電流値及び前記第2初期電流値のいずれか一方が前記閾値最小電流より小であることが検出されないときであっても電荷注入対象のメモリセルに対する電荷注入を終了させることを特徴とする請求項3又は4記載のデータ書き込み方法。
- 前記データに対応した書き込みにおいて前記データが表す値に対応したソース・ドレイン間電圧及び閾値電流を設定する条件設定ステップと、
書き込み対象のメモリセルの電荷注入される電荷蓄積部に対応して前記ドレイン端子と前記ソース端子との間に流れる電流値を測定する第3電流測定ステップと、
前記第3電流測定ステップにより測定された前記電流値が前記条件設定ステップで設定された前記閾値電流に所定電流値を加えた加算閾値より小であるか否かを判別するステップと、
前記第3電流測定ステップにより測定された前記電流値が前記加算閾値以上であるとき前記条件設定ステップで設定された前記ソース・ドレイン間電圧をそのまま用いて前記書き込み対象のメモリセルの当該電荷蓄積部に電荷注入するように前記データを書き込み、前記電流測定ステップにより測定された前記電流値が前記加算閾値より小であるとき前記条件設定ステップで設定された前記ソース・ドレイン間電圧から所定電圧を差し引いて得られた電圧を実際に印加されるべき前記ソース・ドレイン間電圧として用いて前記書き込み対象のメモリセルの当該電荷蓄積部に電荷注入するように前記データを書き込みステップと、を備えることを特徴とする請求項1記載のデータ書き込み方法。 - 前記データに対応した書き込みにおいて書き込み対象のメモリセルの前記ドレイン側及びソース側の電荷蓄積部に電荷注入する場合に、その双方の電荷蓄積部のいずれか一方の蓄積電荷量が、前記データが表す値に対応した電荷量に達するまでに前記双方の電荷蓄積部に交互に電荷注入を行うことを特徴とする請求項1記載のデータ書き込み方法。
- 複数のワード線と、各々がドレイン側及びソース側各々に電荷蓄積部を有し前記ワード線の各々にそのゲート端子が接続されたMOSFET構造を有する複数のメモリセルと、前記メモリセルの各々のドレイン端子及びソース端子に各々接続された複数のビット線と、を含み、前記メモリセル各々の前記電荷蓄積部に電荷を注入して前記電荷蓄積部毎の蓄積電荷量に対応する値を表すデータを書き込む不揮発性半導体メモリ装置であって、
前記データの実際の書き込み前に、前記複数のメモリセル各々の前記ドレイン側及びソース側の電荷蓄積部に各々対応して前記ドレイン端子と前記ソース端子との間に流れる電流値を第1初期電流値及び第2初期電流値として測定する第1電流測定手段と、
前記メモリセル毎に前記第1初期電流値と前記第2初期電流値とを大小比較する比較手段と、
前記第1初期電流値が前記第2初期電流値より大であるという前記比較手段の比較結果が得られたとき前記第1初期電流値に対応した前記ソース側の前記電荷蓄積部に電荷を注入して前記第1初期電流値を前記第2初期電流値に近づける第1電荷注入手段と、
前記第2初期電流値が前記第1初期電流値より大であるという前記比較手段の比較結果が得られたとき前記第2初期電流値に対応した前記ドレイン側の前記電荷蓄積部に電荷を注入して前記第2初期電流値を前記第1初期電流値に近づける第2電荷注入手段と、を備えることを特徴とする不揮発性半導体メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010292262A JP5671335B2 (ja) | 2010-12-28 | 2010-12-28 | データ書き込み方法及び不揮発性半導体メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010292262A JP5671335B2 (ja) | 2010-12-28 | 2010-12-28 | データ書き込み方法及び不揮発性半導体メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012142040A true JP2012142040A (ja) | 2012-07-26 |
JP5671335B2 JP5671335B2 (ja) | 2015-02-18 |
Family
ID=46678170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010292262A Active JP5671335B2 (ja) | 2010-12-28 | 2010-12-28 | データ書き込み方法及び不揮発性半導体メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5671335B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013073639A (ja) * | 2011-09-27 | 2013-04-22 | Lapis Semiconductor Co Ltd | 半導体不揮発性メモリ及びデータ書き込み方法 |
US9633720B2 (en) | 2015-09-10 | 2017-04-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP7485532B2 (ja) | 2019-04-19 | 2024-05-16 | ゼロックス コーポレイション | メモリデバイスへの書き込み及びメモリデバイスからの読み取り方法及びシステム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6493261B1 (en) * | 2001-01-31 | 2002-12-10 | Advanced Micro Devices, Inc. | Single bit array edges |
JP2004524643A (ja) * | 2001-04-09 | 2004-08-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | フラッシュメモリアレイ内のコアセルのソフトプログラム及びソフトプログラム検証 |
JP2004529448A (ja) * | 2001-02-28 | 2004-09-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 改良された消去方法に立脚した一層高いプログラムvtおよび一層高速なプログラム速度 |
JP2007524953A (ja) * | 2003-04-24 | 2007-08-30 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 読み込みマージンの寿命を改善するためのデュアルセルメモリデバイスの動作方法 |
JP2010244641A (ja) * | 2009-04-08 | 2010-10-28 | Renesas Electronics Corp | 不揮発性半導体メモリ装置の消去方法 |
-
2010
- 2010-12-28 JP JP2010292262A patent/JP5671335B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6493261B1 (en) * | 2001-01-31 | 2002-12-10 | Advanced Micro Devices, Inc. | Single bit array edges |
JP2004529448A (ja) * | 2001-02-28 | 2004-09-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 改良された消去方法に立脚した一層高いプログラムvtおよび一層高速なプログラム速度 |
JP2004524643A (ja) * | 2001-04-09 | 2004-08-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | フラッシュメモリアレイ内のコアセルのソフトプログラム及びソフトプログラム検証 |
JP2007524953A (ja) * | 2003-04-24 | 2007-08-30 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 読み込みマージンの寿命を改善するためのデュアルセルメモリデバイスの動作方法 |
JP2010244641A (ja) * | 2009-04-08 | 2010-10-28 | Renesas Electronics Corp | 不揮発性半導体メモリ装置の消去方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013073639A (ja) * | 2011-09-27 | 2013-04-22 | Lapis Semiconductor Co Ltd | 半導体不揮発性メモリ及びデータ書き込み方法 |
US9633720B2 (en) | 2015-09-10 | 2017-04-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP7485532B2 (ja) | 2019-04-19 | 2024-05-16 | ゼロックス コーポレイション | メモリデバイスへの書き込み及びメモリデバイスからの読み取り方法及びシステム |
Also Published As
Publication number | Publication date |
---|---|
JP5671335B2 (ja) | 2015-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7916548B2 (en) | Non-volatile semiconductor storage device and memory system | |
JP5404685B2 (ja) | 不揮発性半導体記憶装置 | |
CN102422362B (zh) | 存储器装置中的多电平编程检验 | |
US9659663B2 (en) | Semiconductor memory device | |
US8339864B2 (en) | Method of programming nonvolatile memory device | |
CN102947887B (zh) | 非易失性存储设备中的同时多状态读取或验证 | |
JP4635066B2 (ja) | 半導体記憶装置 | |
JP2014225310A (ja) | 不揮発性半導体記憶装置 | |
CN105144300A (zh) | 用于提高非易失性存储器的耐久性的动态擦除深度 | |
US8873292B2 (en) | Nonvolatile semiconductor memory device | |
JP2009230818A (ja) | 半導体記憶装置 | |
CN105051825A (zh) | 共享位线的串架构 | |
US8619475B2 (en) | Methods to operate a memory cell | |
JP2012195036A (ja) | 不揮発性半導体記憶装置 | |
US9142296B2 (en) | Nonvolatile memory device and method for driving the same | |
JP5754761B2 (ja) | 不揮発性半導体メモリおよび不揮発性半導体メモリのデータ書込み方法 | |
US9218887B2 (en) | Nonvolatile semiconductor memory device capable of improving retention/disturb characteristics of memory cells and method of operating the same | |
JP5671335B2 (ja) | データ書き込み方法及び不揮発性半導体メモリ装置 | |
JP2012123856A (ja) | 不揮発性半導体記憶装置 | |
JP2011040166A (ja) | 半導体記憶装置 | |
JP2007250133A (ja) | 不揮発性半導体記憶装置のテスト方法 | |
JP2012027962A (ja) | 不揮発性記憶装置 | |
JP2008130182A (ja) | 不揮発性半導体記憶装置 | |
US20170069393A1 (en) | Memory device | |
US8077513B2 (en) | Method and apparatus for programming a multi-level memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5671335 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |