JP7485532B2 - メモリデバイスへの書き込み及びメモリデバイスからの読み取り方法及びシステム - Google Patents

メモリデバイスへの書き込み及びメモリデバイスからの読み取り方法及びシステム Download PDF

Info

Publication number
JP7485532B2
JP7485532B2 JP2020059741A JP2020059741A JP7485532B2 JP 7485532 B2 JP7485532 B2 JP 7485532B2 JP 2020059741 A JP2020059741 A JP 2020059741A JP 2020059741 A JP2020059741 A JP 2020059741A JP 7485532 B2 JP7485532 B2 JP 7485532B2
Authority
JP
Japan
Prior art keywords
computer
implemented method
voltage
asic
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020059741A
Other languages
English (en)
Other versions
JP2020177721A (ja
Inventor
クリストファー・ピー・カポラレ
アルベルト・ロドリゲス
マーカス・アール・シルベストリ
テリー・エル・ストリート
ロン・エドワード・デュフォート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2020177721A publication Critical patent/JP2020177721A/ja
Application granted granted Critical
Publication of JP7485532B2 publication Critical patent/JP7485532B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

本教示は、メモリデバイスの分野に関し、特に、プリントメモリデバイスへ書き込み及びプリントメモリデバイスから読み取る方法及びシステムに関する。
Ｘｅｒｏｘプリントメモリ（「ＸＰＭ」）は、書き換え可能メモリを含むことができる印刷されたラベルである。１つの例示的な用途では、ラベルを検査に使用して、製品が故障しているか又は機能しているか、並びに真正又は純正であるか否かを判定して、偽造を防止することができる。例えば、プリントメモリは、消費可能な製品、用品、出荷包装、消費者製品、文書、顧客交換可能製品などにラベルとして取り付けられてもよい。プリントメモリからのデータを読み出し、期待される結果又は値と比較することができる。メモリリーダによってプリントメモリから読み取られた値が期待値と一致する場合、メモリリーダ内の回路は、プリントメモリ（したがって、それが取り付けられている品目）を機能的及び／又は真正であるとして識別することができる。一部の用途では、機能的及び／又は真正としての製品の識別は、プリントメモリが取り付けられている製品が機能するように許可される前に必要とされる場合があり、その場合、メモリリーダ、又はメモリリーダをサブシステムとして組み込むホストデバイスは、製品の機能を可能にする、又は有効化することができる。プリントメモリから読み取られた値が期待値と一致しない場合、リーダ又はホストデバイス内の回路は、プリントメモリ、したがって、プリントメモリが取り付けられている品目を真正でないとして、例えば、相手先製品製造業者（ｏｒｉｇｉｎａｌ ｅｑｕｉｐｍｅｎｔ ｍａｎｕｆａｃｔｕｒｅｒ、ＯＥＭ）又は認可製造業者（すなわち、非ＯＥＭ）によって製造されていない偽造品、グレーマーケットなどとして指定することができる。一部の用途では、メモリリーダ又はホストデバイスは、製品に取り付けられたラベルが機能的でない及び／又は真正でないとして識別された場合、製品の機能を無効にすることができる。
別の実施形態では、ＸＰＭを使用して、製造工程及び／又はサプライチェーンを通して製品を追跡することができる。ラベルは、メモリ読み取り装置により検証することができる固有の電子識別子により個々の品目をマークするようにプログラムすることができる。性能を改善又は最適化するためにベースユニットによって後で使用されるデータに対象物が関連付けられたスマート消耗品（ｓｍａｒｔ ｃｏｎｓｕｍａｂｌｅｓ）、製品の消耗品の大量使用が追跡される消費記録、製造環境外の品目又は人々の追跡などが挙げられるが、これらに限定されない、ＸＰＭの他の用途が想到される。
ＸＰＭは、データビットとしてセルの分極を使用し、複数の配線（例えば、ワード線及びビット線）の間に配置された強誘電体材料（すなわち、強誘電体層）の層を含む。各ビット線（ＢＬ）とワード線（ＷＬ）との間に位置する強誘電体層の領域は、メモリセルを形成する。メモリは、配線に好適な書き込み電圧を印加することによって、２つのデジタルメモリ状態のうちの１つで書き込まれてもよい。メモリ状態は、コンタクトパッドを介して配線に好適な読み出し電圧を印加することによって読み取ることができる。セルの分極が、印加されたバイアスから電界の反対方向にある場合、分極は、電荷値に積分される電流を含み、方向を変化させるか、又は反転させる。電界と既に整列された分極ベクトルを有するセルは、反転しない。したがって、セルの容量電荷値と同等のより小さい電荷値を生成する。したがって、読み取りプロセスの正に性質により、読み取りプロセスの終了時に、全てのセルの分極が同じ方向を指すため、チップ上の情報が破壊される。これは、現在１つのセルが１ビットを含むことを意味する。セルは、０を表すワード線又は１を表す反対方向を指す分極で分極されるかのいずれかである。既存のＸＰＭは、２５ビット、又は２５個の強誘電体セルのメモリの深さを有する。ＸＰＭの簡略化された幾何学的形状は、強誘電体材料フィルムの両側の５本のワード線にわたって５本のビット線をトレースすることにより、２５ビットのメモリの深さをもたらす５×５アレイを形成する。
したがって、必要とされるのは、ＸＰＭへの書き込み及びＸＰＭからの読み取りのための改良された方法である。
以下に、本教示の１つ以上の実施形態のいくつかの態様の基本的な理解を提供するために、簡略化した概要を提示する。この概要は、広範な概略ではなく、本教示の主要な又は重要な要素を識別することも、本開示の範囲を明示することも意図していない。むしろ、その主要な目的は、単に、後に提示される詳細な説明の序文として、簡略化された形態で１つ以上の概念を提示するだけである。
本開示の実施例によれば、プリントメモリデバイスに書き込むためのコンピュータ実施方法が提供される。コンピュータ実施方法は、マイクロコントローラで、プリントメモリデバイスに書き込むデータを取得することと、マイクロコントローラによって、データを複数のデータ部分に分割することと、マイクロコントローラによって、複数のデータ部分のそれぞれのための複数の符号化スキームを決定することであって、複数の符号化スキームのそれぞれが、複数のデータ部分の各々を書き込むために使用される電圧及びパルス幅を含む、ことと、マイクロコントローラによって、符号化スキームのうちの１つ以上を特定用途向け集積回路（ＡＳＩＣ）に提供することと、ＡＳＩＣによって、書き込む複数のデータ部分の第１のデータ部分のための第１のワード線及び第１のビット線に対応するプリントメモリデバイスの第１のターゲットメモリセルを選択することと、ＡＳＩＣによって、アドレス指定されていないワード線及びビット線を高インピーダンスに設定することと、ＡＳＩＣによって、第１のデータ部分を、複数の符号化スキームの第１の符号化スキームを用いて第１のターゲットメモリセルに書き込むことであって、第１の符号化スキームは、第１の電圧及び第１のパルス幅を含む、こととを含む。
いくつかの実施例では、コンピュータ実施方法は、マイクロコントローラによって、複数のデータ部分の第２のデータ部分が書き込まれると判定することと、ＡＳＩＣによって、書き込む複数のデータ部分の第２のデータ部分のための第２のワード線及び第２のビット線に対応するプリントメモリデバイスの第２のターゲットメモリセルを選択することと、ＡＳＩＣによって、アドレス指定されていないワード線及びビット線を高インピーダンスに設定することと、ＡＳＩＣによって、第２のデータ部分を、複数の符号化スキームの第２の符号化スキームを用いて第２のターゲットメモリセルに書き込むことであって、第２の符号化スキームは、第２の電圧及び第２のパルス幅を含む、ことと、を更に含むことができる。
いくつかの実施例では、コンピュータ実施方法は、マイクロコントローラによって、複数のデータ部分の第３のデータ部分が書き込まれると判定することと、ＡＳＩＣによって、書き込む複数のデータ部分の第３のデータ部分のための第３のワード線及び第３のビット線に対応するプリントメモリデバイスの第３のターゲットメモリセルを選択することと、ＡＳＩＣによって、アドレス指定されていないワード線及びビット線を高インピーダンスに設定することと、ＡＳＩＣによって、第３のデータ部分を、複数の符号化スキームのうちの第３の符号化スキームを用いて第３のターゲットメモリセルに書き込むことであって、第３の符号化スキームは、第３の電圧及び第３のパルス幅を含む、ことと、を更に含むことができる。
いくつかの実施例では、コンピュータ実施方法は、マイクロコントローラによって、複数のデータ部分の第４のデータ部分が書き込まれると判定することと、ＡＳＩＣによって、書き込む複数のデータ部分の第４のデータ部分のための第４のワード線及び第４のビット線に対応するプリントメモリデバイスの第４のターゲットメモリセルを選択することと、ＡＳＩＣによって、アドレス指定されていないワード線及びビット線を高インピーダンスに設定することと、ＡＳＩＣによって、第４のデータ部分を、複数の符号化スキームの第４の符号化スキームを用いて第４のターゲットメモリセルに書き込むことであって、第４の符号化スキームは、第４の電圧及び第４のパルス幅を含む、こととを更に含むことができる。
いくつかの実施例では、第１のワード線及び第２のワード線は、同じワード線又は異なるワード線であり得る。いくつかの実施例では、第１のビット線及び第２のビット線は、同じビット線又は異なるビット線であり得る。
いくつかの実施例では、第１の電圧、第２の電圧、第３の電圧、及び第４の電圧が、プリントメモリデバイスの駆動電圧曲線に対して非線形領域ＡＤＣ値内にある。いくつかの実施例では、第１の電圧、第２の電圧、第３の電圧、及び第４の電圧は、約１ボルト～約４０ボルトである。いくつかの実施例では、第１の電圧、第２の電圧、第３の電圧、及び第４の電圧は、１３ボルト～約２２ボルトである。いくつかの実施例では、非線形領域が、約０．１ｎＣ～約１０ｎＣの電荷値に対応する。いくつかの実施例では、非線形領域が、約０．５ｎＣ～約７ｎＣの電荷値に対応する。いくつかの実施例では、非線形領域が、１ｎＣ未満の第１の電荷値、３ｎＣ～５ｎＣの第２の電荷値、５ｎＣ～６ｎＣの第３の電荷値、及び６ｎＣ～９ｎＣの第４の値に対応する４つの符号化レジームに分割される。いくつかの実施例では第１の符号化スキーム及び第２の符号化スキームが、第１のデータ部分及び第２のデータ部分の同一のデータ値に対して同一である。いくつかの実施例では、データ部分の各々が、ビット値のタプルを含む。例えば、タプルは、２－タプル，３－タプル，．．．，ｎ－タプルであり得、ここで、ｎは１よりも大きい。
本開示の実施例によれば、プリントメモリデバイスから読み取るためのコンピュータ実施方法が提供される。コンピュータ実施方法は、マイクロコントローラによって、特定用途向け集積回路（ＡＳＩＣ）に全電圧を設定するために第１の制御命令を提供することと、マイクロコントローラによって、プリントメモリデバイスの第１のセルからデータの第１の部分を読み取るために、第１の読み取り命令をＡＳＩＣに提供することと、ＡＳＩＣによって、第１のセルを読み取ることであって、読み取ることが、第１の電荷測定値及び第２の電荷測定値を決定することを含む、ことと、マイクロコントローラによって、第１の電荷測定値及び第２の電荷測定値をＡＳＩＣから取得することと、マイクロコントローラによって、第１の電荷測定値と第２の電荷測定値との間の差分を決定することと、マイクロコントローラによって、差分を復号された１組のビット値に変換するために、ルックアップテーブルにアクセスすることと、マイクロコントローラによって、復号されたビット値を提供することとを含む。
いくつかの実施例では、ルックアップテーブルが、第１の電荷測定値及び第２の電荷測定値に基づいたアナログデジタルカウント（ＡＤＣ）値の差分と復号されたビット値との間の対応を提供する。いくつかの実施例では、ＡＤＣ値が、複数の重複しないＡＤＣ値レジームに分割される。いくつかの実施例では、複数のＡＤＣ値レジームが、４つのＡＤＣ値レジームある。いくつかの実施例では、４つのＡＤＣ値レジームが、１０未満、１０～７０、７０～１１０、及び１１０超を含む。いくつかの実施例では、第１の電荷測定値及び第２の電荷測定値が、それぞれ、アナログデジタル変換器によって第１のアナログデジタルカウント（ＡＤＣ）値及び第２のＡＤＣ値に変換される。
本明細書に組み込まれ、本明細書の一部を構成する添付図面は、本教示の実施を示し、説明と共に、本開示の原理を説明する役割を果たす。図において：
ＸＰＭなどのプリントメモリの平面図である。 ＷＬ及びＢＬの両方を示すメモリの概略図である。 メモリの簡略化された概略図である。 バイナリ値に変換されたセルアナログ値を示す。 本開示の実施例による、ＸＰＭのためのＡＤＣカウント対電圧のプロットを示す。 本開示の実施例による電子システムの概略図である。 本開示の実施例による、３×３プリントメモリデバイス及びプリントメモリデバイスに書き込まれるデータを示す。 本開示の実施例による、プリントメモリデバイスにデータを書き込むためのコンピュータ実施方法を示す。 本開示の実施例による書き込みプロセス中の３×３プリントメモリデバイスを示す。 本開示の実施例による書き込みプロセス中の３×３プリントメモリデバイスを示す。 本開示の実施例による書き込みプロセス中の３×３プリントメモリデバイスを示す。 本開示の実施例による書き込みプロセス中の３×３プリントメモリデバイスを示す。 本開示の実施例による書き込みプロセス中の３×３プリントメモリデバイスを示す。 本開示の実施例による、プリントメモリデバイスからデータを読み取るための方法を示す。
図のいくつかの詳細は簡略化されており、厳密な構造精度、詳細、及び縮尺は維持されるものではなく、本教示の理解を容易にするように描かれていることに留意されたい。
次に、本教示の実施形態を詳細に参照し、それらの実施例は、添付の図面に示される。便宜上、同一又は同様の部品を指すために、図面全体を通して同じ参照番号が使用される。
本明細書で使用するとき、「データ」は、メモリデバイス、集積回路、若しくは別の電気デバイスなどの電気デバイスから取得される若しくはそれに送信される任意の種類の情報、信号、若しくは他の結果、又は、電気デバイスを監視、問い合わせ、照会、若しくは測定することなどから得られる任意の情報を指す。用語「データ」は、デジタルデータ、アナログデータ、電圧値、電流値、抵抗値、ベクトル値、スカラー値、及び／又は磁束値を含む。本明細書で使用するとき、「バス」は、複数の物理的接続間で共有されるワード線及びビット線の群を指す。本明細書で使用するとき、「セル」は、ＷＬとＢＬとの交点によって画定される物理的な強誘電体コンデンサを指し、強誘電体材料はそれらの間に挟まれている。
一般的に言えば、本開示の態様は、所与のＸＰＭ上で利用可能なメモリの量を増加させる、すなわち、倍加することを提供する。この技術は、単一のセル内の複数のビットを表すために、様々な分極レベルを使用する。これは、セルを中間状態にするために分極を完全に反転させないことによって行われる。これらの中間状態は、既知であり、制御され、予測可能である。これらの状態は、書き込み／読み取り時にメモリを刺激するために使用される電圧を介して選択される。メモリがこの状態に置かれると、メモリ分極状態を表す電荷応答を提供するように問い合わされ得る。
メモリデバイス１００、例えば、ＸＰＭ１００などのプリントメモリ（すなわち、プリントメモリデバイス）１００の一実施例を、図１の平面図に示す。ＸＰＭ１００の構造及び機能は、既知であり、本明細書では簡単にだけ説明する。図１のプリントメモリ１００は、基板１０２、例えば、プリントメモリ１００の製品の表面への取り付けを補助するための接着剤バッキング層を含むことができる、可撓性ポリマー基板などの可撓性誘電体基板１０２と、複数の配線（例えば、ＷＬ及びＢＬ）１０４と、ＷＬとＢＬとの間に直接介在又は配置された強誘電体層１０６と、を含む。論理ビット又は論理状態を記憶するメモリセルは、各ＷＬとＢＬとの交点の間に介在する物理的位置に、強誘電体層１０６によって、その内部に提供される。したがって、ＷＬ及びＢＬは、互いに物理的に接触せず、強誘電体層１０６によって物理的に分離されることが理解されるであろう。図１に示すプリントメモリ１００は、１０本の配線１０４（５本のＷＬ及び５本のＢＬ）を含み、したがって、図１のデバイスは、２５個のメモリセルを含み、したがって、２５ビットの情報を記憶することができる。各配線１０４は、コンタクトパッド１０８で終端する。各メモリセルは、コンタクトパッドのうちの２つを介して（すなわち、１つのＷＬ及び１つのＢＬを介して）個別にアドレス指定することができる。複数のコンタクトパッド１０８は、図示するように、２つ以上の行及び列で矩形形状に配置されてもよく、又は単一の列に配置されてもよい。ＸＰＭは、簡略化のために記載又は図示されていない他の構造体を含んでもよく、様々な図示した構造体は、除去又は修正されてもよいことが理解されるであろう。プリントメモリ１００の各メモリセルは、好適な読み出し電圧を配線１０４のうちの２つ（すなわち、１つのワード線及び１つのビット線）に印加して電気応答を測定することによって、読み取られてもよい。読み出し電圧を印加するために、複数のコンタクトパッド１０８は、リーダのプローブ接点と物理的かつ／又は電気的に接触させることができる。プローブ接点を介してコンタクトパッド１０８にわたって電圧が印加され、結果として得られる応答が測定される。各メモリセルは、読み出しサイクル又は書き込みサイクル（以後、メモリ動作）中に個別にアドレス指定されてもよく、メモリアレイ内のメモリセルのうちの１つ以上は、同時に若しくは逐次的に読み出し又は書き込みされてもよい。
プリントメモリ１００及び他の電気デバイスのコンタクトパッド１０８は、炭素含浸複合材、銀ナノ粒子インクなどの導電性インク、又は１つ以上の他の好適な材料を使用して形成することができる。これらのコンタクトパッド１０８は、例えば、リーダの電気プローブとの繰り返し物理的接触から傷をつけられ、劣化することがある。更に、リーダとプリントメモリ１００との間で直接物理的接触が行われる場合、リーダは、プリントメモリ１００に正確に向けられなければならない。
図２は、ＷＬ及びＢＬの両方を示すメモリ２００の概略図である。ＢＬコンタクトパッドＢＬ０ ２０２はＢＬ ２０４、ＢＬコンタクトパッドＢＬ１は２０６ ＢＬ ２０８、ＢＬコンタクトパッドＢＬ２ ２１０はＢＬ ２１２、ＢＬコンタクトパッドＢＬ３ ２１４はＢＬ ２１６、ＢＬコンタクトパッドＢＬ４ ２１８はＢＬ ２２０を含む。ＷＬコンタクトパッドＷＬ０ ２２２はＷＬ ２２４、ＷＬコンタクトパッドＷＬ１ ２２６はＷＬ ２２８、ＷＬコンタクトパッドＷＬ２ ２３０はＷＬ ２３２、ＷＬコンタクトパッドＷＬ３は２３４ ＷＬ ２３６、ＷＬコンタクトパッドＷＬ４ ２３８はＷＬ ２４０を含む。
図３は、本開示の実施例によるメモリ３００の簡略化された概略図を示し、電極交差部上の数字はセルＩＤを示す。パッドが切断された場合、例えば、図３のＢＬ ０のパッドである場合、そのＢＬの全てのセルは浮遊している（セル０，５，１０，１５，２０）。読み取りプロセスでは３つの事項が生じ、最初にＢＬが浮遊しているため、そのＢＬのセル全体にバイアスが存在しない。駆動力が欠落しているため、「０」状態にあるいずれのセルも反転しない。第２に、ビット線が切断されているため、パッドに接続された積分増幅器に電流が流れない。電荷値は０に近い。第３に、アナログ値が変換されると、この切断されたビット線上の全てのセルは、それらの電荷値が閾値をはるかに下回るため、「１」が割り当てられる。元のパターンが全て０であり、ビット線０が切断された場合、図４に示されるようなパターンで終わる。図４は、本開示の実施例による、バイナリ値に変換されるセルアナログ値４００を示し、セルの電荷値が大きい場合、セルは「０」ビットになる。
同様のことがワード線で起こる。第１に、ワード線は浮遊しているため、そのワード線のセル全体にバイアスが存在しない。駆動力が欠落しているため、「０」状態にあるいずれのセルも反転しない。第２に、反転が行われないため、小さい容量電荷値のみが浮遊線上で読み取られる。第３に、アナログ値が変換されると、この切断されたワード線上の全てのセルは、それらの電荷値が閾値を下回るため、「１」が割り当てられる。
ＸＰＭは、状態の形態で情報を保持する２５ビットメモリデバイスである。これらの状態は、２つの電極間に位置する強誘電体ポリマーの分極の向きである。電圧が印加されて、鉄系材料を通して電界を生成する。これにより、双極子が、電界の方向及び大きさに応じて整列することが可能になる。材料、製造プロセス、サイズ、及び他の物理的特徴の特定の特性は、ポリマー中の双極子を「反転」するために必要とされる最小電圧を決定する。Ｓ曲線は、印加電圧に対して、印加電圧へのポリマーの電荷応答によって測定される分極切り替えのグラフ表示である。ＡＳＩＣは、ポリマーの電荷応答を測定及び保存するために使用される。Ｓ曲線は、ポリマーを１つの「状態」から別の状態にするためにどの程度の電圧が必要かを示す。印加されたバイアスに対するこの切り替え依存性を活用することは、セルデータストレージを更に増加させるのに役立ち得る。
ＸＰＭデバイスのＳ曲線特性は、いくつかの短い電圧パルスをそれらのセルに印加し、それらの応答を監視することによって利用される。典型的には、３つの主な区別可能な範囲が存在する。図５は、本開示の実施例による、これらの３つの主な範囲を有する例示的なＳ－曲線５００を示す。領域１ ５０５は、所与のパルス幅の非反転領域である。この領域では、印加電圧は、必要とされる反転電圧よりもはるかに低いが、容量性ネットワークからの応答を引き起こすのに十分に有意である。領域２ ５１０は、非線形又は切り替え領域である。この領域では、分極は切り替えを開始し、セル全体に印加されたバイアスに応じて切り替え続けることができる。「Ｓ」の形状に似て飽和するまで、バイアスが高いほど応答が大きくなる。したがって、周知のＳ曲線である。明らかに、電荷読み取り（応答）と印加電圧との間の機能的依存性は非線形である。対照的に、容量性ネットワークは、依然として線形である。また、本実施例と異なる強誘電体ポリマーは、異なるＳ曲線を示す。例えば、非線形領域が、０．５ｎＣ未満の第１の電荷値、０．５ｎＣ～３ｎＣの第２の電荷値、３ｎＣ～４．５ｎＣの第３の電荷値、及び４．５ｎＣ以上の第４の値に対応する４つの符号化レジームに分割される。一実施例では、変換は１ｎＣ変化当たり２５ ＡＤＣカウントである。領域３ ５１５は、反転又は飽和領域である。この領域では、全てのセルは、それらの分極が印加されたバイアスからの電界とここで一致している新しい状態に反転される。電圧の任意の更なる増加は、セルの容量応答を増加させるのみであり、したがって、応答又は電荷読み取り値は、領域２ ５１０とは対照的にゆっくりと増加する。異なる強誘電体ポリマーは、所与の強誘電体層の厚さに対して、反転領域のための異なる始まりを有し、したがって、それらの開始点は、区別の手段として使用することができる。
非線形領域を異なる領域自体に分割することにより、より多くのデータをメモリに符号化することができる。例えば、「非反転」領域を使用すると、第１の状態は、１０未満のＡＤＣ値であり得る。「非線形」領域内の別の状態は、１０～７０のＡＤＣカウントに対して定義することができる。第３の状態は、７０～１１０ ＡＤＣカウントから定義することができる。最終状態は、飽和領域、又は１１０を超えるＡＤＣ値であろう。これら４つの状態では、２ビットのデータを符号化することができる。この方法は、物理的変更を必要とせずに、デバイスのメモリの深さを倍増する。この方法はまた、読み取り又は書き込み電圧及びパルス幅が環境条件に対して構成され得るため、温度変化を考慮することができる。
この方法は、ＸＰＭのメモリの深さに関する何らかの懸念に対処するのに役立つ。このようなスケーリングメモリの深さは、追加のワード線及びビット線を組み込むために製造プロセスを変更することよりもはるかに実用的である。式１に現在示されている従来のメモリの深さの代わりに、本開示は、式２に示されるｌｏｇ２（Ｎ）乗数の追加された利益を提供し、式中、Ｎは、メモリセルを入れることができる状態の２の累乗の数である。上記で定義された４つの状態を使用して、現在の５×５メモリを用いて、５０ビットをＸＰＭに符号化することができる。この考え方を使用せずに、同様のメモリの深さを得るためには、７×７個のメモリセルのアレイを含む新しいデバイスが設計されなければならない。しかしながら、先に述べたように、この手法は高価であり、装置の複雑さ及びサイズを増大させる。２の累乗以外の状態の数については、異なるベースのシステム、例えば３進法を使用するＮ＝３で機能する必要がある。これらの場合、ＮＭ－１までの正の整数を表すことができ、ここでＭ（＝ＷＬ＊ＢＬ）はセルの数であり、Ｎはレベルの数である。
従来のメモリの深さは、以下のように表すことができる。
Ｂ＝ＷＬ＊ＢＬ （１）
本教示により提案されるメモリの深さは、以下のように表すことができる。
Ｂ＝ｌｏｇ２（Ｎ）＊（ＷＬ＊ＢＬ） （２）
ここで、Ｂはビット数であり、ＷＬはワード線の数であり、ＢＬはビット線の数であり、Ｎは状態の数である。
各トレースは、電気接点を形成するための接続パッドを必要とする。デバイスのメモリの深さを増大させるには、トレース及び接続パッドを追加する必要がある。しかしながら、ＸＰＭの物理的スケーラビリティは、わずかではない。各追加のトレース及びコンタクトパッドにより、メモリのサイズは大幅に増大する。加えて、コスト、複雑さ、及び歩留まりを低減する製造の複雑さもある。これは、必要とされる新たな製造機器（又は既存のものに対する主な修正）、より正確な位置合わせ、及び所与の表面積上のＸＰＭの減少に起因する。
図６は、本教示の一実施形態による、ＸＰＭへの読み取り及び／又は書き込みのための電子システム６００の概略図である。電子システム６００はマイクロコントローラ６０４を備える。マイクロコントローラ６０４は、ルックアップテーブル６０８を記憶するように構成されたメモリ６０６を備える。ルックアップテーブル６０８は、１つ以上のビットを変換して電圧及びパルス幅を書き込むか、又はＡＤＣ値をビット値に変換する符号化／復号化スキームを記憶する。マイクロコントローラ６０４は、第１のデータバス６１０を介してＡＳＩＣ６１２と通信する。ＡＳＩＣ６１２は、Ａ／Ｄ変換器６１４を含む。ＡＳＩＣ６１２は、第２のデータバス６１６を介してＸＰＭ６１８との読み取り／書き込み動作を実行する。
図６は、１つの可能な電子システム６００の設計の概要を示すが、図示されていない他の特徴を含んでもよく、図示された特徴は除去又は修正されてもよいことが理解されるであろう。更に、図６の概要は、当業者によって本教示に設計され得るマイクロプロセッサ、メモリ、電源などの全ての支援電子機器を個別に描写することを意図するものではない。
読み取りプロセス中に、２つの読み取り動作が実行され、第１の読み取り動作は、分極（Ｐ）及び容量性（Ｃ）効果（Ｐ＋Ｃ）の両方に関連する電荷値を含み、第２の読み取り動作は容量性（Ｃ）効果のみを含む。第１の読み取り動作と第２の読み取り動作（（Ｐ＋Ｃ）－Ｃ＝Ｐ）の差分は、「Ｐ」だけである。
注：パルス幅及び振幅の設定は、各「書き込み」の前に適用される。書き込みデータ：５５４００ＡＡＢＦＦ、これは１６進表現である。この実施例では、５つの代わりに４つの異なる電荷レベルを使用する４本のワード線のみが使用される。したがって、これは符号化密度の増加を可能にし、従来の２０ビットを符号化する２０個のセルから、４０ビットを符号化する２０個のセル（セル当たり２ビット）の改善された符号化に拡張する。しかしながら、本開示の態様は、メモリに符号化されたより多くのビットを有するように拡張することができる。例えば、１６レベルが利用可能である場合、セル当たり４ビットを符号化することができる。次いで、これは、４０の代わりに８０ビットのデータを有するように、以下の実施例を拡張する。
書き込みコマンド ０ １ｆｆｆｆｆｆ Ｇｏｏｄ Ｗｒｉｔｅ
書き込みコマンド ０ １ｆｆｆｃ１ｆ Ｇｏｏｄ Ｗｒｉｔｅ
書き込みコマンド ０ １ｆｆ８３ｆｆ Ｇｏｏｄ Ｗｒｉｔｅ
書き込みコマンド ０ １ｆ０７ｆｆｆ Ｇｏｏｄ Ｗｒｉｔｅ
上記のプロセスは、様々なレベルの書き込みプロセスを示す。
Figure 0007485532000001
以下のメモリから読み取られた生ＡＤＣ値
Figure 0007485532000002
表２において、ＬＳＢは、最下位ビットを意味し、ＭＳＢは最上位ビットを意味する。バイナリ番号は以下の通りである：０１０１－０１０１－０１００－００００－００００－１０１０－１０１０－１０１１－１１１１－１１１１。１６進等価は５５４００ＡＡＢＦＦである。
書き込みプロセス中、各セルは、２ビットのデータを表す特定の状態にセルを配置すると、書き込まれる。状態は、「１１」、「０１」、「１０」及び「００」を含む４つの状態のうちの１つである例えば、５個のセルを有するＷＬを考察する。ＷＬで２つのセルに書き込まれ得るデータの第１の部分は、「０１」状態である。他の３つのセルに書き込まれ得るデータの第２の部分は、「００」状態である。
別の例では、各ＷＬは、「１１」、「０１」、「１０」及び「００」の４つの状態を経て、その工程のためにその状態に置かれない、その線上のセルに高インピーダンスを印加する。これは、以下のように例示することができる。ＷＬ０：ＢＬ０に関して、ＢＬ１は「０１」、ＢＬ２は「１０」、ＢＬ３は「１１」、ＢＬ４は「００」である。「１１」の電圧及びパルス幅の符号化スキームがＡＳＩＣに送信され、ＢＬ３は高インピーダンスに配置され、書き込みは実行される。次に、「０１」の符号化スキームがＡＳＩＣに送信され、ＢＬ２、ＢＬ３、ＢＬ４は全て高インピーダンスに配置されてから、書き込みが実行される。次に、「１０」の符号化スキームがＡＳＩＣに送信され、ＢＬ２を除く全てが高インピーダンスに配置され、書き込みが実行される。最後に、「００」の符号化スキームがＡＳＩＣに送信され、ＢＬ４を除く全てが高インピーダンスに配置され、書き込みが実行される。
本明細書に記載される実施例では、書き込まれるデータは、それぞれのメモリセルに書き込まれる複数の部分に分割され得る。表３は、例示的なデータ分割を示す。書き込まれるデータを（０１１０．．．００１１１０１０）として考察する。データ全体の第１の部分（１０）（０１１０．．．００１１１０１０）は、符号化スキームによって第１のセルに書き込まれ、これにより、「１０」に対応する電荷読み取りのためにセルが正しい領域に置かれることを可能にし、次いで、同じプロセスを用いてデータの第２の部分が第２のセルに書き込まれる。このプロセスは、データの全ての部分がそれらの対応するセルに書き込まれるまで継続する。書き込まれた各データ部分値は、強誘電体セルの明確な分極状態を達成するために、特定のパルス電圧及びパルス幅を使用して符号化される。１つの非限定的な例では、「００」の符号化スキームはＶｐｕｓｌｅ＝２２Ｖ，Δｔ＝１６μｓであり、「０１」の符号化スキームはＶｐｕｌｓｅ＝１８Ｖ，Δｔ＝１６μｓであり、「１０」の符号化スキームはＶｐｕｌｓｅ＝１６Ｖ，Δｔ＝１６μｓであり、「１１」の符号化スキームはパルスなしであるか、又はＶｐｕｌｓｅ＝１３Ｖ，Δｔ＝１６μｓである。読み取りプロセスでは、これらの分極状態を切り替えることにより、４つの異なる電荷値を引き起こし、「００「」、「０１」、１０」及び「１１」値に戻って復号される４つの異なるＡＤＣ値になる。
Figure 0007485532000003
図７は、本開示の実施例による、３×３ ＸＰＭを示す。セル０は、ＷＬ０とＢＬ０との交差点にあり、セル１はＷＬ０とＢＬ１との交差点にあり、セル２はＷＬ０とＢＬ２との交差点にあり、セル３はＷＬ１とＢＬ０との交差点にあり、セル４はＷＬ１とＢＬ１との交差点にあり、セル５はＷＬ１とＢＬ２との交差点にあり、セル６はＷＬ２とＢＬ０との交差点にあり、セル７はＷＬ２とＢＬ１との交差点にあり、セル８はＷＬ２とＢＬ２との交差点にある。図７はまた、「１０１０１０１１１１０００１０００１」としてＸＰＭに書き込まれるデータを示し、これはｎ個のデータ部分に分割され、第１のデータ部分が「０１」、第２のデータ部分は「００」であり、第３のデータ部分は「０１」，．．．．ｎ－１データ部分、すなわち、セル７は「１０」であり、第ｎのデータ部分、すなわち、セル８は「１０」である。各データ部分の各セルへの１対１のマッピング、すなわち、セル０は第１のデータ部分にマッピングし、セル１は第２のデータ部分にマッピングするなどが存在する。
図８は、本開示の実施例による、プリントメモリデバイスにデータを書き込むためのコンピュータ実施方法８００を示す。コンピュータ実施方法８００は、８０２において、ＸＰＭに書き込まれる第１のデータをマイクロコントローラ６０４によって取得することによって開始する。表３に示す例を参照すると、書き込まれる第１のデータ（０１１０．．．００１１１０１０）は、マイクロコントローラ６０４によって取得される。コンピュータ実施方法８００は、８０４において、第１のデータを、ＸＰＭの各セルに書き込まれるｎ個の対応するデータ部分に、マイクロコントローラによって分割することによって継続する。実施例を続けると、マイクロコントローラ６０４は、書き込まれるデータを複数のデータ部分（例えば、第１の部分（「１０」）、第２の部分（「１０」）、第３の部分（「１１」）、第４の部分（「００」），．．．，第ｎ－１の部分（「１０」）、第ｎの部分（「０１」））に分割する。コンピュータ実施方法８００は、８０６において、第ｎのデータ部分のそれぞれについて符号化スキーム（例えば、電圧及びパルス幅）を決定し、データ部分がマイクロコントローラによって書き込まれるＸＰＭのセルを識別することによって継続する。コンピュータ実施方法８００は、８０８において、マイクロコントローラ６０４によって現在の符号化スキームでＡＳＩＣを構成することによって継続する。例を再び参照すると、マイクロコントローラ６０４は、データの各部分を符号化する符号化スキームを用いてＡＳＩＣ６１２を構成する。コンピュータ実施方法８００は、８１０において、ｎ符号化スキームに関連付けられた対応するＷＬ及びＢＬを選択することによって、ターゲットＸＰＭセルを選択することによって継続する。コンピュータ実施方法８００は、８１２において、アドレス指定されていないＷＬ及びＢＬを、ＡＳＩＣ６１２によって高インピーダンスに設定することによって継続する。コンピュータ実施方法８００は、８１４において、ＡＳＩＣ６１２による書き込み動作を実行することによって継続する。コンピュータ実施方法８００は、８１６において、第１のデータの全てのデータ部分がマイクロコントローラ６０５によって書き込まれたか否かを決定することによって継続する。図９Ａは、「０１」のそれぞれの符号化スキームを使用して、「０１」がセル０及びセル２に書き込まれる３×３ ＸＰＭを示す。ＷＬ１、ＷＬ２、及びＢＬ１は、ＡＳＩＣ６１２によって高インピーダンスに配置され、これは、これらのＷＬ及びＢＬ上のこれらのセルに電圧がかからないことを意味する。８１６での決定が「いいえ」である場合、コンピュータ実施方法８００は８１８に進み、マイクロコントローラ６０５は、ＡＳＩＣ６１２に、次のデータ部分（ｎ＝ｎ＋１）に索引付けし、８０６に戻るように命令する。図９Ｂは、「００」のそれぞれの符号化スキームを使用して「００」がセル１に書き込まれる次の書き込み動作を示し、一方、ＢＬ０、ＢＬ２、ＷＬ１、及びＷＬ２は、ＡＳＩＣ６１２によって高インピーダンスに配置される。図９Ｃは、「００」がセル３に書き込まれる次の書き込み動作を示し、一方、ＢＬ１、ＢＬ２、ＷＬ０、及びＷＬ２は、ＡＳＩＣ６１２によって高インピーダンスに配置される。図９Ｄは、「１１」のそれぞれの符号化スキームを使用して、「１１」がセル４及びセル５に書き込まれる次の書き込み動作を示し、一方、ＢＬ０、ＢＬ２、ＷＬ０、及びＷＬ２は、ＡＳＩＣ６１２によって高インピーダンスに配置される。図９Ｅは、「１０」のそれぞれの符号化スキームを使用して「１０」がセル６、セル７、及びセル８に書き込まれる次の書き込み動作を示し、一方、ＷＬ０及びＷＬ１は、ＡＳＩＣ６１２によって高インピーダンスに配置される。８１６での決定が「はい」である場合、コンピュータ実施方法８００は８２０で終了する。
図１０は、本開示の実施例による、プリントメモリデバイスからデータを読み取るためのコンピュータ実施方法１０００を示す。コンピュータ実施方法１０００は、１００２において、マイクロコントローラ６０２によって、ＡＳＩＣ６１２に読み取り符号化を送信することによって開始する。コンピュータ実施方法１０００は、１００４において、選択されていないＷＬを高インピーダンスに配置することによって継続する。コンピュータ実施方法１０００は、１００６において、選択されていないＢＬを高インピーダンスに配置することによって継続する。コンピュータ実施方法１０００は、１００８において、読み取られる選択されたセルに刺激を与えることによって継続する。コンピュータ実施方法１０００は、１０１０において、ＡＳＩＣ６１２を介してＡＤＣ値に電荷応答を変換することによって継続する。コンピュータ実施方法１０００は、１０１２において、セルＡＤＣ値をＡＳＩＣ６１２内に記憶することによって継続する。コンピュータ実施方法１０００は、１０１４において、両方の測定が行われたか否かを決定することによって継続する。１０１４での判定の結果が「いいえ」である場合、方法１０００は１００８に戻る。１０１４での決定の結果が「はい」である場合、方法１０００は、全てのＢＬが行われたか否かを決定する１０１６に進む。１０１６での判定の結果が「いいえ」である場合、方法１０００は、次のＢＬが選択される１０１８に進む。次いで、方法１０００は、１０１８から１００６に戻る。１０１６での判定の結果が「はい」である場合、方法１０００は、全てのＷＬが行われたか否かを判定する１０２０に進む。１０２０での判定の結果が「いいえ」である場合、方法１０００は、次のＷＬが選択される１０２２に進む。次いで、方法１０００は、１０２２から１００４に戻る。１０２０での判定の結果がはいである場合、方法１０００は、全てのセルのＡＤＣがマイクロコントローラ６０２に送信される１０２４に進む。方法１０００は、１０２６において、マイクロコントローラ６０２によって各セルの２つのＡＤＣ値の差分を計算することによって継続する。方法１０００は、１０２８において、ルックアップテーブルを介して、差分をデータへ変換することによって継続する。方法１０００は、１０３０において、復号化された値を提供することによって継続する。
本教示の広い範囲を記載する数値範囲及びパラメータは近似値であるが、特定の実施例に記載される数値は、可能な限り正確に報告される。しかしながら、いずれの数値も、それぞれの試験測定値に見出される標準偏差から必然的に生じる特定の誤差を本質的に含む。更に、本明細書に開示される全ての範囲は、その中に包含される任意の及び全ての小範囲を包含すると理解されるべきである。例えば、「１０未満」の範囲は、ゼロの最小値と１０の最大値との間（境界値を含む）の任意の及び全てのサブ範囲、すなわち、ゼロ以上の最小値と１０以下の最大値とを有する任意の及び全てのサブ範囲、例えば、１～５を含むことができる。特定の場合では、パラメータについて記載した数値は、負の値をとることができる。この場合、「１０未満」と記載された範囲の例示的な値は、負の値、例えば、－１、－２、－３、－１０、－２０、－３０などを想定することができる。
１つ以上の実装形態に関して本教示は例示されているが、添付の特許請求の範囲の趣旨及び範囲から逸脱することなく、改変及び／又は修正を例示の実施例に対して行うことができる。例えば、プロセスが一連の行為又は事象として記載されているが、本教示は、かかる行為又は事象の順序によって限定されないことが理解されるであろう。いくつかの行為は、本明細書に記載されるものとは異なる順序で、及び／又は別の他の行為若しくは事象と同時に生じ得る。また、本教示の１つ以上の態様又は実装形態による方法論を実装するために、全てのプロセス段階が必要とされるとは限らない場合がある。構造的構成要素及び／又は処理段階を追加することができ、又は既存の構造的構成要素及び／又は処理段階を除去又は修正することができることが理解されるであろう。更に、本明細書に描写される行為のうちの１つ以上は、１つ以上の別個の行為及び／又は局面において実行されてもよい。更に、用語「含む（ｉｎｃｌｕｄｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、「有する（ｈａｖｉｎｇ）」、「有する（ｈａｓ）」、「有する（ｗｉｔｈ）」、又はこれらの変形が発明を実施するための形態及び特許請求の範囲のいずれかで使用される限りにおいて、そのような用語は、用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」と同様の手法での包含であることが意図される。用語「～のうちの少なくとも１つ」は、列挙された項目のうちの１つ以上を選択することができることを意味するために使用される。本明細書で使用するとき、例えば、Ａ及びＢなどの項目のリストに関して用語「のうちの１つ以上」は、Ａ単独、Ｂ単独、又はＡ及びＢを意味する。更に、本明細書の記述及び特許請求の範囲において、２つの材料に関して使用される用語「上（ｏｎ）」、すなわち、他方「上（ｏｎ）」の一方は、それらの材料間の少なくとも一部の接触を意味し、一方、「の上（ｏｖｅｒ）」は、それらの材料が近接していることを意味するが、場合によっては、接触が可能であるが必要とされないように、１つ以上の追加の介在材料を伴うことを意味する。「上（ｏｎ）」又は「の上（ｏｖｅｒ）」のいずれも、本明細書で使用される際に任意の指向性を暗示しない。「共形」という用語は、下にある材料の角度が共形材料によって維持される被覆材料を説明する。「約」という用語は、変更が例示された実装形態へのプロセス又は構造の非適合性をもたらさない限り、列挙された値が幾分変化してもよいことを示す。最後に、「例示的な」は、その記載が理想的であることを暗示するのではなく、一実施例として使用されることを示す。本教示の他の実装形態は、明細書及び本明細書の開示の実施を考慮することで当業者には明らかとなるであろう。本明細書及び実施例は、本教示の真の範囲及び趣旨が以下の特許請求の範囲によって示されることで、単に例示として見なされることが意図される。

Claims (20)

  1. プリントメモリデバイスに書き込むためのコンピュータ実施方法であって、前記コンピュータ実施方法は、
    マイクロコントローラで、前記プリントメモリデバイスに書き込むデータを取得することと、
    前記マイクロコントローラによって、前記データを複数のデータ部分に分割することと、
    前記マイクロコントローラによって、前記複数のデータ部分のそれぞれのための複数の符号化スキームを決定することであって、前記複数の符号化スキームのそれぞれが、前記複数のデータ部分の各々を書き込むために使用される電圧及びパルス幅を含む、ことと、
    前記マイクロコントローラによって、前記符号化スキームのうちの１つ以上を特定用途向け集積回路（ＡＳＩＣ）に提供することと、
    前記ＡＳＩＣによって、書き込む前記複数のデータ部分の前記第１のデータ部分のための第１のワード線及び第１のビット線に対応する前記プリントメモリデバイスの第１のターゲットメモリセルを選択することと、
    前記ＡＳＩＣによって、アドレス指定されていないワード線及びビット線を高インピーダンスに設定することと、
    前記ＡＳＩＣによって、前記第１のデータ部分を、前記複数の符号化スキームの第１の符号化スキームを用いて前記第１のターゲットメモリセルに書き込むことであって、前記第１の符号化スキームは、第１の電圧及び第１のパルス幅を含む、ことと
    を含む、コンピュータ実施方法。
  2. 前記マイクロコントローラによって、前記複数のデータ部分の第２のデータ部分が書き込まれることを決定することと、
    前記ＡＳＩＣによって、書き込む前記複数のデータ部分の前記第２のデータ部分のための第２のワード線及び第２のビット線に対応する前記プリントメモリデバイスの第２のターゲットメモリセルを選択することと、
    前記ＡＳＩＣによって、アドレス指定されていないワード線及びビット線を高インピーダンスに設定することと、
    前記ＡＳＩＣによって、前記第２のデータ部分を、前記複数の符号化スキームの第２の符号化スキームを用いて前記第２のターゲットメモリセルに書き込むことであって、前記第２の符号化スキームは、第２の電圧及び第２のパルス幅を含む、ことと、を更に含む、請求項１に記載のコンピュータ実施方法。
  3. 前記マイクロコントローラによって、前記複数のデータ部分の第３のデータ部分が書き込まれることを決定することと、
    前記ＡＳＩＣによって、書き込む前記複数のデータ部分の前記第３のデータ部分のための第３のワード線及び第３のビット線に対応する前記プリントメモリデバイスの第３のターゲットメモリセルを選択することと、
    前記ＡＳＩＣによって、アドレス指定されていないワード線及びビット線を高インピーダンスに設定することと、
    前記ＡＳＩＣによって、前記第３のデータ部分を、前記複数の符号化スキームのうちの第３の符号化スキームを用いて前記第３のターゲットメモリセルに書き込むことであって、前記第３の符号化スキームは、第３の電圧及び第３のパルス幅を含む、ことと、を更に含む、請求項２に記載のコンピュータ実施方法。
  4. 前記マイクロコントローラによって、前記複数のデータ部分の第４のデータ部分が書き込まれることを決定することと、
    前記ＡＳＩＣによって、書き込む前記複数のデータ部分の前記第４のデータ部分のための第４のワード線及び第４のビット線に対応する前記プリントメモリデバイスの第４のターゲットメモリセルを選択することと、
    前記ＡＳＩＣによって、アドレス指定されていないワード線及びビット線を高インピーダンスに設定することと、
    前記ＡＳＩＣによって、前記第４のデータ部分を、前記複数の符号化スキームの第４の符号化スキームを用いて前記第４のターゲットメモリセルに書き込むことであって、前記第４の符号化スキームは、第４の電圧及び第４のパルス幅を含む、こととを更に含む、請求項３に記載のコンピュータ実施方法。
  5. 前記第１のワード線と前記第２のワード線が同じワード線である、請求項２に記載のコンピュータ実施方法。
  6. 前記第１のビット線と前記第２のビット線が同じビット線である、請求項２に記載のコンピュータ実施方法。
  7. 前記第１の電圧、前記第２の電圧、前記第３の電圧、及び前記第４の電圧が、前記プリントメモリデバイスの駆動電圧曲線に対して非線形領域ＡＤＣ値内にある、請求項４に記載のコンピュータ実施方法。
  8. 前記第１の電圧、前記第２の電圧、前記第３の電圧、及び前記第４の電圧が、約１ボルト～約４０ボルトである、請求項４に記載のコンピュータ実施方法。
  9. 前記第１の電圧、前記第２の電圧、前記第３の電圧、及び前記第４の電圧が、１３ボルト～約２２ボルトである、請求項４に記載のコンピュータ実施方法。
  10. 前記非線形領域が、約０．１ｎＣ～約１０ｎＣの電荷値に対応する、請求項７に記載のコンピュータ実施方法。
  11. 前記非線形領域が、約０．５ｎＣ～約７ｎＣの電荷値に対応する、請求項７に記載のコンピュータ実施方法。
  12. 前記非線形領域が、１ｎＣ未満の第１の電荷値、３ｎＣ～５ｎＣの第２の電荷値、５ｎＣ～６ｎＣの第３の電荷値、及び６ｎＣ～９ｎＣの第４の値に対応する４つの符号化レジームに分割される、請求項７に記載のコンピュータ実施方法。
  13. 前記第１の符号化スキーム及び前記第２の符号化スキームが、前記第１のデータ部分及び前記第２のデータ部分の同一のデータ値に対して同一である、請求項２に記載のコンピュータ実施方法。
  14. 前記データ部分の各々が、ビット値のタプルを含む、請求項１に記載のコンピュータ実施方法。
  15. プリントメモリデバイスから読み取るためのコンピュータ実施方法であって、前記コンピュータ実施方法は、
    マイクロコントローラによって、特定用途向け集積回路（ＡＳＩＣ）に全電圧を設定するために第１の制御命令を提供することと、
    前記マイクロコントローラによって、前記プリントメモリデバイスの第１のセルからデータの第１の部分を読み取るために、第１の読み取り命令を前記ＡＳＩＣに提供することと、
    前記ＡＳＩＣによって、前記第１のセルを読み取ることであって、前記読み取ることが、第１の電荷測定値及び第２の電荷測定値を決定することを含む、ことと、
    前記マイクロコントローラによって、前記第１の電荷測定値及び前記第２の電荷測定値を前記ＡＳＩＣから取得することと、
    前記マイクロコントローラによって、前記第１の電荷測定値と前記第２の電荷測定値との間の差分を決定することと、
    前記マイクロコントローラによって、前記差分を復号された１組のビット値に変換するために、ルックアップテーブルにアクセスすることと、
    前記マイクロコントローラによって、前記復号されたビット値を提供することと
    を含む、コンピュータ実施方法。
  16. 前記ルックアップテーブルが、前記第１の電荷測定値及び前記第２の電荷測定値に基づいたアナログデジタルカウント（ＡＤＣ）値の差分と復号されたビット値との間の対応を提供する、請求項１５に記載のコンピュータ実施方法。
  17. 前記ＡＤＣ値が、複数の重複しないＡＤＣ値レジームに分割される、請求項１６に記載のコンピュータ実施方法。
  18. 複数の前記ＡＤＣ値レジームが、４つのＡＤＣ値レジームである、請求項１６に記載のコンピュータ実施方法。
  19. 前記４つのＡＤＣ値レジームが、１０未満、１０～７０、７０～１１０、及び１１０超を含む、請求項１８に記載のコンピュータ実施方法。
  20. 前記第１の電荷測定値及び前記第２の電荷測定値が、それぞれ、アナログデジタル変換器によって第１のアナログデジタルカウント（ＡＤＣ）値及び第２のＡＤＣ値に変換される、請求項１５に記載のコンピュータ実施方法。
JP2020059741A 2019-04-19 2020-03-30 メモリデバイスへの書き込み及びメモリデバイスからの読み取り方法及びシステム Active JP7485532B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/389,535 2019-04-19
US16/389,535 US10748597B1 (en) 2019-04-19 2019-04-19 Method and system for writing to and reading from a memory device

Publications (2)

Publication Number Publication Date
JP2020177721A JP2020177721A (ja) 2020-10-29
JP7485532B2 true JP7485532B2 (ja) 2024-05-16

Family

ID=70224234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020059741A Active JP7485532B2 (ja) 2019-04-19 2020-03-30 メモリデバイスへの書き込み及びメモリデバイスからの読み取り方法及びシステム

Country Status (5)

Country Link
US (2) US10748597B1 (ja)
EP (1) EP3726531A3 (ja)
JP (1) JP7485532B2 (ja)
KR (1) KR102650244B1 (ja)
CN (1) CN111833951B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11939478B2 (en) 2020-03-10 2024-03-26 Xerox Corporation Metallic inks composition for digital offset lithographic printing
US10979065B1 (en) * 2020-04-01 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Signal processing circuit, in-memory computing device and control method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010516015A (ja) 2007-01-12 2010-05-13 マーベル ワールド トレード リミテッド 改良したマルチレベルメモリ
JP2012142040A (ja) 2010-12-28 2012-07-26 Lapis Semiconductor Co Ltd データ書き込み方法及び不揮発性半導体メモリ装置
JP2017147724A (ja) 2016-02-16 2017-08-24 ゼロックス コーポレイションＸｅｒｏｘ Ｃｏｒｐｏｒａｔｉｏｎ 顧客交換可能ユニットモニタ（ｃｒｕｍ）のセキュリティ増強
US20190013058A1 (en) 2017-07-05 2019-01-10 Micron Technology, Inc. Self-reference sensing for memory cells

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3875416B2 (ja) * 1998-11-11 2007-01-31 富士通株式会社 強誘電体記憶装置
US6856534B2 (en) 2002-09-30 2005-02-15 Texas Instruments Incorporated Ferroelectric memory with wide operating voltage and multi-bit storage per cell
CN100568391C (zh) * 2005-03-07 2009-12-09 Nxp股份有限公司 对阻抗滞后元件的存储器矩阵的驱动
US7852671B2 (en) * 2008-10-30 2010-12-14 Micron Technology, Inc. Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array
US8804425B2 (en) * 2012-03-26 2014-08-12 Sandisk Technologies Inc. Selected word line dependent programming voltage
KR102056853B1 (ko) * 2013-01-18 2020-01-22 삼성전자주식회사 저항성 메모리 장치 및 그에 따른 동작 제어방법
WO2017171766A1 (en) * 2016-03-31 2017-10-05 Hewlett Packard Enterprise Development Lp Identifying outlying values in matrices
US9899073B2 (en) * 2016-06-27 2018-02-20 Micron Technology, Inc. Multi-level storage in ferroelectric memory
US10978169B2 (en) * 2017-03-17 2021-04-13 Xerox Corporation Pad detection through pattern analysis
US10153022B1 (en) * 2017-06-09 2018-12-11 Micron Technology, Inc Time-based access of a memory cell
US10446198B2 (en) * 2017-10-02 2019-10-15 Micron Technology, Inc. Multiple concurrent modulation schemes in a memory system
US10608642B2 (en) * 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010516015A (ja) 2007-01-12 2010-05-13 マーベル ワールド トレード リミテッド 改良したマルチレベルメモリ
JP2012142040A (ja) 2010-12-28 2012-07-26 Lapis Semiconductor Co Ltd データ書き込み方法及び不揮発性半導体メモリ装置
JP2017147724A (ja) 2016-02-16 2017-08-24 ゼロックス コーポレイションＸｅｒｏｘ Ｃｏｒｐｏｒａｔｉｏｎ 顧客交換可能ユニットモニタ（ｃｒｕｍ）のセキュリティ増強
US20190013058A1 (en) 2017-07-05 2019-01-10 Micron Technology, Inc. Self-reference sensing for memory cells

Also Published As

Publication number Publication date
EP3726531A2 (en) 2020-10-21
US20200335149A1 (en) 2020-10-22
JP2020177721A (ja) 2020-10-29
KR102650244B1 (ko) 2024-03-25
KR20200123003A (ko) 2020-10-28
US10748597B1 (en) 2020-08-18
US10878875B2 (en) 2020-12-29
CN111833951B (zh) 2022-11-29
EP3726531A3 (en) 2021-02-17
CN111833951A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
JP5801421B2 (ja) 抵抗メモリ検出方法および装置
US7764529B2 (en) Data storage device
JP7485532B2 (ja) メモリデバイスへの書き込み及びメモリデバイスからの読み取り方法及びシステム
JP4383523B2 (ja) 不揮発性記憶素子及び不揮発性半導体記憶装置、並びにそれらの読み出し方法及び書き込み方法
JP2003059281A5 (ja)
US20120236622A1 (en) Non-volatile graphene-drum memory chip
US7580297B2 (en) Readout of multi-level storage cells
CN102646443A (zh) 具有铁电材料元件的存储器支持及其非破坏性读取方法
US8561910B2 (en) Memory programming methods and memory programming devices
KR101031420B1 (ko) Ｒｆｉｄ 장치
KR20030009301A (ko) 다가의, 자기 저항 기록/판독 메모리 및 상기 메모리의기록 및 판독 방법
WO2003079364A1 (fr) Dispositif de stockage magnetique utilisant un element de jonction a effet tunnel ferromagnetique
KR101679081B1 (ko) 다차원 메모리 상태에 의해 특성화되는 저장된 다중비트 데이터
US11881253B2 (en) Average reference voltage for sensing memory
US20230368831A1 (en) Memory cell sensing using two step word line enabling
JP4182671B2 (ja) 強誘電体記憶装置の調整方法
US20200234752A1 (en) Method for testing a memory device
JP2004288276A (ja) 強誘電体記憶装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230518

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240502

R150 Certificate of patent or registration of utility model

Ref document number: 7485532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150