JP2017147724A - 顧客交換可能ユニットモニタ（ｃｒｕｍ）のセキュリティ増強 - Google Patents

Abstract

【課題】コピー機などのような電子デバイスにおいて、インクやトナーカートリッジなどのような構成要素サブシステム（顧客交換可能ユニットモニタ）を認証するための方法を提供する。【解決手段】構成要素サブシステムであるＣＲＵＭ（顧客交換可態ユニットモニタ）１０４は、ホストデバイス内に設置することができる。方法は、認証プロトコルを含む。ホストデバイスが、テスト電圧値を構成要素サブシステムに送信し、構成要素サブシステムは、テスト電圧値に基づいてテスト電圧を生成する。テスト電圧は、ワード線、ビット線およびメモリ膜を含むテストセルに印加される。応答電圧がビット線から読み出され、予測値と比較される。応答電圧が予測値に一致する場合、ホストデバイスおよび／または構成要素サブシステムの機能が有効化される。応答電圧が予測値に一致しない場合、ホストデバイスおよび／または構成要素サブシステムの機能が無効化される。【選択図】図１

Description

本発明の教示は、プリンタ、コピー機などのような電子デバイス内の顧客交換可能構成要素のためのセキュリティ、認証、および偽造対策の分野に関する。

プリンタ、コピー機などのような電子デバイスのモジュール式設計は、エンドユーザによって構成要素または電子サブシステムを交換することを可能にする。これらの構成要素サブシステムまたは「顧客交換可能ユニットモニタ」（ＣＲＵＭ）は、インクおよびトナーカートリッジ、電子写真モジュール、フューザアセンブリ、ならびに、他の電子デバイスサブシステムを含むことができる。構成要素のエンドユーザ交換は消費者にとって簡便でコスト効率的であるが、元々の機器製造業者によって製造されていない構成要素（すなわち、非ＯＥＭ構成要素）または認可を受けた供給元によって製造されていない構成要素は、品質が低く、互換性に問題がある場合があり、消費者にとって満足のいかない結果によって保証問題が発生する可能性がある。

特に、基準を満たしていない偽造構成要素は、その構成要素がＯＥＭによって製造されていると消費者に思い込ませる製造業者の印および商標を違法に含む場合がある。売り上げ収益がＯＥＭから流れるのに加えて、偽造製品が早々に故障する結果として、ブランドロイヤルティが低減する場合がある。

交換可能構成要素は、ＯＥＭによって、偽造防止対策を含むように製造され得るが、偽造構成要素の収益の可能性は高く、ブラックマーケット供給元はますます巧妙になってきており、十分に資金を持っている。ホログラフィマークおよびシールは正確に再現することができ、暗号化電子署名は破ることができ、したがって、構成要素の複製防止にはあまり成功していない。顧客交換可能製品が偽造から保護されたままであることを保証するために、セキュリティ対策は、継続的に改善されなければならない。

複製および偽造に対する耐性を改善した新規のセキュリティ対策が、当該技術分野に所望されている。

以下は、本発明の教示の１つまたは複数の実施形態のいくつかの態様の基本的な理解を与えるための、単純化された概要を提示する。この概要は、詳細な通覧ではなく、本発明の教示の鍵となるまたは重要な要素を特定することは意図されておらず、本開示の範囲を画定することも意図されていない。むしろ、その主要な目的は、後に提示する詳細な説明の前置きとして、本発明の１つまたは複数の概念を単純な形式で提示することのみである。

一実施形態において、構成要素サブシステムを認証するための方法は、テスト電圧値を構成要素サブシステムに送信することと、入力電圧をテストセルに印加することであって、入力電圧はテスト電圧値に基づく、印加することと、テストセルから応答電圧を読み出すことであって、応答電圧は、テストセルに印加されている入力電圧からもたらされる、読み出すことと、応答電圧を、予測出力電圧と比較することと、応答電圧が予測出力電圧に一致することに応答して、構成要素サブシステムの機能を有効化することとを含むことができる。

別の実施形態において、電子システムは、ホストデバイスと、ホストデバイス内に設置されている構成要素サブシステムとを含むことができる。構成要素サブシステムは、テスト電圧値を受信し、テスト電圧を出力するように構成されている認証モジュールと、認証モジュールによって出力されているテスト電圧を受信するように構成されているテストセルとを含むことができ、テストセルは、ワード線と、読み出しビット線と、メモリ膜とを含み、メモリ膜は、ワード線とビット線との間に置かれている。テストセルは、テスト電圧の受信に応答して応答電圧を出力するように構成することができる。電子システムは、応答電圧を、テスト電圧値に基づく予測電圧と比較するように構成されているホストコントローラをさらに含むことができる。

別の実施形態において、プリンタは、ホストデバイスと、ホストデバイス内に設置されている構成要素サブシステムとを含むことができる。構成要素サブシステムは、テスト電圧値を受信し、テスト電圧を出力するように構成されている認証モジュールと、認証モジュールによって出力されているテスト電圧を受信するように構成されているテストセルとを含むことができ、テストセルは、ワード線と、ビット線と、メモリ膜とを含み、メモリ膜は、ワード線とビット線との間に置かれている。テストセルは、テスト電圧の受信に応答して応答電圧を出力するように構成することができる。プリンタは、応答電圧を、テスト電圧値に基づく予測電圧と比較するように構成されているホストコントローラと、構成要素サブシステムを包含するハウジングとをさらに含むことができる。

本明細書に組み込まれ、その一部分を構成する添付の図面は、本発明の教示の実施形態を示し、本明細書とともに、本開示の原理を説明する役割を果たす。

図１は、本発明の教示の一実施形態による構成要素サブシステムを含む電子システムのブロック図である。 図２は、本開示の一実施形態による構成要素サブシステムを含む電子システムのブロック図である。 図３は、本発明の教示の一実施形態によるテストセルアレイの一部分であってもよい少なくとも１つのテストセルを含むテスト構造の概略斜視図である。 図４は、本発明の教示の一実施形態による構成要素サブシステムを認証するための方法を示す流れ図である。 図５は、本発明の教示の一実施形態によるプリンタのような電子デバイスの斜視図である。

図面の一部の詳細は単純化されており、厳密な構造的精度、詳細、および縮尺を維持することよりも、本発明の教示の理解を促進するために描かれていることに留意されたい。

ここで、本発明の教示の例示的な実施形態を詳細に参照する。当該実施形態の例は、添付の図面に示されている。可能性があればどこであっても、同じ参照符号は図面全体を通じて同じまたは同様の部分を指すために使用される。

本明細書において使用されるものとしては、別途指定しない限り、「プリンタ」という単語は、デジタルコピー機、製本機、ファクシミリ機、多機能機、電子写真装置などのような、任意の目的で印刷出力機能を実施する任意の装置を包含する。別途指定しない限り、「ポリマー」という単語は、熱硬化性ポリイミド、熱可塑性物質、樹脂、ポリカーボネート、エポキシ、および当該技術分野において知られている関連化合物を含む、長鎖分子から形成される広範囲の炭素系化合物の任意のものを包含する。

本発明の教示の一実施形態は、再現することが困難であり、いくつかの従来のセキュリティ対策よりも高度なセキュリティを提供するセキュリティ対策を提供することができる。一実施形態は、入力電圧に対して非線形応答を有する強誘電材料またはポリマー材料のようなメモリ材料の使用を利用することができる。

図１は、本発明の教示の一実施形態による電子システム１００の概略図である。図１は、ＣＲＵＭ１０４が中に設置されているホストデバイス１０２を示す。ホストデバイス１０２は、第１のデータバス１１０を介してホスト認証モジュールインターフェース１０８と電気的に通信しているホストコントローラ１０６を含むことができる。ＣＲＵＭ１０４は、ＣＲＵＭ１０４が真正な構成要素サブシステムであり、偽造構成要素サブシステムではないことを保証するための、本明細書に記載するセキュリティプロトコルを含むように構成されている認証モジュール１１２を含む。

認証モジュール１１２は、認証モジュールコントローラ１１４と、１つまたは複数のテストセル（たとえば、１つまたは複数のメモリセル）１１６とを含むことができる。認証モジュールコントローラ１１４は、ホスト認証モジュールインターフェース１０８と電気的に通信している第２のデータバス１１８を通じて、ホストデバイス１０２と電気的に通信することができる。第２のデータバス１１８は、たとえば、電気接点を含む有線接続、および／または、無線周波数識別（ＲＦＩＤ）デバイスを含む無線接続であってもよい。

テストセル１１６は、第３のデータバス１２０を通じて認証モジュールコントローラ１１４と電気的に通信することができる。図１は１つの可能な電子システム１００設計の概観を示しているが、他の設計は、図示されていない他の特徴を含んでもよく、一方で、図示されている特徴が除去または修正されてもよいことは諒解されよう。その上、図１の概観は、当業者によって本発明の教示の中に設計されてもよい、マイクロプロセッサ、メモリ、電源などのような、すべての支持電子装置を個々に示すようには意図されていない。

図２は、認証モジュール１１２の様々なサブシステムに重点を置いた、図１の電子システム１００を示す。ホストデバイス１０２と、ホストデバイス１０２内に設置されている認証モジュール１１２との間の第２のデータバス１１８上での双方向通信は、無線信号２００を使用して実施されてもよく、第２のデータバス１１８は、無線データバス１１８を含む。無線信号２００は、たとえば、ホストデバイス１０２内の無線質問機およびＣＲＵＭ１０４内の応答機によって実装されてもよい。ホストデバイス１０２と認証モジュール１１２との間の双方向通信はまた、たとえば、電気コネクタ、プラグなどのようなＣＲＵＭ有線インターフェース２０４によって確立される有線信号２０２を通じて実施されてもよい。

ＣＲＵＭ１０４内に設置されている認証モジュールコントローラ１１４は、認証モジュール１１２、および、図示されているような他の支持電子装置の動作を制御する制御論理２０６を含む。認証モジュールコントローラ１１４は、認証プロトコルをサポートする論理的および計算動作を実施する、マイクロコントローラコア２０８、たとえば、マイクロプロセッサを含む。制御論理２０６は、メモリ２１０、たとえば、ランダムアクセスメモリのような揮発性メモリおよび電気的消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）のような不揮発性メモリ、ダウンカウンタ２１２、およびライトワンタイムプログラム可能（ＷＯＴＰ）メモリ２１４のような支持ハードウェアと電気的に通信することができる。

認証モジュールコントローラ１１４はまた、クローニング防止機構２１６をも含むことができる。クローニング防止機構２１６は、たとえば、静的データおよび変数または固有データの両方を使用して暗号鍵を生成する暗号アルゴリズムを含むことができる。暗号鍵は、相互認証の方法として、ホストデバイス１０２とＣＲＵＭ１０４の認証モジュール１１２との間で交換することができる。認証モジュール１１２は、ＣＲＵＭ１０４からホストデバイス１０２への出力を暗号化するための暗号化エンジン２１８と、認証モジュールコントローラ１１４からテストセル１１６へ出力されるテストパラメータを生成するためのテストベクトル生成器２２０とをさらに含むことができる。認証モジュールコントローラ１１４からテストセルへの出力は、アナログ出力であってもよい。テストセル１１６は、特定用途向け集積回路（ＡＳＩＣ）２２２によって生成される種々の電気（すなわち、電流および／または電圧、以下まとめて「電圧」）入力レベルに応答して非線形出力で応答する１つまたは複数の受動的アナログデバイスを含むことができる。言い換えれば、テストセル１１６の強誘電材料が、テストセル１１６の入力を、結果としてもたらされるテストセル１１６の出力と比較したときの電圧ヒステリシスを生成する。一実施形態において、テストセル１１６の入力および出力は電圧であり、入力は分かっており、結果としてもたらされる出力は測定される。ＡＳＩＣ２２２のアナログ−デジタル変換器（ＡＤＣ）が、このヒステリシスの値をデジタル化する。

電力および接地が、有線インターフェース２０４を通じて認証モジュール１１２に供給され得る。電力および接地に加えて、有線インターフェース２０４はまた、ホストデバイス１０２とＣＲＵＭ１０４との間で電気信号およびデータを転送するために使用される第２のデータバス１１８をも含むことができ、それによって、この機能のために無線信号２００は必要とされない。他の設計において、有線インターフェース２０４が電力および接地を含んでもよく、一方で、第２のデータバス１１８が、無線周波数（ＲＦ）インターフェース回路２０５を使用してホストデバイス１０２と認証モジュール１１２との間でデータを転送する無線信号２００を含む。

図３は、基板３０２と、読み出し電極またはビット線３０４、たとえば、第１のパターン化導電層を使用して形成される埋め込みビット線とを含むテスト構造３００の概略斜視図である。ビット線３０４は、ダマシンプロセス、フォトリソグラフィ、または別の適切なプロセスを使用して形成されてもよい。図３の構造は、平坦な加工面をもたらすための支持誘電体層３０６を含むことができる。その後、メモリ膜３０８がビット線３０４の上方に形成され、１つまたは複数の書き込み電極またはワード線３１０Ａ〜３１０Ｄが、メモリ膜３０８の上方に形成される。ワード線３１０Ａ〜３１０Ｄは、第２のパターン化導電層を使用して形成することができる。４つのワード線、および、したがって４つのテストセル１１６（図１）が図３に示されているが、テスト構造３００は、任意の数のワード線、たとえば、１つのみのテストセルを含むテスト構造については１つのワード線、または、２つ以上のテストセルを含むテスト構造については２つ以上のワード線を含んでもよい。

図３は、複数のワード線３１０Ａ〜３１０Ｄに電気的に結合されている複数の第１のアドレス線３１２Ａ〜３１２Ｄ、および、ビット線３０４に電気的に結合されている第２のアドレス線３１４をさらに示す。第１のアドレス線３１２Ａ〜３１２Ｄおよび第２のアドレス線３１４は、ＡＳＩＣ ＡＤＣコア２２２にルーティングされており、それによって、ＡＳＩＣ ＡＤＣコア２２２内の回路は、各テストセルを個々にアドレス指定することができる。各テストセル１１６（図１）は、ワード線３１０のうちの１つと、ビット線３０４と、ワード線３１０とビット線３０４との交差点にあるメモリ膜３０８とを含む。したがって、各テストセル１１６のメモリ膜３０８に電荷を書き込むことができ、また、当該メモリ膜３０８から電荷を読み出すことができる。

図３に示すものと同様の構造を、他の基板箇所に形成して、複数の異なるＣＲＵＭを形成するために使用することができる複数のテストセル構造を同時に形成することができることが理解されよう。さらに、図３のテスト構造３００は、単純にするために図示されていない他の構造を含んでもよく、一方で、図示されている構造が除去または修正されてもよい。たとえば、ビット線３０４はワード線３１０の上方に形成されてもよく、テスト構造３００は、ワード線３１０およびビット線３０４との電気的接触を可能にする相互接続部、導電性パッドなどを含んでもよい。

パターン化メモリ膜３０８が、各テストセルのキャパシタ誘電体を提供することができる。メモリ膜３０８は、たとえば、強誘電またはエレクトレットポリマーメモリ材料を含んでもよい。メモリ膜３０８は、以下のもの、すなわち、ポリフッ化ビニリデン（ＰＶＤＦ）、そのコポリマーのいずれかを有するポリビニリデン、コポリマーまたはＰＶＤＦ−トリフルオロエチレン（ＰＶＤＦ−ＴｒＦＥ）のいずれかに基づくターポリマー、奇数ナイロン、それらのコポリマーのいずれかを有する奇数ナイロン、シアノポリマー、および、それらのコポリマーのいずれかを有するシアノポリマーのうちの１つまたは複数として選択されてもよい。

したがって、図３の構造は、図示されているような１つまたは複数のテストセルを含むテスト構造３００を示す。図３においては、４つのテストセルが示されており、各テストセルは、ワード線３１０と、ビット線３０４と、ワード線３１０がビット線３０４に交差する交差点にあるメモリ膜（すなわち、メモリ誘電体またはキャパシタ誘電体）３０８とを含む。各テストセルに電荷を書き込むことができ、また、当該テストセルから電荷を読み出すことができる。電荷は、各ワード線３１０とビット線３０４との交差点にあるメモリ膜（すなわち、メモリ誘電体またはキャパシタ誘電体）３０８上に蓄積される。

同じまたは異なるテスト電圧を、複数のテストセルの各々に書き込むことができ、その後、応答電圧に対応する電流を、複数のテストセルから読み出すことができる。複数のテストセルを含む実施形態において、各テストセル上に蓄積されている電流を各テストセルから連続的に読み出すことができ、または、テストセルアレイ内のすべてのテストセルを含む、２つ以上のテストセルからの電流を、同時に読み出し、応答電圧を判定するために使用することができる。テスト構造３００は、単純にするために図示されていない他の構造を含んでもよく、一方で、様々な図示されている構造が除去または修正されてもよいことは諒解されよう。

テストセル読み出しおよび書き込み動作が、１つのみのテストセルを含むテスト構造３００を参照して説明される。説明される動作は、必要に応じて修正されてもよく、または、テスト構造３００が複数のテストセルを含む場合は、連続的にもしくは並行して適用されてもよい。

１つまたは複数のテストセルの書き込み動作の間、ワード線３１０とビット線３０４との間に直に位置付けられているメモリ膜３０８上に電荷をおくために、ワード線３１０とビット線３０４との間に、一定の継続時間にわたって電圧パルスを印加することができる。電圧パルスの極性が、メモリセルに書き込まれる値または論理状態を決定づける。書き込み電圧は、たとえば、約７．０ボルト（Ｖ）〜約２４Ｖであってもよい。

書き込み動作の結果としてテストセル上に蓄積されている電流を読み出すために、２つの別個の電圧パルスを、ワード線３１０とビット線３０４との間に印加することができる。各電圧パルスは一定の継続時間にわたって印加することができ、遅延によって分離することができる。印加される２つの電圧パルスは、ワード線３１０およびビット線３０４に対して極性を有する。各パルスの始まりおよび終わりにおける電荷差分が測定され、その後、それら２つの差分が、互いから減算される。減算された値が閾値を上回る場合、テストセル上に記憶されている電荷値は、ゼロ値に一致すると判定される。減算された値が閾値を下回る場合、テストセル上に記憶されている電荷値は、「１」であると判定される。最初に印加される電圧は破壊的である可能性があり、それゆえ、第１のパルスが大きい電荷差分を返す場合、メモリの状態は、２つの差分値の減算から返される最後の値のものと反対になっており、そして、読み出しシーケンスの前にメモリをその元の状態に復元するために、第３の電圧パルスが必要とされ得る。テストセルの読み出し中、ワード線３１０とビット線３０４との間に電圧を印加することによって、テストセルメモリ膜上に蓄積されている電流がビット線にダンプされ、この電流は、検知または測定されて、蓄積されている電流の値が判定される。ビット線からの電流は、センス積分器を通って、その後、ＡＤＣ回路（たとえば、ＡＤＣ ＡＳＩＣコア２２２）に供給され得る。

構成要素サブシステムを認証するための１つの方法において、たとえば、ユーザによって、ＣＲＵＭ１０４がホストデバイス１０２内に設置される。ＣＲＵＭ１０４の最初の設置の後、または、設置された後のいつでも、ホストデバイス１０２は、ホストコントローラ１０６のソフトウェアまたはファームウェアによって決定される時点において、認証要求を開始することができる。一実施形態において、ホストデバイス１０２は、周期的なまたはランダムな間隔をおいて定期的に認証を開始するようにプログラムすることができる。認証要求は、ホストコントローラ１０６から第１のデータバス１１０を介してホスト認証モジュールインターフェース１０８に渡される。

ホストコントローラ１０６によって生成される認証要求の結果として、認証中にテストセル１１６に印加されるべき一定範囲の許容可能なテスト電圧値からテスト電圧値を選択または任意抽出することができるホストデバイス１０２またはホスト認証モジュールインターフェース１０８内のテスト値選択プロトコルを使用して、１つまたは複数のテスト電圧値が選択されることになる。許容可能なテスト電圧値の範囲は、最初にデバイス設計中に決定することができる。テスト電圧値は、後述するように適切なテストセル応答をもたらすためにテストセル１１６に印加することができるものである。認証要求および１つまたは複数のテスト電圧値は、第２のデータバス１１８を介して認証モジュール１１２の認証モジュールコントローラ１１４に渡される。一実施形態において、第２のデータバス１１８は、ホストデバイス１０２によって出力され、ＲＦインターフェース回路２０５によって受信される無線信号２００を含む。別の実施形態において、第２のデータバス１１８は、ホストデバイス１０２によって出力され、有線インターフェース２０４によって受信される有線信号２０２、または、有線信号２０２と無線信号２００の両方を含む。いずれにせよ、第２のデータバス１１８は、双方向データバスである。

認証モジュールコントローラ１１４がホスト認証モジュールインターフェース１０８から認証要求を受信すると、認証モジュールコントローラ１１４は、ホストデバイス１０２から受信されるアナログテスト電圧値に基づいてテスト電圧を生成し、それらの電圧を、ビット線３０４およびワード線３１０を通じてテストセル１１６に印加する。テスト電圧は、テスト電圧値に基づいてテストベクトル生成器２２０によって生成することができる。

メモリ膜３０８に印加されるテスト電圧に基づいて、メモリ膜３０８は、応答電圧をビット線３０４に伝導し、これは、認証モジュールコントローラ１１４によって読み出される。応答電圧は、メモリ膜３０８に使用される特定の材料、および、メモリ膜３０８を製造するために使用される方法に依存する。２つの異なるメモリ膜３０８は同じ化学組成を有し得るが、メモリ膜３０８が異なる製造方法を使用して形成された場合、２つの材料の電気的ヒステリシスは異なることになり、それゆえ、結果として、同じ入力電圧に対して異なる応答電圧がもたらされる。したがって、メモリ膜３０８に使用される特定の材料は、特定の入力電圧に対して非線形応答曲線に沿って特定の様式で応答する。メモリ膜３０８のための特定の材料を含む真正なＣＲＵＭは、特定のメモリ膜３０８およびメモリ膜３０８を製造するために使用される方法に依存する特定の様式で、ホストデバイス１０２によってＣＲＵＭに供給されるテスト電圧値に応答する。偽造ＣＲＵＭは、ホストデバイス１０２によって供給されるテスト電圧値に正確に応答するために必要とされる特定のメモリ膜３０８を含む可能性が低い。たとえメモリ膜３０８が真正なＣＲＵＭから取り除かれ分析される場合であっても、その製造方法が化学分析またはリバースエンジニアリングから判定され得る可能性は低い。ＯＥＭと非ＯＥＭの両方がテストセル１１６上で使用されるメモリ膜３０８のヒステリシスを定量化し得るが、材料の製造方法は、ＯＥＭのみに知られている。したがって、非ＯＥＭは、ホストデバイス１０２からの入力に対する正しい出力を生成する同一のヒステリシスを有するメモリ膜３０８を製造することが可能でなく、それによって、ＣＲＵＭが偽造であることを判定することができる。

テスト電圧がテストセル１１６に印加されると、ＡＳＩＣコア２２２内のＡＤＣ回路によって、応答電圧をアナログ出力からデジタル出力へと変換することができる。ホストに送信する前に、データを保護するためにデジタル化信号を暗号化エンジンによって暗号化することもできる。その後、応答電圧が、ＣＲＵＭ１０４によって、第２のデータバス１１８を通じてホスト認証モジュールインターフェース１０８へ、その後、第１のデータバス１１０を通じてホストコントローラ１０６へと送信される。応答電圧はその後、ＣＲＵＭがテスト電圧値に応答して正しい応答電圧を返したか否かを判定するために、ホストコントローラ１０６によって分析される。正しいまたは予測されている応答電圧が返された場合（たとえば、応答電圧が予測電圧に一致する場合）、コントローラ１０６は、ＣＲＵＭ１０４が真正であると認証し、ホストデバイス１０２の機能を有効化する。誤った応答電圧が返された場合（たとえば、応答電圧が予測応答電圧から許容可能な公差を超えて異なる場合）、コントローラ１０６は、ＣＲＵＭ１０４を拒絶し、真正なＣＲＵＭ１０４が設置され、認証プロセスを通じて検証されるまで、ホストデバイス１０２の機能を無効化する。

図４は、ＣＲＵＭ１０４のような構成要素サブシステムを認証するための一方法４００の概観を示す流れ図である。４０２において、たとえば、ＣＲＵＭがホストデバイス内に設置されるのに応答して、認証プロトコルが開始される。認証プロトコルはまた、ランダムなまたは周期的な間隔をおいて開始されてもよい。認証プロトコルは一般的に、ホストデバイスによって開始される。認証プロトコル４０２が開始された後、ホストデバイスはテスト電圧値を生成する４０４。テスト電圧値は、１つまたは複数のテストセルに適切に印加することができ、テストセルから許容可能な（たとえば、再現可能で測定可能な）出力を生成する一定範囲の電圧からランダムに選択することができる。４０６において、テスト電圧値がＣＲＵＭに送信され、ＣＲＵＭは、テスト電圧値をテスト電圧に変換し、テスト電圧はその後、テストセルに印加される４０８。

テスト電圧がテストセルに印加された後、４１０において、テストセルからの応答電圧がＣＲＵＭによって読み出され、４１２においてホストデバイスに送信される。応答電圧がホストデバイスによって分析され４１４、これは、ＣＲＵＭから返された応答電圧を、テスト電圧値に基づく予測電圧と比較することを含むことができる。応答電圧が予測電圧に一致するか、または、予測電圧の許容範囲内にある（すなわち、応答電圧一致がある）場合、ホストデバイス機能および／またはＣＲＵＭの機能が有効化される４１６。応答電圧が予測電圧に一致しない（すなわち、応答電圧不一致がある）場合、ホストデバイス機能および／またはＣＲＵＭの機能が無効化される４１８。

テスト中の電圧変動の結果として誤った応答電圧が返されていないことを保証するために、認証プロトコル４００は、複数回繰り返すことができる。

テストセル１１６の設計中、様々な印加入力電圧に対するメモリ膜の強誘電体電荷出力応答を特性化するために、いくつかのテストパターンがメモリ膜に適用され得る。印加電圧に対する測定出力応答を使用して、任意のテスト電圧入力に対する予測出力を生成するテスト応答アルゴリズムを生成することができる。

別の実施形態において、すべての利用可能なテスト電圧入力値についての測定応答電圧が、ルックアップテーブルとして記憶されてもよい。この実施形態において、テスト電圧は、ランダムにまたは連続して選択され、テストセル１１６に印加することができ、テスト電圧に応答した測定テストセル出力が、ルックアップテーブルからの予測値と比較される。

認証中、応答値が予測制限内に入らない場合、認証モジュール内に組み込まれているクローニング防止機構をトリガするためのフラグを生成することができる。メモリ膜の特性化と暗号クローニング防止機構の両方を使用して、互いを補完することができる。

真正なＣＲＵＭ１０４は、ＣＲＵＭ１０４のリバースエンジニアリングを妨げるための様々なセキュリティシステムを含むように製造することができる。たとえば、認証モジュールコントローラ１１４は、ＣＲＵＭ１０４によってホストデバイス１０２に転送される応答を暗号化するための暗号化エンジン２１８を含むことができる。本明細書に記載する秘密鍵設計に加えて、先進暗号化標準（ＡＥＳ）のような標準暗号化または他の暗号化を実施することができる。したがって、ホストデバイス１０２とＣＲＵＭ１０４との間の第２のデータバス１１８は両方の方向において暗号化データを搬送することができる。

加えて、真正なＣＲＵＭ１０４は、クローニング防止機構２１６を含むことができる。クローニング防止機構２１６の暗号アルゴリズムは、たとえば、秘密鍵、ホスト１０２およびＣＲＵＭ１０４内の静的および可変データ、乱数、および他のランダムデータからのチャレンジレスポンスペアの使用を含むことができる。ＣＲＵＭ１０４は、この情報をアルゴリズムへと入力して、数値出力を生成することができる。同様に、ホストデバイス１０２はＣＲＵＭ１０４に送信される同じデータを使用して、この同じ暗号機能を実施し、その後、データが真正であるかを判定するために、結果を、ＣＲＵＭ１０４によって生成される応答と比較する。

本明細書において使用されるものとしては、「テスト電圧」という用語は、一定の継続時間にわたって１つまたは複数のテストセル（すなわち、メモリセル）に印加される一定範囲の可能な電圧から選択される電圧を参照することが諒解されよう。さらに、「応答電圧」という用語は、テスト電圧が印加されている間に１つまたは複数のテストセルのメモリ材料上に集積される電荷を表す出力値を指す。一実施形態において、メモリ材料から応答電圧を読み出すために、テスト電圧が印加されている間にメモリ材料上に蓄積されている電荷を、電荷信号を生成する積分器を通じて供給することができる。その後、電荷信号は増幅され、ＡＤＣへと供給される。テストセルは、メモリ材料に特徴的であり、異なるメモリ材料について変化し、さらに、異なる製造プロセスを使用して生成されている同じ化学式を有するメモリ材料について変化する特定の電荷を蓄積し、返す。メモリ材料内に集積または蓄積されている電荷は、増幅器を通じて供給し、ホストに返されるべきデジタル出力に変換し、ＣＲＵＭを認証するために予測値と比較することができる信号に変換される。蓄積されている電荷は印加されるテスト電圧およびメモリ材料の特性に依存し、テスト電圧が印加された後にメモリセルから読み出されるため、メモリセルから読み出される蓄積電荷を表す値を、本明細書においては「応答電圧」として参照する。

図５は、本発明の教示の一実施形態、たとえば、ＣＲＵＭを含む少なくとも１つの印字ヘッド５０４のような少なくとも１つの構造が中に設置されているプリンタハウジング５０２を含むプリンタ５００を示す。ハウジング５０２は、印字ヘッド５０４を包含することができる。動作中、１つまたは複数の印字ヘッド５０４内の１つまたは複数のノズル７４からインク５０６が吐出される。印字ヘッド５０４は、たとえば、印刷エンジン５１０を使用して、紙シート、プラスチックなどのような印刷媒体５０８上に所望の画像を形成するためのデジタル命令に従って操作される。印字ヘッド５０４は、スワスごとに印刷画像を生成するための走査運動において、印刷媒体５０８に対して前後に動くことができる。代替的に、印字ヘッド５０４は、固定したまま保持し、印刷媒体５０８を印字ヘッドに対して動かして、一回の通過で印字ヘッド５０４分の幅の画像を形成することができる。印字ヘッド５０４は、印刷媒体５０８より狭くてもよく、または、印刷媒体５０８分の幅であってもよい。別の実施形態において、印字ヘッド５０４は、後に印刷媒体５０８に転写するために回転ドラムまたはベルトのような中間面（単純にするために図示されていない）に印刷することができる。

本発明の教示の広い範囲を表記している数値範囲およびパラメータは近似であるにも拘わらず、特定の例において表記されている数値は可能な限り正確に報告されている。しかしながら、任意の数値は本質的に、それらのそれぞれの試験測定値に見られる標準偏差から必然的にもたらされる一定の誤差を含む。その上、本明細書において開示されているすべての範囲は、その範囲内に含まれる、あらゆる部分範囲を包含するものと理解されるべきである。たとえば、「１０未満」の範囲は、０の最小値と１０の最大値の間の（およびそれらを含む）あらゆる部分範囲、すなわち、０以上の最小値および１０以下の最大値を有するあらゆる部分範囲、たとえば、１〜５を含むことができる。特定の事例において、パラメータについて記述されているような数値は、負の値をとることができる。この事例において、「１０未満」として記述されている範囲の例示的な値は、負の値、たとえば、−１、−２、−３、−１０、−２０、−３０などを想定することができる。

本発明の教示は１つまたは複数の実施態様に関連して例示されているが、添付の特許請求項の趣旨および範囲から逸脱することなく例示されている実施例に変更および／または修正を行うことができる。たとえば、プロセスは一連の動作または事象として記載されているが、本発明の教示は、そのような動作または事象の順序によって限定されないことが諒解されよう。一部の動作は、異なる順序で行われてもよく、かつ／または、本明細書に記載されているものから離れて他の動作もしくは事象と同時に行われてもよい。また、本発明の教示の１つまたは複数の態様または実施形態による方法を実施するために、すべてのプロセス段階が必要とされるとは限らない場合がある。構造的構成要素および／もしくは処理段階が追加されてもよく、または、既存の構造的構成要素および／もしくは処理段階が除去もしくは修正されてもよいことが諒解されよう。さらに、本明細書において示されている動作のうちの１つまたは複数は、１つまたは複数の別個の動作および／またはフェーズにおいて実行されてもよい。さらに、「含む（“ｉｎｃｌｕｄｉｎｇ，” “ｉｎｃｌｕｄｅｓ”）」、「有する（“ｈａｖｉｎｇ，” “ｈａｓ，” “ｗｉｔｈ”）」という用語またはそれらの変化形が詳細な説明および特許請求項の範囲において使用されている限りにおいては、そのような用語は、「備える（ｃｏｍｐｒｉｓｉｎｇ）」という用語と同様に、包括的であるように意図されている。「〜のうちの少なくとも１つ」という用語は、リストされている項目のうちの１つまたは複数が選択され得ることを意味するように使用される。さらに、本明細書における説明および特許請求項において、２つの材料に関して使用されている「上（ｏｎ）」という用語、たとえば、他方の「上」の一方、は、それらの材料の間に少なくとも何らかの接触があることを意味しており、一方で、「上方（ｏｖｅｒ）」という用語は、材料が近接しているが、接触する可能性はあるが必須ではないように、１つまたは複数の追加の介在する材料がある可能性があることを意味している。「上」も「上方」も、本明細書に使用されるものとしては、いかなる方向性も暗示していない。「共形（ｃｏｎｆｏｒｍａｌ）」という用語は、下にある材料の角度が共形の材料によって保持されるコーティング材料を説明している。「約」という用語は、変更の結果としてプロセスまたは構造が例示されている実施形態に適合しなくなるようなことがない限り、リストされている値がいくらか変更されてもよいことを示している。最後に、「例示的な」とは、それが理想的であることを暗示するのではなく、その記載が一例として使用されていることを示す。本発明の教示の他の実施形態は、本明細書を検討し、本明細書における開示を実践することから、当業者には諒解されよう。本明細書および実施例は例示としてのみ考慮されるように意図されており、本発明の教示の真の範囲および趣旨は、添付の特許請求項の範囲によって示されている。

本出願において使用されているものとしての相対位置の用語は、ワークピースの向きに拘わらず、ワークピースの従来の面または加工面に平行な面に基づいて定義される。本出願において使用されているものとしての「水平」または「側方」という用語は、ワークピースの向きに拘わらず、ワークピースの従来の面または加工面に平行な面として定義される。「垂直」という用語は、水平に垂直な方向を指す。「上」、「側（ｓｉｄｅ）」（「側壁」におけるような）、「より高い」、「より低い」、「上方」、「上部（ｔｏｐ）」および「下方（ｕｎｄｅｒ）」のような用語は、ワークピースの向きに拘わらず、ワークピースの上面である従来の面または加工面に関して定義される。

Claims (10)

1. 構成要素サブシステムを認証するための方法であって、
   テスト電圧値を前記構成要素サブシステムに送信することと、
   入力電圧をテストセルに印加することであって、前記入力電圧は前記テスト電圧値に基づく、印加することと、
   前記テストセルから応答電圧を読み出すことであって、前記応答電圧は、前記テストセルに印加されている前記入力電圧からもたらされる、読み出すことと、
   前記応答電圧を、予測出力電圧と比較することと、
   前記応答電圧が前記予測出力電圧に一致することに応答して、前記構成要素サブシステムの機能を有効化することと
   を含む、構成要素サブシステムを認証するための方法。
2. 前記応答電圧が前記予測出力電圧に一致しないことに応答して、前記構成要素サブシステムの機能を無効化することをさらに含む、請求項１に記載の方法。
3. 前記方法は、前記入力電圧を、前記テストセル内のメモリ膜に印加することをさらに含み、前記メモリ膜は、ポリフッ化ビニリデン、１つまたは複数のポリビニリデンコポリマーを有するポリビニリデン、コポリマーに基づくターポリマー、ＰＶＤＦ−トリフルオロエチレンに基づくターポリマー、奇数ナイロン、任意の奇数ナイロンコポリマーを有する奇数ナイロン、シアノポリマー、および、シアノポリマーコポリマーを有するシアノポリマーから成る群から選択される材料である、請求項１に記載の方法。
4. 前記構成要素サブシステムをホストデバイス内に設置することと、
   前記ホストデバイス内のテスト値選択プロトコルを使用して前記テスト電圧値を選択することと、
   前記テスト電圧値を、前記ホストデバイスから前記構成要素サブシステムへと送信することと、
   前記応答電圧を、前記構成要素サブシステムから前記ホストデバイスへと送信することと、
   前記ホストデバイス内のホストコントローラを使用して、前記応答電圧を、前記予測出力電圧と比較することと
   をさらに含む、請求項１に記載の方法。
5. ホストデバイスと、
   前記ホストデバイス内に設置されている構成要素サブシステムであって、前記構成要素サブシステムは、
   テスト電圧値を受信し、テスト電圧を出力するように構成されている認証モジュールと、
   前記認証モジュールによって出力される前記テスト電圧を受け取るように構成されているテストセルであって、前記テストセルはワード線、ビット線、およびメモリ膜を備え、前記メモリ膜は、前記ワード線と前記ビット線との間に置かれており、前記テストセルは、前記テスト電圧を受け取るのに応答して応答電圧を出力するように構成されている、テストセルと
   を備える、構成要素サブシステムと、
   前記応答電圧を、前記テスト電圧値に基づく予測電圧と比較するように構成されているホストコントローラと
   を備える、電子システム。
6. 前記ホストコントローラは、前記応答電圧が前記予測電圧から許容可能な公差を超えて異なるとき、前記ホストデバイスの機能を無効化するように構成されている、請求項５に記載の電子システム。
7. 前記ホストコントローラは、前記応答電圧が前記予測電圧に一致するとき、前記ホストデバイスの機能を有効化するように構成されている、請求項６に記載の電子システム。
8. ホストデバイスと、
   前記ホストデバイス内に設置されている構成要素サブシステムであって、前記構成要素サブシステムは、
   テスト電圧値を受信し、テスト電圧を出力するように構成されている認証モジュールと、
   前記認証モジュールによって出力される前記テスト電圧を受け取るように構成されているテストセルであって、前記テストセルはワード線、ビット線、およびメモリ膜を備え、前記メモリ膜は、前記ワード線と前記ビット線との間に置かれており、前記テストセルは、前記テスト電圧を受け取るのに応答して応答電圧を出力するように構成されている、テストセルと
   を備える、構成要素サブシステムと、
   前記応答電圧を、前記テスト電圧値に基づく予測電圧と比較するように構成されているホストコントローラと、
   前記構成要素サブシステムを包含するハウジングと
   を備える、プリンタ。
9. 前記ホストコントローラは、前記応答電圧が前記予測電圧から許容可能な公差を超えて異なるとき、前記ホストデバイスの機能を無効化するように構成されている、請求項８に記載のプリンタ。
10. 前記ホストコントローラは、前記応答電圧が前記予測電圧に一致するとき、前記ホストデバイスの機能を有効化するように構成されている、請求項９に記載のプリンタ。
    
    

Images