KR20230003972A - 디지털 랜덤 암호키 생성 장치 - Google Patents

디지털 랜덤 암호키 생성 장치 Download PDF

Info

Publication number
KR20230003972A
KR20230003972A KR1020210085678A KR20210085678A KR20230003972A KR 20230003972 A KR20230003972 A KR 20230003972A KR 1020210085678 A KR1020210085678 A KR 1020210085678A KR 20210085678 A KR20210085678 A KR 20210085678A KR 20230003972 A KR20230003972 A KR 20230003972A
Authority
KR
South Korea
Prior art keywords
encryption key
layer
signal
filter
key generation
Prior art date
Application number
KR1020210085678A
Other languages
English (en)
Inventor
이지성
이한샘
노수정
Original Assignee
현대자동차주식회사
기아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사, 기아 주식회사 filed Critical 현대자동차주식회사
Priority to KR1020210085678A priority Critical patent/KR20230003972A/ko
Priority to US17/568,159 priority patent/US12063301B2/en
Publication of KR20230003972A publication Critical patent/KR20230003972A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/10—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols with particular housing, physical features or manual controls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H04L9/0897—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage involving additional devices, e.g. trusted platform module [TPM], smartcard or USB
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/12—Transmitting and receiving encryption devices synchronised or initially set up in a particular manner
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0872—Generation of secret information including derivation or calculation of cryptographic keys or passwords using geo-location information, e.g. location data, time, relative position or proximity to other entities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

디지털 랜덤 암호키 생성 장치가 제공된다. 암호키 생성에 있어 수동 소자의 한계를 극복하기 위하여 비휘발성 능동 소자를 추가하고, 랜덤 수동 필터를 적용하여 암호키 생성부에 아날로그 전압 신호를 입력하는 입력부, 비휘발성 능동 소자 및 수동 필터를 포함하며, 입력부와 연결기판으로 연결되어 엔트로피 소스로부터 랜덤 암호키를 생성하는 암호키 생성부 및 상기 암호키 생성부에서 생성된 신호를 디지털로 변환하여 출력하는 변환부를 포함하는 장치를 제공하여 기존의 수동 소자 만을 적용한 경우에 비하여 보안의 강건성을 개선하고, 재생성 또는 무작위 생성이 가능하도록 하며 물리적 역공학 침해에 우수한 암호키를 생성하도록 한다.

Description

디지털 랜덤 암호키 생성 장치{Digital random encryption key generation device}
본 발명은 디지털 랜덤 암호키 생성 장치에 관한 것이다
최근 모바일 디바이스 뿐만 아니라 자동차 등의 이동수단에 있어서도 다양한 연결성을 가지는 스마트 모빌리티의 개발이 활발해지고 있는데, 이처럼 스마트 모빌리티의 개발로 인해 사용자의 사용 편의성은 높아지지만 다양한 연결로 인해 보안 안정성에 취약점이 발생할 수 있다.
암호키를 생성하는 메모리 소자에는 능동 소자나 수동 소자를 적용할 수 있다. 메모리 소자로 수동 소자가 적용되는 경우, 별도의 외부 전원의 인가 없이 수동 소자를 이용하여 생성된 암호키가 안정성이 높은 장점이 있다. 그러나, 수동 소자의 식별키 생성 메커니즘이 고정되어 있어, 수동 소자에 의해 생성된 암호키는 무작위성이 부족하다. 또한, 수동 소자의 제조 공정의 수율이 낮고, 암호키 생성 외의 부품 응용성이 낮다.
전술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는, 수동 소자를 사용할 경우에 가질 수 있는 높은 안정성은 유지하되, 보안의 강건성을 개선하고, 재생성이나 무작위 생성이 가능하도록 하여 하드웨어 기반으로 하여 다양한 용도로 활용할 수 있는 디지털 암호키를 생성할 수 있도록 하는 데 있다.
또한 이러한 디지털 암호키를 스마트 모빌리티에 적용하여 강건한 통합 보안 아키텍처 설계가 가능하도록 하는 데 있다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 본 발명의 실시예에 따르면, 암호키 생성 장치는, 암호키 생성부에 아날로그 전압 신호를 입력하는 입력부; 상기 입력부로부터 복수의 상부전극을 통해 공급되는 아날로그 입력 신호를 랜덤하게 복수의 메모리 소자에 공급하여 복수의 아날로그 신호를 생성하는 암호키 생성부; 및 상기 암호키 생성부에서 생성된 신호를 디지털로 변환하여 디지털 암호키를 출력하는 변환부를 포함한다.
상기 암호키 생성부는, 상기 입력부에서 입력된 신호를 하나 이상의 입력 라인을 통해 나머지 부분에 전달하는 입력층; 상기 입력층에서 전달된 아날로그 신호를 랜덤하게 메모리 소자층에 통과시키는 필터층; 및 엔트로피 소스의 비휘발성 능동 소자를 포함하는 메모리 소자를 포함하며, 이온터널링의 확률을 통해 소자의 전도도를 조정하는 메모리 소자층을 포함한다.
상기 필터층은, 상기 메모리 소자가 있는 위치에 통전 필터 또는 차단 필터가 위치하는 랜덤 통전 신호 필터; 상기 메모리 소자의 위치에 관계없이 랜덤한 위치에 통전 필터가 위치하는 랜덤 위치 신호 필터; 및 상기 메모리 소자의 위치에 관계없이 랜덤한 위치에 통전 필터 또는 차단 필터가 위치하는 혼합 랜덤 신호 필터 중 어느 하나이다.
상기 메모리 소자층은, 신호검지채널층으로 이동시킬 이온을 보유하는 이온소스층; 두께의 제어를 통해 상기 이온이 신호검지채널층으로 통과되는 확률을 조절하는 이온터널링층; 및 상기 이온터닐링층을 통과한 이온을 검지하여 제어된 아날로그 신호를 저장하고 검지하는 신호검지채널층을 포함한다.
상기 이온소스층은, LiCoO2, LiMn2O4, Li3PO4, LiFePO4, LiNi1-x-yMnxCOyO2, LiNiMn2-xO4, V2O5 및 이들의 조합 중 적어도 하나를 포함한다.
상기 필터층은, 상기 이온소스층의 상단에 위치하여 상기 입력층에서 전달된 아날로그 신호를 이온소스층에 전달하거나 차단한다.
상기 필터층은, 상기 신호검지채널층의 하단에 위치하여 상기 신호검지채널층에서 하부전극으로 전달되는 신호를 전달하거나 차단한다.
상기 변환부는, 하부전극을 통해 상기 신호검지채널층에서 검지되는 신호를 측정한 전압 또는 전류 값을 이용하여 상기 신호검지채널층의 저항 또는 전도도를 측정하는 산출부; 및 상기 산출부에서 측정된 신호검지산출부의 저항 또는 전도도의 아날로그 신호를 디지털 신호로 변환하여 디지털 암호키의 값을 출력하는 AD변환부를 포함한다.
상기 변환부에서 출력된 디지털 암호키를 저장하는 저장부를 더 포함한다.
본 발명에 따르면, 수동 소자를 사용할 경우에 가질 수 있는 높은 안정성은 유지하되, 비휘발성 능동 소자를 추가하여 보안의 강건성을 개선하고, 재생성이나 무작위 생성이 가능하도록 하여 하드웨어 기반으로 하여 다양한 용도로 활용할 수 있는 디지털 암호키를 생성할 수 있다.
또한 이러한 디지털 암호키를 스마트 모빌리티에 적용하여 강건한 통합 보안 아키텍처 설계가 가능하다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 암호키 생성 장치의 암호키 생성부의 분해 상태를 도식화한 사시도,
도 2는 본 발명의 실시예에 따른 암호키 생성 장치를 도식화한 사시도,
도 3은 도 2의 A-A'를 따라 절단한 예시적인 단면도,
도 4는 본 발명의 실시예에 따른 암호키 생성 장치의 필터층의 예시도,
도 5는 본 발명의 실시예에 따른 암호키 생성 장치의 변환부의 블록도,
도 6의 암호키 생성부(200)의 구동을 설명하기 위한 예시도,
도 7은 필터층이 신호검지채널층의 하단에 위치하는 경우의 암호키 생성부를을 설명하기 위한 예시도이다.
본 발명은 스마트 모빌리티용 강건한 통합 보안 아키텍처 설계를 위한 하드웨어 기반 암호키 생성 장치에 관한 장치에 관한 것이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 동일하거나 유사한 구성요소에는 동일, 유사한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및/또는 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
일 실시예에 따른 구성들 중 특정 제어 조건에서 다른 구성을 제어하는 구성에는, 다른 구성을 제어하기 위해 필요한 제어 알고리즘을 구체화한 명령어의 집합으로 구현된 프로그램이 설치될 수 있다. 제어 구성은 설치된 프로그램에 따라 입력 데이터 및 저장된 데이터를 처리하여 출력 데이터를 생성할 수 있다. 제어 구성은 프로그램을 저장하는 비휘발성 메모리 및 데이터를 저장하는 메모리를 포함할 수 있다.
도 1은 본 발명의 실시예에 따른 암호키 생성 장치의 암호키 생성부의 분해 상태를 도식화한 사시도이다.
도 2는 본 발명의 실시예에 따른 암호키 생성 장치를 도식화한 사시도이다.
도 1 및 도 2을 참조하면, 암호키 생성 장치(1)는, 입력부(100), 암호키 생성부(200),변환부(300), 및 저장부(400)를 포함한다. 암호키 생성부(200)는 입력층(210), 필터층(220), 및 메모리 소자층(230)을 포함한다.
이처럼 도 1에 나타난 분해 상태의 암호키 생성부를 순서대로 결합하면 도 2에 나타난 바와 마찬가지의 결합 상태가 된다.
여기서 입력부(100)는, 암호키 생성부(200)에 아날로그 전압 신호를 입력한다. 이러한 입력부(100)는, 연결기판(10)을 통해 암호키 생성부(200)의 입력층(210)에 전압 신호를 전달한다. 여기서 연결기판은 접히거나 휘어진 형태로 형성될 수 있으며, 예를 들면, 연성회로기판(Flexible Printed Circuit Board, FPCB)일 수 있다.
암호키 생성부(200)는 입력부(100)로부터 복수의 상부전극(211-214)을 통해 공급되는 아날로그 입력 신호를 랜덤하게 복수의 메모리 소자에 공급하여 복수의 아날로그 신호를 생성한다.
여기서 암호키 생성부(200)는 입력부(100)와 연결기판(10)으로 연결되며, 변환부(300)와 연결기판(20)으로 연결된다.
연결기판(10)은 복수의 배선(11-14)을 포함한다. 연결기판(20)은 복수의 배선(21-26)을 포함한다.
이러한 암호키 생성부(200)는 아날로그 엔트로피 소스로부터 암호키를 생성한다. 일 실시예에 따른 아날로그 엔트로피 소스는 메모리 소자로 구현될 수 있다. 상세한 설명은 후술한다.
입력층(210)은, 복수의 상부전극(211-214)을 포함한다. 복수의 상부전극(211-214)은 복수의 배선(11-14)을 통해 입력부(100)에 전기적으로 연결되어 있다. 입력부(100)로부터 생성된 신호는 복수의 배선(11-14)을 통해 복수의 상부전극(211-214)에 전달된다.
입력부(100)는 연결기판(10)을 통해 복수의 상부전극(211-214) 각각에 아날로그 입력신호를 순차적으로 인가할 수 있다. 또는 입력부(100)는 연결기판(10)을 통해 복수의 상부전극(211-214) 중 2이상에 아날로그 입력신호를 동시에 인가할 수 잇다.
또한, 입력층(210)과 메모리 소자층(230)의 사이에 결합되는 필터층(220)은, 입력층(210)에서 전달된 아날로그 신호를 랜덤하게 메모리 소자층(230)에 통과시킨다.
이처럼 필터층(220)은, 수동 필터로서, 입력된 아날로그 신호가 기입될 위치 주소를 랜덤하게 선택할 수 있다. 메모리 소자층(230)은 복수의 메모리 소자를 포함한다. 또한 메모리 소자층(230)은, 비휘발성인 복수의 메모리 소자를 포함하며, 이온터널링의 확률을 통해 소자의 전도도를 조정한다.
메모리 소자층(230)은, 복수의 하부전극(234_1-234_6)을 포함한다. 복수의 하부전극(234_1-234_6)은 복수의 배선(21-26)을 통해 변환부(300)에 전기적으로 연결되어 있다.
변환부(300)에서 생성된 디지털 암호키는 연결기판(30)을 통해 저장부(400)에 저장된다
도 3은 도 2의 A-A'를 따라 절단한 예시적인 단면도다.
도 3을 참조하면, 본 발명의 실시예에 따른 암호키 생성부(200)는 입력층(210), 필터층(220), 및 메모리 소자층(230)을 포함한다. 상단에 입력층(210), 중단에 필터층(220), 하단에 메모리 소자층(230)이 순서대로 위치하여 결합될 수 있다.
도 3에 도시된 단면도의 적층 구조는 암호키 생성부(200)의 다른 영역에도 적용될 수 있다.
이하에서 필터층(220)을 설명함에 있어, “통전 필터”는 필터층(220)의 상하단 간에 신호를 통과시키는 개구를 나타낼 수 있다. 또한 “차단 필터”는 필터층(220)의 상하단 간에 신호를 차단시키는 부분을 개념적으로 나타낼 수 있다.
필터층(220)은, 메모리 소자층(230)의 복수의 메모리 소자(230_1-230_5)에 대응하여 위치하는 통전 또는 차단 필터를 포함할 수 있다. 또는, 필터층(220)은 복수의 메모리 소자(230_1-230_5)의 위치에 관계없이 랜덤하게 위치하는 통전 또는 차단 필터를 포함할 수 있다. 필터층(220)에서 통전 필터는 신호가 통과되는 via-hole로 나타낼 수 있다. 필터층(220)은 파우더 랜덤 배열 마스크를 활용할 수 있는데, 여기서 파우더 랜덤 배열 마스크는 박막 위에 원하는 크기의 파우더를 뿌리고, 파우더의 입자 형상대로 에칭하여 랜덤한 위치에 개구(hole)가 생기도록 제작한 필터를 의미한다.
메모리 소자층(230)은 복수의 메모리 소자(230_1-230_5)를 포함하고, 복수의 메모리 소자(230_1-230_5) 각각은 이온소스층(231_1-231_5), 이온터널링층(232_1-232_5), 및 신호검지채널층(233_1-233_5)을 포함한다.
또한 메모리 소자층(230)은 신호검지채널층(233_1-233_5)의 저항 및/또는 전도도를 산출하기 위한 복수의 하부전극(234_1-234_6)을 포함한다.
복수의 하부전극(234_1-234_6)은 기판(235) 위에 위치하고, 복수의 하부전극(234_1-234_6) 중 인접한 두 하부전극(예를 들어, 234_1, 234_2) 사이에 위치하는 신호검지채널층(예를 들어, 233_1)과 전기적으로 연결되어 있다.
또한 메모리 소자층(230)에서 복수의 메모리 소자(230_1-230_5), 복수의 하부전극(234_1-234_6), 및 기판(235)을 제외한 나머지 부분은 절연층으로 이루어질 수 있다.
기판(235)은 반도체 기판일 수 있다. 예를 들어, 기판(235)은 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있으며, 기판(235)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘 게르마늄, 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있다. 또는, 기판(235)은 베이스 기판 상에 에피층이 형성된 것일 수도 있다.
여기서 복수의 메모리 소자(230_1-230_5)의 배열은 아날로그 엔트로피 소스 배열로 표현할 수 있다. 아날로그 엔트로피 소스 배열은 엔트로피 소스를 활용하여 랜덤한 아날로그 암호키 신호를 생성할 수 있는 배열을 의미한다. 여기서 메모리 소자는 RRAM, MRAM, PRAM 등 비휘발성 소자로 구현될 수 있다. 일 실시예에 따른 메모리 소자는 그 출력 특성이 랜덤하게 제어될 수 있고, 역공학 분석을 통해 공격당할 소지가 없어야 한다. 즉, 원치 않는 외부 입력에 대해 그 특성을 상실하는 특징이 있어야 한다.
여기서 이온소스층(231_1-231_5)은, 전압인가를 통해 신호검지채널층(233_1-233_5)로 이동시키는 이온을 보유하고 있는 층이다.
이온소스층(231_1-231_5)에는 기존 박막전지용 양극 소재가 활용될 수 있으며, 이는 LiCoO2, LiMn2O4, Li3PO4, LiFePO4, LiNi1-x-yMnxCOyO2, LiNiMn2-xO4, V2O5 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
또한 이온터널링층(232_1-232_5)은 두께 등 터널링층의 제어를 통해 이온 주입량을 조절할 수 있으며, 이를 통해 아날로그 신호의 랜덤성을 제어한다.
이온터널링층(232_1-232_5)은 Al2O3, ZrO2, TiO2, B2O3, MoO3, WO3 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
여기서 이온터널링층(232_1-232_5)의 이온터널링 확률은 이온터널링층의 두께 변화 또는 상부전극(211-214)에 인가되는 전압의 크기를 통해 제어할 수 있다. 예를 들어, 이온터널링층의 두께가 두꺼워지면, 이온터널링 확률도 높아질 수 있다.
또한 신호검지채널층(233_1-233_5)은 제어된 아날로그 신호를 저장 및 검지하며, 비휘발성 능동 소자가 포함될 수 있다.
신호검지채널층(233_1-233_5)은 기존의 RRAM(Resistive Random Access Memory)용 소재가 활용될 수 있으며, 이는 TiOx, ZnOx, HfOx, TaOx, Wox 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
이러한 복수의 메모리 소자(230_1-230_5)의 배열은 박막공정으로 제작될 수 있다. 이온소스층(231_1-231_5)은 배터리용 소재 중 박막화가 가능한 소재를 활용하여 제작될 수 있다. 이온소스층(231_1-231_5)을 통해 신호검지채널층(233_1-233_5)의 전도성을 변화시킬 수 있는 이온을 제어하여 무작위한 정도를 향상시켜 암호키 생성 장치(1)의 엔트로피 특성을 향상시킬 수 있다.
또한 이온터널링층(232_1-232_5)을 삽입하여 신호검지채널층(233_1-233_5)으로 주입된 이온이 이온소스층(231_1-231_5)으로 되돌아가는 현상을 억제하여 아날로그 엔트로피 소스의 비휘발성을 향상시킬 수 있다.
이처럼 이온소스층(231_1-231_5), 이온터널링층(232_1-232_5) 및 신호검지채널층(233_1-233_5)을 포함하는 아날로그 엔트로피 소스 배열은, 기존 RRAM 개발의 문제점으로 지적되는 분포도 제어의 어려움을 랜덤한 정보를 발생시키는 것으로 활용할 수 있다.
도 4는 본 발명의 실시예에 따른 암호키 생성 장치의 필터층의 예시도다.
도 4를 참조하면, 필터층(220)은 복수의 메모리 소자(230_1-230_5) 있는 위치에 통전 필터 또는 차단 필터가 위치하는 랜덤 통전 신호 필터, 랜덤한 위치에 통전 필터가 위치하는 랜덤 위치 신호 필터, 및 랜덤한 위치에 통전 필터 또는 차단 필터가 위치하는 혼합 랜덤 신호 필터 중 어느 하나일 수 있다.
도 4에서 “신호차단”을 나타내는 원형은 그 상하단 간 신호를 통과시키는 개구로서, 이하에서는 해당 원형을 통전 필터라 표현할 수 있다.
여기서 도 4(a)를 참조하면 랜덤 통전 신호 필터는 복수의 메모리 소자(230_1-230_5)의 위치에서 랜덤하게 신호 전달 또는 신호 차단이 가능하다.
도 4(b)를 참조하면 랜덤 위치 신호 필터는 복수의 메모리 소자(230_1-230_5)의 위치에 관계없이 랜덤한 위치에서 신호 전달이 가능하다.
도 4(c)를 참조하면 혼합 랜덤 신호 필터는 상기 복수의 메모리 소자(230_1-230_5)의 위치에 관계없이 랜덤한 위치에서 랜덤하게 신호 전달 또는 신호 차단이 가능하다.
도 4에서 필터층(220)는 통전 필터가 복수의 메모리 소자(230_1-230_5) 중 겹치는 부분에 대해서만 복수의 상부전극(211-214)에서 전달된 신호를 통과시킨다.
도 3에 도시된 암호키 생성부(200)는 도 4(a)에 도시된 랜덤 통전 신호 필터가 적용된 경우에 대한 예시이다.
따라서 본 발명은 필터층(220)은 복수의 상부전극(211-214)을 통해 인가된 아날로그 입력 신호의 유효성 여부를 랜덤화한다. 필터층(220)을 통과한 아날로그 입력 신호는 이온소스층(231_1-231_5)의 이온이 확률적으로 이온터널링층(232_1-232_5)을 통과하고, 터널링 된 이온에 의해 신호검지채널층(233_1-233_5)의 저항 및/또는 전도도를 변화시킨다. 변환부(300)는 신호검지채널층(233_1-233_5)의 양 쪽에 위치하는 하부전극(234_1-234_6)을 통해 측정되는 전류 및/또는 도출되는 전압에 의해, 변화된 신호검지채널층(233_1-233_5)의 저항 및/또는 전도도를 산출할 수 있다.
변환부(300)는 복수의 하부전극(234_1-234_6)을 통해 신호검지채널층(233_1-233_5)의 전류를 측정하거나, 전압을 도출한다.
이처럼 입력부(100)로부터 공급된 아날로그 입력 신호는암호키 생성부(200)을 거쳐 복수의 하부전극(234_1-234_6)을 통해 변환부(300)에서 측정되거나 도출된다. 측정되거나 도출된 신호는, 변환부(300)에서 아날로그-디지털 변환되며, 변환부(300)는 디지털 암호키를 생성한다.
도 5는 본 발명의 실시예에 따른 암호키 생성 장치의 변환부의 블록도다.
변환부(300)는 암호키 생성부(200)에서 생성된 신호를 디지털로 변환하여 출력한다.
다시 말하면, 여기서 변환부(300)는, 암호키 생성부(200)에서 연결기판(20)을 통해 전달된 신호를 디지털로 변환하여 디지털 암호키를 생성한다.
도 5를 참조하면, 변환부(300)는 산출부(310) 및 AD변환부(320)를 포함하는데, 산출부(310)에 연결된 복수의 배선(21-26)은 복수의 하부전극(234_1-234_6)에 연결되어 있다. 산출부(310)는 복수의 배선(21-26)을 통해 복수의 하부전극(234_1-234_6) 각각의 전압을 측정하고, 복수의 하부전극(234_1-234_6) 중 인접한 두 전극 간의 전압 차를 산출하여 신호검지채널층(233_1-233_5)의 전압을 도출할 수 있다. 또한, 산출부(310)는 복수의 하부전극(234_1-234_6) 중 인접한 두 하부전극 간의 전류를 측정하여 신호검지채널층(233_1-233_5)에 흐르는 전류를 측정할 수 있다. 산출부(310)는 신호검지채널층(233_1-233_5)의 도출된 전압 및 측정된 전류 값을 이용하여 신호검지채널층(233_1-233_5)의 저항 및/또는 전도도를 지시하는 아날로그 신호를 생성할 수 있다. AD변환부(320)는, 산출부(310)에서 생성된 아날로그 신호를 디지털 신호로 변환하여 디지털 암호키의 값을 출력한다.
예를 들어, 산출부(310)는, 신호검지채널층(도 3의 233_1)의 양측에 위치한 두 하부전극(도 3의 234_1, 234_2) 각각의 전압을 측정하고, 두 전압차를 산출하여 신호검지채널층(도 3의 233_1)의 전압을 도출한다. 산출부(310)는 두 하부전극(도 3의 234_1, 234_2) 사이의 전류를 측정하여 신호검지채널층(도 3의 233_1)에 흐르는 전류를 측정한다. 산출부(310)는 신호검지채널층(도 3의 233_1)의 전류 및/또는 전압 값에 기초하여 저항 및/또는 전도도를 산출하고, 산출된 값을 지시하는 아날로그 신호를 생성할 수 있다. 이러한 저항 및/또는 전도도는 각각의 메모리 소자(230_1-230_5), 즉 아날로그 엔트로피 소스의 배열 별로 상이하게 나타날 수 있다.
다수의 입력 라인 및 다수의 출력 라인을 포함하는 암호키 생성부(200)의 구동은 도 6을 통해 설명한다.
도 6(a)는 암호키 생성부(200)의 구동을 설명하기 위한 예시도이다.
도 6(a)를 참조하면, 4개의 상부전극(211-214), 6개의 하부전극(234_1-234_6)을 포함한 경우를 예시로 든다.
도 6(b)은 도 6(a)의 B-B'를 따라 절단한 예시적인 단면도이다.
도 6(b)에 나타난 바와 같은 메모리 소자(230_1)는 도 6(a)에 나타난 가로의 상부전극(211-214) 과 세로의 하부전극(234_1-234_6)의 배열에 의해 정의되는 4*5 매트릭스의 20비트 배열([1,1]:[4,5])을 갖는다.
예시에서, [1,1] 위치의 메모리 소자(230_1)를 보면, 상부전극(211)에 고정된 전압을 인가하면, 필터층(220)에서 통전 필터가 적용되어 전압이 이온터널링층(232_1)에 인가되고, 이온소스층(231_1)의 이온이 확률적으로 이온터널링층(232_1)을 통과하고, 터널링된 이온에 의해 신호검지채널층(233_1)의 전도도가 변화한다. 이 때, 산출부(310)는, 메모리 소자의 양측에 위치한 두 하부전극(234_1, 234_2) 각각의 전압을 측정하거나, 두 하부전극(234_1, 234_2) 사이에 흐르는 전류를 측정하여, [1,1] 메모리 소자(230_1)의 신호검지채널층(233_1)의 전압 및/또는 전류를 측정한다.
도 6(b)에 도시된 단면도의 적층 구조는 필터층(220)에서 통전 필터가 적용되는 다른 메모리 소자에도 적용될 수 있다.
산출부(310)는 복수의 하부전극(234_1-234_6)을 통해 소자 별로 측정한 전압 및/또는 전류 를 통해 저항 및/또는 전도도를 산출한다. 또한 AD변환부(320)는 산출부(310)로부터 이러한 저항 및/또는 전도도를 지시하는 아날로그 신호를 전달받아, 디지털로 변환하여 0 또는 1로 이루어진 디지털 암호키를 출력한다.
이러한 산출부(310)는 복수의 하부전극(234_1-234_6)와 합체되어 또는 별도로 존재할 수 있다.
또한 AD변환부(320)는 산출부(310)로부터 전달받은 아날로그 신호의 판별값 기준을 설정하여 최종적으로 디지털 암호키의 값을 출력한다.
여기서 최종 암호키의 정보는 소자 자체의 랜덤성과 공정의 랜덤성으로 알아낼 수 없으며, 복제도 불가능하다.
여기서 AD변환부(320)는, 소자를 거친 신호를 디지털화 할 때, 0 또는 1을 설정하는 데 있어 생성할 수 있는 변환에 대한 알고리즘이면 제한 없이 가능하며, 다만, 무작위적으로 0만으로, 또는 1만으로 변환시키는 알고리즘은 제외한다.
일 실시예에 따르면, 필터층(220)은 이온소스층(231_1-231_5)의 상단에 위치하여 복수의 상부전극(211-214)에서 인가되는 전압을 전달 또는 차단할 수 있다. 또는 필터층(220)은 신호검지채널층(233_1-233_5)의 하단에 위치하여 신호검지채널층(233_1-234_5)에서 하부전극으로의 아날로그 신호의 전달을 허용 또는 차단할 수 있다.
이상의 도 3 내지 도 6에서는 본 명세서에서는 필터층(220)이 이온소스층(231_1-231_5)의 상단에 위치하는 실시예를 기준으로 설명하였다. 이러한 실시예는 필터층(220)이 신호검지채널층(233_1-233_5)의 하단에 위치하는 경우에도 유사하게 적용될 수 있다.
도 7은 필터층(220)이 신호검지채널층(233_1-233_5)의 하단에 위치하는 경우의 암호키 생성부(200)을 설명하기 위한 예시도이다.
도 7을 참조하면, 필터층(220)은 신호검지채널층(233_1-233_5)에서 하부전극으로 전달되는 신호를 전달하거나 차단할 수 있다.
도 7에서 필터층(220)은 신호를 전달하는 하단필터(221, 223, 225) 및 신호를 차단하는 하단필터(222, 224)를 포함할 수 있다.
도 7에서 신호를 차단하는 하단필터(예를 들어, 222)가 적용된 메모리 소자(예를 들어, 230_2)는, 신호검지채널층(예에서 233_2)에서 전달되는 신호가 차단된다.
본 발명의 실시예에 따른 암호키 생성 장치는, 스마트 모빌리티 등에 사용되어 보안을 강화할 수 있는 기술로 활용될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였으나, 본 발명의 권리범위가 이에 한정되는 것은 아니며 본 발명이 속하는 분야에서 통상의 지식을 가진 자가 여러 가지로 변형 및 개량한 형태 또한 본 발명의 권리범위에 속한다.
1 : 암호키 생성 장치
10, 20, 30 : 연결기판
11, 12, 13, 14, 21, 22, 23, 24, 25, 26 : 배선
100 : 입력부
200 : 암호키 생성부
210 : 입력층
211, 212, 213, 214 : 상부전극
220 : 필터층
221, 222, 223, 224, 225 : 하단필터
230 : 메모리 소자층
230_1, 230_2, 230_3, 230_4, 230_5 : 메모리 소자
231_1, 231_2, 231_3, 231_4, 231_5 : 이온소스층
232_1, 232_2, 232_3, 232_4, 232_5 : 이온터널링층
233_1, 233_2, 233_3, 233_4, 233_5 : 신호검지채널층
234_1, 234_2, 234_3, 234_4, 234_5, 234_6 : 하부전극
235 : 기판
300 : 변환부
310 : 산출부
320 : AD변환부

Claims (9)

  1. 암호키 생성 장치에 있어서,
    암호키 생성부에 아날로그 전압 신호를 입력하는 입력부;
    상기 입력부로부터 복수의 상부전극을 통해 공급되는 아날로그 입력 신호를 랜덤하게 복수의 메모리 소자에 공급하여 복수의 아날로그 신호를 생성하는 암호키 생성부; 및
    상기 암호키 생성부에서 생성된 신호를 디지털로 변환하여 디지털 암호키를 출력하는 변환부를 포함하는 것을 특징으로 하는 암호키 생성 장치.
  2. 제1항에 있어서,
    상기 암호키 생성부는,
    상기 입력부에서 입력된 신호를 하나 이상의 입력 라인을 통해 나머지 부분에 전달하는 입력층;
    상기 입력층에서 전달된 아날로그 신호를 랜덤하게 메모리 소자층에 통과시키는 필터층; 및
    엔트로피 소스의 비휘발성 능동 소자를 포함하는 메모리 소자를 포함하며, 이온터널링의 확률을 통해 소자의 전도도를 조정하는 메모리 소자층
    을 포함하는 것을 특징으로 하는 암호키 생성 장치.
  3. 제2항에 있어서,
    상기 필터층은,
    상기 메모리 소자가 있는 위치에 통전 필터 또는 차단 필터가 위치하는 랜덤 통전 신호 필터;
    상기 메모리 소자의 위치에 관계없이 랜덤한 위치에 통전 필터가 위치하는 랜덤 위치 신호 필터; 및
    상기 메모리 소자의 위치에 관계없이 랜덤한 위치에 통전 필터 또는 차단 필터가 위치하는 혼합 랜덤 신호 필터
    중 어느 하나인 것을 특징으로 하는 암호키 생성 장치.
  4. 제2항에 있어서,
    상기 메모리 소자층은,
    신호검지채널층으로 이동시킬 이온을 보유하는 이온소스층;
    두께의 제어를 통해 상기 이온이 신호검지채널층으로 통과되는 확률을 조절하는 이온터널링층; 및
    상기 이온터닐링층을 통과한 이온을 검지하여 제어된 아날로그 신호를 저장하고 검지하는 신호검지채널층
    을 포함하는 것을 특징으로 하는 암호키 생성 장치.
  5. 제4항에 있어서,
    상기 이온소스층은,
    LiCoO2, LiMn2O4, Li3PO4, LiFePO4, LiNi1-x-yMnxCOyO2, LiNiMn2-xO4, V2O5 및 이들의 조합 중 적어도 하나를 포함하는 것을 특징으로 하는 암호키 생성 장치.
  6. 제4항에 있어서,
    상기 필터층은,
    상기 이온소스층의 상단에 위치하여 상기 입력층에서 전달된 아날로그 신호를 이온소스층에 전달하거나 차단하는 것을 특징으로 하는 암호키 생성 장치.
  7. 제4항에 있어서,
    상기 필터층은,
    상기 신호검지채널층의 하단에 위치하여 상기 신호검지채널층에서 하부전극으로 전달되는 신호를 전달하거나 차단하는 것을 특징으로 하는 암호키 생성 장치.
  8. 제4항에 있어서,
    상기 변환부는,
    하부전극을 통해 상기 신호검지채널층에서 검지되는 신호를 측정한 전압 또는 전류 값을 이용하여 상기 신호검지채널층의 저항 또는 전도도를 측정하는 산출부; 및
    상기 산출부에서 측정된 신호검지산출부의 저항 또는 전도도의 아날로그 신호를 디지털 신호로 변환하여 디지털 암호키의 값을 출력하는 AD변환부
    를 포함하는 것을 특징으로 하는 암호키 생성 장치.
  9. 제1항에 있어서,
    상기 변환부에서 출력된 디지털 암호키를 저장하는 저장부
    를 더 포함하는 것을 특징으로 하는 암호키 생성 장치.
KR1020210085678A 2021-06-30 2021-06-30 디지털 랜덤 암호키 생성 장치 KR20230003972A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210085678A KR20230003972A (ko) 2021-06-30 2021-06-30 디지털 랜덤 암호키 생성 장치
US17/568,159 US12063301B2 (en) 2021-06-30 2022-01-04 Device for generating digital random encryption key

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210085678A KR20230003972A (ko) 2021-06-30 2021-06-30 디지털 랜덤 암호키 생성 장치

Publications (1)

Publication Number Publication Date
KR20230003972A true KR20230003972A (ko) 2023-01-06

Family

ID=84786375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210085678A KR20230003972A (ko) 2021-06-30 2021-06-30 디지털 랜덤 암호키 생성 장치

Country Status (2)

Country Link
US (1) US12063301B2 (ko)
KR (1) KR20230003972A (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646604B2 (en) * 1999-01-08 2003-11-11 Trueposition, Inc. Automatic synchronous tuning of narrowband receivers of a wireless location system for voice/traffic channel tracking
US7370978B2 (en) * 2005-05-09 2008-05-13 Anderson Daryl E Encrypting data
KR101169172B1 (ko) 2011-03-31 2012-08-03 한양대학교 산학협력단 공정편차를 이용한 식별 키 생성 장치 및 방법
KR102083271B1 (ko) * 2012-07-31 2020-03-02 삼성전자주식회사 플래시 메모리의 물리적 특성을 이용하여 난수를 생성하는 플래시 메모리 시스템 및 그것의 난수 생성 방법
KR101504025B1 (ko) 2013-09-06 2015-03-18 (주) 아이씨티케이 식별 키 생성 장치 및 방법
US10069928B1 (en) * 2015-01-21 2018-09-04 Amazon Technologies, Inc. Translating requests/responses between communication channels having different protocols
EP3407535B1 (en) 2016-01-19 2023-08-09 ICTK Holdings Co., Ltd. Apparatus for generating identification key and management method thereof
US9886571B2 (en) * 2016-02-16 2018-02-06 Xerox Corporation Security enhancement of customer replaceable unit monitor (CRUM)
US10305692B2 (en) * 2017-02-22 2019-05-28 Medtronic, Inc. Pairing of devices for far-field wireless communication
CN110351739B (zh) * 2018-04-04 2022-03-25 展讯通信（上海）有限公司 监测pdcch的方法、装置、基站及用户设备
US11997212B2 (en) * 2019-06-26 2024-05-28 Micron Technology, Inc. Payload validation for a memory system
US11438171B2 (en) * 2020-03-05 2022-09-06 Micron Technology, Inc. Virtualized authentication device
US11985259B2 (en) * 2021-06-24 2024-05-14 Raytheon Company Unified multi-die physical unclonable function
US11861962B1 (en) * 2022-08-23 2024-01-02 Micron Technology, Inc. Smart lock system

Also Published As

Publication number Publication date
US12063301B2 (en) 2024-08-13
US20230006824A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
US8098520B2 (en) Storage device including a memory cell having multiple memory layers
US11145737B2 (en) Selector devices
CN110622313B (zh) 记忆性结构
US6211559B1 (en) Symmetric magnetic tunnel device
EP2807648B1 (en) Multi-bit magnetic tunnel junction memory and method of forming the same
CN104347520A (zh) 非易失性存储器晶体管和包括该存储器晶体管的设备
US20150364682A1 (en) Complementary resistance switch, contact-connected polycrystalline piezo- or ferroelectric thin-film layer, method for encrypting a bit sequence
US10777247B1 (en) Spin-based storage element
Choi et al. Structural engineering of Li-based electronic synapse for high reliability
US7839702B2 (en) Three-dimensional non-volatile register with an oxygen-ion-based memory element and a vertically-stacked register logic
KR101188263B1 (ko) 반도체 메모리 장치
CN112805819B (zh) 利用电场的电流路径控制方法及电子元件
JP2001229665A (ja) スタックされたｍｔｊセル・メモリの検出方法および装置
KR20230003972A (ko) 디지털 랜덤 암호키 생성 장치
CN111201533B (zh) 物理不可克隆函数puf装置
KR102426892B1 (ko) 조정 가능한 확률 상태를 갖는 메모리 디바이스
US8508253B2 (en) Nonvolatile logic circuit and a method for operating the same
JP4067794B2 (ja) マイクロエレクトロニクス回路装置の電気的特性の調整方法、および、マイクロエレクトロニクス回路装置と調整装置とを有するシステム
US10622451B1 (en) Flash memory with multiple control gates and flash memory array device made thereof
CN116738504A (zh) 一种puf模块及集成puf功能的mram
US7184289B2 (en) Parallel electrode memory
US11061852B2 (en) Reconfigurable circuit architecture
US11783894B2 (en) Gaussian sampling apparatus and method based on resistive random access memory
WO2015186975A1 (ko) 멤리스터를 이용한 메모리 셀
US11404639B2 (en) Selector devices with integrated barrier materials

Legal Events

Date Code Title Description
A201 Request for examination