JP2014102868A - Nand型不揮発性半導体記憶装置 - Google Patents
Nand型不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2014102868A JP2014102868A JP2012254752A JP2012254752A JP2014102868A JP 2014102868 A JP2014102868 A JP 2014102868A JP 2012254752 A JP2012254752 A JP 2012254752A JP 2012254752 A JP2012254752 A JP 2012254752A JP 2014102868 A JP2014102868 A JP 2014102868A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- write
- memory cell
- memory
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
【課題】NAND型不揮発性半導体記憶装置のデータの信頼性を向上させる。
【解決手段】複数のメモリセルが直列接続されたメモリストリングと、前記複数のメモリセルに接続されたワード線と、前記メモリストリングの一端に接続されたビット線とを有するメモリセルアレイと、書き込み動作において、前記ワード線に書き込み電圧を印加するプログラム動作と、前記プログラム動作後に行われるベリファイ動作と、前記ベリファイ動作において前記複数のメモリセルのうち書き込み不十分と判断されたメモリセルに前記書き込み電圧にステップアップ電圧を加えた電圧を書き込み電圧として設定するステップアップ動作を行う制御回路とを具備し、前記ステップアップ電圧は、前記書き込み電圧印加動作が行われる毎に値が大きくなることを特徴とする。
【選択図】 図8
【解決手段】複数のメモリセルが直列接続されたメモリストリングと、前記複数のメモリセルに接続されたワード線と、前記メモリストリングの一端に接続されたビット線とを有するメモリセルアレイと、書き込み動作において、前記ワード線に書き込み電圧を印加するプログラム動作と、前記プログラム動作後に行われるベリファイ動作と、前記ベリファイ動作において前記複数のメモリセルのうち書き込み不十分と判断されたメモリセルに前記書き込み電圧にステップアップ電圧を加えた電圧を書き込み電圧として設定するステップアップ動作を行う制御回路とを具備し、前記ステップアップ電圧は、前記書き込み電圧印加動作が行われる毎に値が大きくなることを特徴とする。
【選択図】 図8
Description
本発明は、例えばNAND型不揮発性半導体記憶装置に係り、特に、NAND型不揮発性半導体記憶装置のデータの書き込み動作に関する。
NAND型不揮発性半導体記憶装置、例えば、NAND型フラッシュメモリにおいて、記憶されるデータに応じてメモリセルに蓄積する電荷量を変更する。その結果、記憶されるデータはメモリセルのしきい値として記憶されることになる。また、NAND型フラッシュメモリは複数のメモリセルを有しており、記憶されるデータに応じてメモリセルのしきい値分布が形成される。
近年、NAND型フラッシュメモリの小型化に伴い、メモリセル間の間隔が狭くなってきている。その結果、セル間干渉効果によりメモリセルのしきい値分布の幅が広くなってしまう。このことは、隣接するメモリセルのしきい値分布間が狭くなることを意味し、データの誤書き込みが生じる可能性が高くなる。そのため、NAND型フラッシュメモリに記憶されるデータの信頼性が低下してしまう。
本発明は、NAND型不揮発性半導体記憶装置のデータの信頼性を向上させるものである。
本発明のNAND型不揮発性半導体記憶装置の態様の一例は、複数のメモリセルが直列接続されたメモリストリングと、前記複数のメモリセルに接続されたワード線と、前記メモリストリングの一端に接続されたビット線とを有するメモリセルアレイと、書き込み動作において、前記ワード線に書き込み電圧を印加するプログラム動作と、前記プログラム動作後に行われるベリファイ動作と、前記ベリファイ動作において前記複数のメモリセルのうち書き込み不十分と判断されたメモリセルに前記書き込み電圧にステップアップ電圧を加えた電圧を書き込み電圧として設定するステップアップ動作を行う制御回路とを具備し、前記ステップアップ電圧は、前記書き込み電圧印加動作が行われる毎に値が大きくなることを特徴とする。
以下、本発明の実施の形態について、図面を参照して説明する。
先ず、図1乃至図5を用いて、本実施形態に適用される半導体記憶装置をNAND型フラッシュメモリ100の構成を例に挙げて説明する。
NAND型フラッシュメモリ100は、データを記憶するメモリセルMCを、例えば、マトリクス状に配置してなるメモリセルアレイ1を備えている。このメモリセルアレイ1は、複数のビット線BL、複数のワード線WL、共通ソース線CELSRC、及び複数のメモリセルMCを含む。メモリセルMCは、1つのメモリセルにnビット(nは1以上の自然数)のデータを記憶することができる。
メモリセルアレイ1には、ビット線BLの電圧を制御するためのビット線制御回路2、及びワード線WLの電圧を制御するためのワード線制御回路3が接続されている。
ホストまたはメモリコントローラHM(「外部」と称する場合もある)から供給されたNAND型フラッシュメモリ100の動作を制御する各種コマンドCMD、アドレスADD、及びデータDTは、バッファ4に入力される。バッファ4に入力された書き込みデータは、データ入出力線を介して、ビット線制御回路2によって選択されたビット線BLに供給される。また、各種コマンドCMDはコマンドレジスタなどを介して制御回路5に入力される。また、アドレスADDはアドレスレジスタなどを介して、ビット線制御回路2、ワード線制御回路3に入力される。制御回路5、ビット線制御回路2、及びワード線制御回路3は、コマンドCMD及びアドレスADDに基づいて昇圧回路6を制御し、メモリセルMCに対して各種動作を実行する。
昇圧回路6は制御回路5の制御により、書き込み、読み出し、消去に必要な電圧を生成し、これらの電圧をビット線制御回路2、ワード線制御回路3などに供給する。ビット線制御回路2、ワード線制御回路3はこれらの電圧によりメモリセルMCからデータを読み出し、メモリセルMCへデータを書き込み、メモリセルMCのデータの消去を行う。
なお、ビット線制御回路2、ワード線制御回路3、制御回路5、を総称して「制御回路」と称する場合もある。
図2は、図1に示すメモリセルアレイ1の回路構成の一例を示している。メモリセルアレイ1には複数のメモリセルが配置されている。1つのNANDストリングNSは、ビット線方向(図2のY方向)に直列接続された例えば86個のメモリセルMCからなるメモリストリングMSと、選択トランジスタSD、SSとにより構成されている。なお、メモリストリングMSと選択トランジスタSDの間、メモリストリングMSと選択トランジスタSSの間にダミーメモリセルDMCが配置されていても良い。
NANDストリングNSはワード線方向(図2のX方向)に複数個配置(図2の例では、m+1個)され、NANDストリングNSの一端に複数のビット線BLのうち1つが接続され、他端には共通ソース線CELSRCが接続されている。なお、NANDストリングNSはワード線方向に複数個配置され、NANDストリングNSの一端に複数のビット線BLのうち1つが接続され、他端には共通ソース線CELSRCが接続されているとも言える。選択トランジスタSD、SSの制御線(ゲート電極)はそれぞれ選択ゲートSGD、SGSに接続されている。
ワード線WLはワード線方向に延び、ワード線方向に並ぶメモリセルMCを共通接続している。ワード線方向に接続されたメモリセルMCで1ページを構成する。ここで、1ページは、例えば、16kbit、8kbitなど任意に決めることができる。また、ワード線方向に並んだNANDストリングNSでブロックを構成する。メモリセルMCの消去はブロック単位で行われる。
図3(a)(b)はメモリセル及び選択トランジスタの断面図を示している。図3(a)はメモリセルの一例を示している。基板51(後述するセルウェル55)にはメモリセルのソース、ドレインとしてのn型拡散層42が形成されている。P型ウェル領域(セルウェル)55の上にはゲート絶縁膜43を介して電荷蓄積層(FG)44が形成され、この電荷蓄積層44の上には絶縁膜45を介して制御ゲート(CG)46が形成されている。図3(b)は選択ゲートの一例を示している。セルウェル55にはソース、ドレインとしてのn型拡散層47が形成されている。セルウェル55の上にはゲート絶縁膜48を介して制御ゲート49が形成されている。
この電荷蓄積層(FG)に電荷を蓄積することにより、メモリセルのしきい値電圧を変化させることができる。このしきい値電圧に応じてデータを割り付けることにより、データを記憶することができる。通常、大きなデータを記憶するために複数のメモリセルが用いられる。その結果、メモリセルのしきい値はそれぞれのデータに応じたしきい値分布を形成する。
図4は、NAND型フラッシュメモリ100の断面図の一例を示している。例えばP型半導体基板51内には、N型ウェル領域52、53、54、P型ウェル領域56が形成されている。N型ウェル領域52内にはセルウェル55が形成され、このセルウェル55内にメモリセルアレイ1を構成するメモリセルTrが形成されている。さらに、前記N型ウェル領域53、P型ウェル領域56内に、例えば、制御回路5を構成する低電圧PチャネルトランジスタLVPTr、低電圧NチャネルトランジスタLVNTrが形成されている。前記基板51内には、例えば、ワード線とワード線制御回路3を接続する高電圧NチャネルトランジスタHVNTrが形成されている。また、前記N型ウェル領域54内には例えばワード線制御回路3等を構成する高電圧PチャネルトランジスタHVPTrが形成されている。図5に示すように、高電圧トランジスタHVNTr、HVPTrは、低電圧トランジスタLVNTr、LVPTrに比べて例えば厚いゲート絶縁膜を有している。
図5は、図4に示す各領域に供給される電圧の例を示している。消去動作、プログラム動作、読み出し動作において、各領域に図5に示すような電圧が供給される。ここで、Veraは、データの消去時に基板に印加される電圧、Vssは接地電圧、Vddは電源電圧、書き込み電圧Vpgmはデータの書き込み時に選択ワード線に供給される電圧、読み出し電圧VCGRVはデータの読み出し時に選択ワード線に供給される可変の電圧、読み出しパス電圧Vreadはデータの読み出し時に非選択ワード線に供給される電圧、書き込みパス電圧Vpassはデータの読み出し時に非選択ワード線に供給される電圧である。
(メモリセルのしきい値分布)
メモリセルMCのしきい値分布とデータの記憶に関して図6を用いて説明する。図6はNAND型フラッシュメモリ100が、例えば、1つのメモリセルMCに2ビットを記憶する場合(4値のデータを記憶する場合)のメモリセルMCのしきい値分布の一例を示す図である。
メモリセルMCのしきい値分布とデータの記憶に関して図6を用いて説明する。図6はNAND型フラッシュメモリ100が、例えば、1つのメモリセルMCに2ビットを記憶する場合(4値のデータを記憶する場合)のメモリセルMCのしきい値分布の一例を示す図である。
例えば、1つのメモリセルMCに2ビットを記憶する場合、図6に示すように複数のメモリセルMCのしきい値は4つのしきい値分布を有する。ここで、しきい値電圧が低い方から“E”分布(消去状態)、“A”分布、“B”、分布“C”分布とする。ここで、左から順に、上位データ、下位データとすると、2ビットのデータを次のようにしきい値分布に割り当てることができる。例えば、“E”分布”に“11”データ、“A”分布”に“10”データ、“B”分布”に“00”データ、“C”分布”に“10”データを割り当てることができる。
(書き込み動作)
図7を用いて、本実施形態の書き込み動作を説明する。図7は、本実施形態に係るNAND型フラッシュメモリ100の書き込み動作の一例を示すフローチャートである。本実施形態の書き込み動作の特徴は、ステップアップ動作のステップアップ電圧の設定にある。
図7を用いて、本実施形態の書き込み動作を説明する。図7は、本実施形態に係るNAND型フラッシュメモリ100の書き込み動作の一例を示すフローチャートである。本実施形態の書き込み動作の特徴は、ステップアップ動作のステップアップ電圧の設定にある。
図7に示すように、書き込み動作は、書き込み電圧を印加するプログラム動作(ステップS10)とプログラム動作後にメモリセルのしきい値電圧を確認するベリファイ動作(ステップS11)とステップアップ電圧の設定を行うステップアップ動作(ステップS12)を有する。なお、ベリファイ動作はプログラム動作後に必ず行われる必要が無く、複数回のプログラム動作後に1回行うなど、種々の変更が可能である。
(プログラム動作)
プログラム動作(ステップS10)は、昇圧回路6及び制御回路5が、選択されたワード線WL(以降「選択ワード線WLs」と称する場合がある)に書き込み電圧Vpgmを印加し、選択ワード線WLs以外の選択されないワード線(以降「非選択ワード線WLns」と称する場合がある)にパス電圧Vpassなどを印加する。なお、パス電圧Vpassは全ての非選択ワード線WLnsにおいて同じ電圧である場合に限られず、非選択ワード線WLns間で異なっていても良い。なお、それぞれのNANDストリングNSにおいて、メモリセルMCは共通ソース線CELSRC側から書き込まれていく場合が多い。
プログラム動作(ステップS10)は、昇圧回路6及び制御回路5が、選択されたワード線WL(以降「選択ワード線WLs」と称する場合がある)に書き込み電圧Vpgmを印加し、選択ワード線WLs以外の選択されないワード線(以降「非選択ワード線WLns」と称する場合がある)にパス電圧Vpassなどを印加する。なお、パス電圧Vpassは全ての非選択ワード線WLnsにおいて同じ電圧である場合に限られず、非選択ワード線WLns間で異なっていても良い。なお、それぞれのNANDストリングNSにおいて、メモリセルMCは共通ソース線CELSRC側から書き込まれていく場合が多い。
選択ワード線WLsに接続されるメモリセルMCのしきい値電圧を上昇させたい場合は、ビット線制御回路2がビット線BLの電圧を、例えば、0Vに設定する。その結果、ビット線BLとメモリセルMCのチャネルとの間の電位差が大きくなり、電荷蓄積層FGに電荷が注入される。選択ワード線WLsに接続されるメモリセルMCのしきい値電圧を上昇させたくない場合は、ビット線制御回路2がビット線BLの電圧を、例えば、2.5Vに設定する。その結果、メモリセルMCのチャネルがいわゆるセルフブーストにより上昇する。ビット線BLとメモリセルMCのチャネルとの間の電位差は小さくなり、電荷蓄積層FGに電荷は殆ど注入さない。
(ベリファイ動作)
プログラム動作に続いてベリファイ動作が行われる。ベリファイ動作(ステップS11)は、制御回路5が、ワード線WLを選択し、選択ワード線WLsにベリファイ電圧Vcgrvを印加することにより行われる。選択ワード線WLs以外の非選択ワード線WLnsには、メモリセルMCのしきい値電圧によらず、メモリセルMCをオンにするパス電圧Vreadが印加される。このパス電圧Vreadは全ての非選択ワード線WLnsに同じ電圧が印加される場合に限られず、非選択ワード線WLns間で異なっていても良い。
プログラム動作に続いてベリファイ動作が行われる。ベリファイ動作(ステップS11)は、制御回路5が、ワード線WLを選択し、選択ワード線WLsにベリファイ電圧Vcgrvを印加することにより行われる。選択ワード線WLs以外の非選択ワード線WLnsには、メモリセルMCのしきい値電圧によらず、メモリセルMCをオンにするパス電圧Vreadが印加される。このパス電圧Vreadは全ての非選択ワード線WLnsに同じ電圧が印加される場合に限られず、非選択ワード線WLns間で異なっていても良い。
ここで、制御回路5は共通ソース線CELSRCに0Vを与え、ビット線BLにプリチャージ電圧を印加した後、選択トランジスタSD、SSをオンにする。ここで、メモリセルMCのしきい値電圧がベリファイ電圧VCGRVよりも高ければ、ビット線BLに充電された電圧が放電しない。この結果が、センスアンプ回路でセンス、ラッチされ、メモリセルMCのデータは“0”データと判断される。一方、メモリセルMCのしきい値電圧がベリファイ電圧VCGRVよりも低ければ、ビット線BLに充電された電圧が放電する。この結果が、センスアンプ回路でセンス、ラッチされ、メモリセルMCのデータは“1”データと判断される。
例えば、1つのメモリセルMCに2ビットのデータを記憶する場合、制御回路5はベリファイ電圧を、ベリファイ電圧VCG_AV、VCG_BV、VCG_CVと変化させることにより、選択メモリセルMCが設定されたしきい値電圧に書き込まれたかどうか判断する。ここで、設定されたしきい値電圧に書き込まれたメモリセルMCを「書き込み十分メモリセルMC」と称する場合がある。また、設定されたしきい値電圧に書き込まれていないメモリセルMCを「書き込み不十分メモリセルMC」と称する場合がある。
次に、制御回路5は書き込み不十分メモリセルMCの数が設定値以下かどうか判断する。例えば、設定値は0とすることができる。なお、ECCコードで救済できる書き込み不十分メモリセルMCの数を考慮して、設定値を1以上にすることもできる。制御回路5が不十分メモリセルMCの数が設定値以下であると判断すれば(ベリファイパス)、書き込み動作を終了する。一方、制御回路5が不十分メモリセルMCの数が設定値より大きいと判断すれば(ベリファイフェイル)、制御回路5はステップアップ動作(ステップS12)を行う。
(ステップアップ動作)
図8を用いて、ステップアップ動作におけるステップアップ電圧の設定を説明する。図8は、本実施形態に係るプログラム動作において、制御回路5が選択ワード線WLsに印加する電圧の一例を示すタイムチャートである。
図8を用いて、ステップアップ動作におけるステップアップ電圧の設定を説明する。図8は、本実施形態に係るプログラム動作において、制御回路5が選択ワード線WLsに印加する電圧の一例を示すタイムチャートである。
ここで、図8に示すように、ベリファイフェイルとなると、制御回路5は前回のプログラム動作で用いた書き込み電圧にステップアップ電圧ΔVstepを加え、再度書き込み電圧を設定するステップアップ動作(ステップS12)を行う。例えば、1回目のプログラム動作における書き込み電圧が書き込み電圧Vpgm0である場合、2回目のプログラム動作における書き込み電圧はVpgm0+ΔVstep1である。また、例えば、2回目のプログラム動作後のベリファイで、ベリファイフェイルになると3回目のプログラム動作における書き込み電圧はVpgm0+ΔVstep1+ΔVstep2となる。
ここで、ステップアップ動作(ステップS12)においては、ΔVstep1<ΔVstep2<ΔVstep3<・・・・ΔVstep(n)の関係がある。なお、nは1以上の自然数である。すなわち、ステップアップ電圧ΔVstepは、ベリファイフェイルしプログラム動作が行われる毎に値が大きくなっている。すなわち、プログラム動作の回数が多くなる毎にステップアップ電圧ΔVstepが大きくなっている。
なお、ステップアップ電圧ΔVstepの増加値はNAND型フラッシュメモリ100中に配置されたロム領域Rに記憶することができる。制御回路5は、ステップアップ電圧ΔVstepの増加値をロム領域Rなどから読み出だすことができる。また、ステップアップ電圧ΔVstepの増加値はホストまたはメモリコントローラHMからコマンドと共に送付することもできる。
また、NAND型フラッシュメモリの書き込み動作はページ単位で行われる。そのため、書き込み動作の途中状態では、書き込み十分メモリセルMCと書き込み不十分メモリセルMCが混在している。そこで、制御回路5は書き込み不十分メモリセルMCのみに電荷を蓄積させる動作を行う。例えば、制御回路5はビット線制御回路2にベリファイパスした書き込み十分メモリセルMCに接続されるビット線BLの電圧を、例えば、2.5Vに設定する。すなわち、書き込み十分メモリセルMCにこれ以上電荷が蓄積さえないように書き込み禁止状態にする(ロックアウト動作)。その結果、書き込み不十分メモリセルMCのみに電荷が蓄積され、書き込み十分メモリセルMCのしきい値電圧をそのままに書き込み不十分メモリセルMCのしきい値電圧を設定値内に入れることができる。
(再プログラム動作)
制御回路5は、ステップアップ動作により設定された書き込み電圧を用いてプログラム動作(ステップ10)を行う。ここで、ベリファイパスするまで、ステップS10〜ステップS12の動作が繰り返される。なお、プログラム動作を一定回数繰り返し行ってもベリファイパスしない場合は、制御回路5は書き込み不可能と判断し、書き込み動作を終了させることができる。
制御回路5は、ステップアップ動作により設定された書き込み電圧を用いてプログラム動作(ステップ10)を行う。ここで、ベリファイパスするまで、ステップS10〜ステップS12の動作が繰り返される。なお、プログラム動作を一定回数繰り返し行ってもベリファイパスしない場合は、制御回路5は書き込み不可能と判断し、書き込み動作を終了させることができる。
(読み出し動作)
NAND型フラッシュメモリ100のデータの読み出し動作を説明する。制御回路5が、複数のワード線WLから1つの選択ワード線WLsを選択し、選択ワード線WLsに読み出し電圧Vcgrvを印加することにより行われる。選択ワード線WLs以外の非選択ワード線WLnsには、メモリセルMCのしきい値電圧によらず、メモリセルMCをオンにする読み出しパス電圧Vreadが印加される。この読み出しパス電圧Vreadは全ての非選択ワード線WLnsに同じ電圧が印加される場合に限られず、非選択ワード線WLns間で異なっていても良い。ここで、共通ソース線に0Vを、ビット線BLにプリチャージ電圧を印加した後、選択トランジスタSD、SSをオンにする。ここで、メモリセルMCのしきい値電圧がベリファイ電圧よりも高ければ、ビット線BLに充電された電圧は放電しない。このビット線BLの電位が、センスアンプ回路で検知され、メモリセルMCのデータは“0”データと判断される。一方、メモリセルMCのしきい値電圧がベリファイ電圧よりも低ければ、ビット線BLに充電された電圧が放電する。このビット線BLの電位が、センスアンプ回路で検知されメモリセルMCのデータは“1”データと判断される。なお、メモリセルのセルウェル55には0V(場合によっては正の電圧)を印加することができる。
NAND型フラッシュメモリ100のデータの読み出し動作を説明する。制御回路5が、複数のワード線WLから1つの選択ワード線WLsを選択し、選択ワード線WLsに読み出し電圧Vcgrvを印加することにより行われる。選択ワード線WLs以外の非選択ワード線WLnsには、メモリセルMCのしきい値電圧によらず、メモリセルMCをオンにする読み出しパス電圧Vreadが印加される。この読み出しパス電圧Vreadは全ての非選択ワード線WLnsに同じ電圧が印加される場合に限られず、非選択ワード線WLns間で異なっていても良い。ここで、共通ソース線に0Vを、ビット線BLにプリチャージ電圧を印加した後、選択トランジスタSD、SSをオンにする。ここで、メモリセルMCのしきい値電圧がベリファイ電圧よりも高ければ、ビット線BLに充電された電圧は放電しない。このビット線BLの電位が、センスアンプ回路で検知され、メモリセルMCのデータは“0”データと判断される。一方、メモリセルMCのしきい値電圧がベリファイ電圧よりも低ければ、ビット線BLに充電された電圧が放電する。このビット線BLの電位が、センスアンプ回路で検知されメモリセルMCのデータは“1”データと判断される。なお、メモリセルのセルウェル55には0V(場合によっては正の電圧)を印加することができる。
図7に示す例では、読み出し電圧VCGRVはそれぞれのしきい値分布間に設定される。例えば、“E”分布と“A”分布の間には読み出し電圧VCG_ARが、“A”分布と“B”分布の間には読み出し電圧VCG_BRが、“B”分布と“C”分布の間には読み出し電圧VCG_CRが設定される。
(消去動作)
消去動作は、例えば、ブロック単位で行われる。制御回路5は図6の「消去」に示した電圧を印加する。その結果、ワード線WLsとメモリセルMCのチャネルとの間の電位差が大きくなり、電荷蓄積層FGに蓄積された電荷がp型ウェル領域に引き抜かれる。メモリセルMCのデータを消去したく無い場合は、ワード線WLを非選択とし、非選択ワード線WLnsをフローティング状態とする。その結果、非選択ワード線WLnsはブースト効果により上昇し、非選択ワード線WLnsとメモリセルMCのチャネルとの間の電位差は小さくなる。よって、電荷蓄積層FGに蓄積された電荷は殆どp型ウェル領域に引き抜かれない。消去動作後、ブロック内の全てのメモリセルMCのしきい値電圧は、図7の“E”分布になる。
消去動作は、例えば、ブロック単位で行われる。制御回路5は図6の「消去」に示した電圧を印加する。その結果、ワード線WLsとメモリセルMCのチャネルとの間の電位差が大きくなり、電荷蓄積層FGに蓄積された電荷がp型ウェル領域に引き抜かれる。メモリセルMCのデータを消去したく無い場合は、ワード線WLを非選択とし、非選択ワード線WLnsをフローティング状態とする。その結果、非選択ワード線WLnsはブースト効果により上昇し、非選択ワード線WLnsとメモリセルMCのチャネルとの間の電位差は小さくなる。よって、電荷蓄積層FGに蓄積された電荷は殆どp型ウェル領域に引き抜かれない。消去動作後、ブロック内の全てのメモリセルMCのしきい値電圧は、図7の“E”分布になる。
(効果)
図9〜図12を用いて、本実施形態の効果を説明する。図9及び図10は本実施形態に係る書き込み動作におけるメモリセルMCのしきい値分布の変化の一例を示した図である。図11及び図12は本実施形態の比較例に係る書き込み動作におけるメモリセルMCのしきい値分布の変化の一例を示した図である。
図9〜図12を用いて、本実施形態の効果を説明する。図9及び図10は本実施形態に係る書き込み動作におけるメモリセルMCのしきい値分布の変化の一例を示した図である。図11及び図12は本実施形態の比較例に係る書き込み動作におけるメモリセルMCのしきい値分布の変化の一例を示した図である。
まず、プログラム動作を重ねる毎にステップアップ電圧ΔVstepに加えられる増加値を増加値ΔΔVstepとする。図9及び図10の本実施形態においてステップアップ電圧ΔVstepの増加値ΔΔVstepは、例えば、0.2Vと一定に設定されている。すなわち、ステップアップ電圧ΔVstepは、0.2Vから、0.4V、0.6V、0.8Vと単調増加するように設定されている。一方、図11及び図12の比較例においてステップアップ電圧ΔVstepの増加値ΔΔVstepは0Vであり、ステップアップ電圧ΔVstepが一定に設定されている。すなわち、ステップアップ電圧ΔVstepは、0.5Vと一定に設定されている。
図9及び図11に示すしきい値分布を、メモリセルMCに電荷を蓄積することにより上昇させる場合を考える。ここで、上昇する前の初期状態のしきい値分布の幅は、本実施形態の場合(図9)と比較例の場合(図11)は同じ2Vを想定する。ここで、本実施形態の場合、比較例の場合共に5回の書き込み電圧印加で書き込みが完了する場合を想定している。すなわち、本実施形態の場合と比較例の場合では書き込み速度がほぼ同程度の場合を想定している。
本実施形態の場合、比較例の場合共にしきい値分布がメモリセル群1〜4の4分割に分けられている。ここで、各メモリセル群1〜4は、書き込み回数が同じ時に(書き込み電圧の印加回数が同じ時に)ベリファイパスするメモリセル群の概念を示している。例えば、本実施形態の場合では、メモリセル群1が2回目のプログラム動作(ステップアップ電圧0.2V)でベリファイパスし、メモリセル群2が3回目のプログラム動作(ステップアップ電圧0.4V)でベリファイパスし、メモリセル群3が4回目のプログラム動作(ステップアップ電圧0.6V)でベリファイパスし、メモリセル群4が5回目のプログラム動作(ステップアップ電圧0.8V)でベリファイパスする。
同様に、比較例の場合では、メモリセル群1が2回目のプログラム動作(ステップアップ電圧0.5V)でベリファイパスし、メモリセル群2が3回目のプログラム動作(ステップアップ電圧0.5V)でベリファイパスし、メモリセル群3が4回目のプログラム動作(ステップアップ電圧0.5V)でベリファイパスし、メモリセル群4が5回目のプログラム動作(ステップアップ電圧0.5V)でベリファイパスする。
まず、本実施形態におけるしきい値分布の変化を、図10を用いて説明する。メモリセル群1に属するメモリセルのしきい値電圧は2回目のプログラム動作でベリファイ電圧VCGRVに到達する。その結果、メモリセル群1に属するメモリセルはロックアウト動作により以降のプログラム動作では書き込み禁止状態になる。
次に、メモリセル群2に属するメモリセルのしきい値電圧は3回目のプログラム動作でベリファイ電圧VCGRVに到達する。その結果、メモリセル群2に属するメモリセルはロックアウト動作により以降のプログラム動作では書き込み禁止状態になる。ここで、メモリセル群1に属するメモリセルは書き込み禁止状態となっている。しかし、1ページの中でメモリセル群はランダムに存在する。例えば、メモリセル群1に属するメモリセルとメモリセル群2に属するメモリセルが隣接する場合、メモリセル群1に属するメモリセルとメモリセル群3、4に属するメモリセルが隣接する場合などがある。
その結果、隣接するメモリセル群によって、セル間干渉を受ける大きさが変わる場合がある。例えば、メモリセル群3、4に属するメモリセルと隣接する場合、メモリセルが受けるセル間干渉効果は大きくなる。また、メモリセル群1、2に属するメモリセルと隣接する場合、メモリセルが受けるセル間干渉効果は小さくなる。よって、メモリセル群1に属するメモリセルの一部のメモリセルのしきい値電圧が上昇し、メモリセル群1に属するメモリセルのしきい値分布の幅が広がってしまう。
次に、メモリセル群3に属するメモリセルのしきい値電圧は4回目のプログラム動作でベリファイ電圧VCGRVに到達する。その結果、メモリセル群3に属するメモリセルはロックアウト動作により以降のプログラム動作では書き込み禁止状態になる。ここで、メモリセル群1及び2に属するメモリセルは書き込み禁止状態となっている。しかし、上述したセル間干渉効果により、メモリセル群1及び2に属するメモリセルの一部のメモリセルのしきい値電圧が上昇し、メモリセル群1及び2に属するメモリセルのしきい値分布の幅が広がってしまう。
次に、メモリセル群4に属するメモリセルのしきい値電圧は5回目のプログラム動作でベリファイ電圧VCGRVに到達する。その結果、書き込み動作が終了する。ここで、メモリセル群1〜3に属するメモリセルは書き込み禁止状態となっている。しかし、上述したセル間干渉効果により、メモリセル群1〜3に属するメモリセルの一部のメモリセルのしきい値電圧が上昇し、メモリセル群1〜3に属するメモリセルのしきい値分布の幅が広がってしまう。
本実施形態における書き込み動作の結果を図10の一番下の欄に示す。書き込み動作終了後のしきい値分布の幅は0.8Vとなる。
同様に、比較例におけるしきい値分布の変化を、図12を用いて説明する。動作の内容は本実施形態と同様であるため説明を省略する。比較例における書き込み動作の結果を図10の一番下の欄に示す。書き込み動作終了後のしきい値分布の幅は1.1Vとなる。
これは、本実施形態においてプログラム動作の回数が少ない時、書き込み電圧のステップアップ幅も小さく設定されている。そのため、メモリセル群1、2に属するメモリセルのセル間干渉効果を受ける前のしきい値分布幅を小さくすることができる。その結果、その後メモリセル群1、2に属するメモリセルのうち一部のセルのしきい値電圧がセル間干渉効果によって上昇しても、最終的な分布の上限が比較的小さくてすむ。一方、比較例において、書き込み電圧のステップアップ幅は一定に設定されているのでプログラム動作の回数が少ない時でも選択ワード線WLsには大きな書き込み電圧が印加される。その結果、メモリセル群1、2メモリセル群1、2に属するメモリセルのしきい値分布幅はセル間干渉効果を受ける前から大きくなってしまう。その後、メモリセル群1、2に属するメモリセルのうち一部のセルのしきい値がセル間干渉効果によって上昇し、最終的な分布幅が大きくなってしまう。その結果、本実施形態では、書き込み動作終了後のしきい値分布の幅を狭くすることができる。
さらに、この効果を明確に証明するため、内製シミュレータによるシミュレーションを行った。図13、図14に本実施形態に係る書き込み動作の内製シミュレータによるシミュレーション結果の一例を示す。図13はステップアップ電圧ΔVstepの増加値ΔΔVstepを変化させ、しきい値分布の上限値の変化をシミュレーションした結果である。ここで、縦軸において値が大きいほどしきい値分布の上限が高いことを意味し、書き込み終了後のしきい値分布の幅が広がっているといえる。ここで、図13を見ると、増加値ΔΔVstepが相対値で1〜2の間に適正値(臨界値)が存在することが解る。
また、図14は、図13のシミュレーションを行ったときのプログラム回数とプログラム電圧の関係を示している。図14の丸プロットが図13の適正値によるプログラム回数とプログラム電圧の関係である。また、図14の三角プロットが図11の比較例(図13ではΔΔVstep=0)によるプログラム回数とプログラム電圧の関係である。このように、図13のシミュレーションは、書き込み速度が同じになるように増加値ΔΔVstepを決定している。
ここで、増加値ΔΔVstepに適正値が存在することを説明する。増加値ΔΔVstepを大きくしすぎるとプログラム動作後半の書き込み電圧ステップが大きくなりすぎ、しきい値分布の上限が高くなってしまう。例えば、図9に示すメモリセル群4のしきい値分布の上限が高くなりすぎてしまう。一方、プログラム動作の回数を増やすことなく書き込み動作を終了させるため、増加値ΔΔVstepを小さくしすぎるとプログラム動作前半の書き込み電圧ステップが大きくなりすぎてしまう。例えば、図9に示すメモリセル群1、2のしきい値分布の幅が広くなりすぎてしまう。
このように、書き込み動作の速度を落とさずに、しきい値分布の幅を狭くしようとすると増加値ΔΔVstepには適正値が存在することになる。すなわち、増加値ΔΔVstepを調整することにより、書き込み動作の速度を落とさずに、しきい値分布の幅を狭くすることができる。その結果、NAND型不揮発性半導体記憶装置のデータの信頼性を向上させることができる。
また、ステップアップ電圧ΔVstepの増加値ΔΔVstepは一定にすることができる。すなわち、ステップアップ電圧ΔVstepは単調増加することができる。その結果、書き込み動作の制御を複雑にすることなく、書き込み動作の速度を落とさずに、しきい値分布の幅を狭くすることができる。
また、NAND型フラッシュメモリの小型化に伴いメモリセルMC間のセル間干渉効果が大きくなってきている。NAND型フラッシュメモリの小型化しても、本実施形態に係る書き込み動作を適用することにより、NAND型フラッシュメモリデータの信頼性を向上させることができる。
また、増加値ΔΔVstepの適正値はシミュレーションなどにより求められ、製品出荷前にロム領域Rに記憶することが可能である。また、ダイソートテスト時に増加値ΔΔVstepの適正値を求め、製品出荷前にロム領域Rに記憶することも可能である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
100…NAND型フラッシュメモリ、HM…ホストまたはメモリコントローラ、1…メモリセルアレイ、2…ビット線制御回路、5…制御回路、6…昇圧回路、MC…メモリセル、WL…ワード線、BL…ビット線、NS…NANDストリング
Claims (5)
- 複数のメモリセルが直列接続されたメモリストリングと、前記複数のメモリセルに接続されたワード線と、前記メモリストリングの一端に接続されたビット線とを有するメモリセルアレイと、
書き込み動作において、前記ワード線に書き込み電圧を印加するプログラム動作と、前記プログラム動作後に行われるベリファイ動作と、前記ベリファイ動作において前記複数のメモリセルのうち書き込み不十分と判断されたメモリセルに前記書き込み電圧にステップアップ電圧を加えた電圧を書き込み電圧として設定するステップアップ動作を行う制御回路と、を具備し、
前記ステップアップ電圧は、前記書き込み電圧印加動作が行われる毎に値が大きくなることを特徴とするNAND型不揮発性半導体記憶装置。
- 前記制御回路は、前記ベリファイ動作において、前記複数のメモリセルのうち書き込み十分と判断されたメモリセルにおいて、次の書き込み動作から前記ビット線の電圧を制御して、前記書き込み十分と判断されたメモリセルを書き込み禁止状態にすることを特徴とする請求項1に記載のNAND型不揮発性半導体記憶装置。
- 前記制御回路は、前記不十分と判断されたメモリセルの数が規定値以下になった場合に前記書き込み動作を終了させ、前記ステップアップ電圧の値は、前記書き込み動作が終了するまで、単調増加することを特徴とする請求項1または2に記載のNAND型不揮発性半導体記憶装置。
- 前記ステップアップ電圧の増加幅は、前記プログラム動作後半の前記書き込み電圧増大と、前記プログラム動作前半のセル間干渉効果との均衡を考慮して求められることを特徴とする請求項1乃至3のいずれかに記載のNAND型不半導体記憶装置。
- 前記ステップアップ電圧の増加幅は、事前に適正化された値を記録したロム領域から読み出されることを特徴とする請求項1乃至4に記載のいずれかのNAND型不半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012254752A JP2014102868A (ja) | 2012-11-20 | 2012-11-20 | Nand型不揮発性半導体記憶装置 |
US14/017,670 US20140140137A1 (en) | 2012-11-20 | 2013-09-04 | Nand-type non-volatile semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012254752A JP2014102868A (ja) | 2012-11-20 | 2012-11-20 | Nand型不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014102868A true JP2014102868A (ja) | 2014-06-05 |
Family
ID=50727800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012254752A Pending JP2014102868A (ja) | 2012-11-20 | 2012-11-20 | Nand型不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140140137A1 (ja) |
JP (1) | JP2014102868A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106653083A (zh) * | 2015-11-03 | 2017-05-10 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150142921A (ko) * | 2014-06-12 | 2015-12-23 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 |
KR102395727B1 (ko) * | 2016-04-25 | 2022-05-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
TWI745602B (zh) * | 2017-06-29 | 2021-11-11 | 韓商愛思開海力士有限公司 | 執行編程操作的非揮發性記憶體裝置及其操作方法 |
JP2022035525A (ja) * | 2020-08-21 | 2022-03-04 | キオクシア株式会社 | 半導体記憶装置の動作条件の調整方法 |
-
2012
- 2012-11-20 JP JP2012254752A patent/JP2014102868A/ja active Pending
-
2013
- 2013-09-04 US US14/017,670 patent/US20140140137A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106653083A (zh) * | 2015-11-03 | 2017-05-10 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
KR20170052034A (ko) * | 2015-11-03 | 2017-05-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
CN106653083B (zh) * | 2015-11-03 | 2020-11-03 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
KR102503169B1 (ko) | 2015-11-03 | 2023-02-24 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20140140137A1 (en) | 2014-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10672487B2 (en) | Semiconductor memory device | |
US10276242B2 (en) | Semiconductor memory device | |
JP3730272B2 (ja) | 不揮発性半導体記憶装置 | |
JP5112180B2 (ja) | 駆動方式を改善した立体構造のフラッシュメモリ装置及びその駆動方法 | |
JP4886434B2 (ja) | 不揮発性半導体記憶装置 | |
US8711634B2 (en) | Nonvolatile semiconductor memory device and method for controlling the same | |
JP5268882B2 (ja) | 不揮発性半導体記憶装置 | |
US11183247B2 (en) | Boosted channel programming of memory | |
JP2019053796A (ja) | 半導体記憶装置 | |
US10153045B2 (en) | Semiconductor memory device | |
CN111243646A (zh) | 半导体存储装置 | |
US9640265B1 (en) | Semiconductor memory device | |
US10026484B2 (en) | High-speed readable semiconductor storage device | |
JP2013200932A (ja) | 不揮発性半導体記憶装置 | |
JP2014102868A (ja) | Nand型不揮発性半導体記憶装置 | |
US9164893B2 (en) | Nonvolatile semiconductor memory device | |
JP2012123856A (ja) | 不揮発性半導体記憶装置 | |
US20130083602A1 (en) | Nonvolatile semiconductor memory device | |
US10014064B2 (en) | Non-volatile semiconductor storage device | |
US8867269B2 (en) | Semiconductor memory device | |
JP6240044B2 (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
JP5814961B2 (ja) | 不揮発性半導体記憶装置 | |
JP5706350B2 (ja) | 不揮発性半導体記憶装置 | |
JP2014154191A (ja) | 半導体記憶装置 | |
JP2011222101A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20140812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150218 |