KR100495655B1 - 반도체메모리장치및그장치의오버소거검증방법 - Google Patents

반도체메모리장치및그장치의오버소거검증방법 Download PDF

Info

Publication number
KR100495655B1
KR100495655B1 KR1019970062881A KR19970062881A KR100495655B1 KR 100495655 B1 KR100495655 B1 KR 100495655B1 KR 1019970062881 A KR1019970062881 A KR 1019970062881A KR 19970062881 A KR19970062881 A KR 19970062881A KR 100495655 B1 KR100495655 B1 KR 100495655B1
Authority
KR
South Korea
Prior art keywords
selecting
selection signal
bit line
cell
verification
Prior art date
Application number
KR1019970062881A
Other languages
English (en)
Other versions
KR19990042159A (ko
Inventor
정휘택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970062881A priority Critical patent/KR100495655B1/ko
Publication of KR19990042159A publication Critical patent/KR19990042159A/ko
Application granted granted Critical
Publication of KR100495655B1 publication Critical patent/KR100495655B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 오버 소거 검증시 비트 라인의 선택 제어를 위한 반도체 메모리 장치에 관한 것으로서, 전기적으로 프로그램 검증 및 오버 소거 검증이 가능한 반도체 메모리 장치에 있어서, 복수 개의 워드 라인들과; 복수 개의 비트 라인들과; 상기 비트 라인들에 드레인이 공통으로 접속되고, 게이트가 워드 라인에 접속되는 복수 개의 셀들을 구비하는 메모리 셀 어레이와; 상기 워드 라인을 선택하기 위한 워드 라인 선택 회로와; 상기 비트 라인을 선택하기 위한 선택 신호를 발생하는 비트 라인 선택 회로와; 오버 소거 검증시 상기 선택 신호의 전압 레벨을 상승시키기 위한 승압 회로와; 상기 선택 신호에 응답하여 비트 라인을 선택하는 Y 패스 게이트와; 상기 복수 개의 셀들 중 선택된 셀의 데이터를 감지 및 증폭하기 위한 감지 증폭 회로를 포함한다.

Description

반도체 메모리 장치 및 그 장치의 오버 소거 검증 방법{semiconductor memory device and over erase verify method thereof}
본 발명은 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 반도체 메모리 장치의 과소거 검증 방법(over erase verify method)에 관한 것이다.
일반적으로 반도체 메모리 장치는 프로그램 동작(program operation) 및 소거 동작(erase operation)이 수행되고 난 후, 상기 기입 동작(write operation)이 제대로 수행되었는지 확인하는 독출 동작(read operation)을 필수적으로 거쳐야 하면 이를 검증(verify)이라 한다. 구체적으로 검증은 프로그램 검증(program verify), 소거 검증(erase verify), 과소거 검증(over erase verify)의 3개의 모드로 분류할 수 있다.
도 1은 메모리 셀의 문턱 전압 분포를 보여주는 도면이다.
도 1을 참조하면, 노어형 플래쉬 메모리 셀(NOR type flash memory cell)에 대해 프로그램을 수행하면, 선택된 셀은 6∼7V의 문턱 전압(threshold) 산포를 갖게 되는데, 프로그램 검증은 프로그램 셀의 문턱 전압 산포중 하위 지점(lower point)인 6V를 감지하여 프로그램 동작의 실패(fail) 여부를 판단하는 것이다. 그리고 소거 동작시에 선택된 셀의 문턱 전압은 1V∼3V의 산포를 갖게 되고, 소거 검증시 상기 문턱 전압 산포중 상위 지점(upper point)인 3V에서 감지를 하여 셀이 3V이상의 문턱 전압을 갖게 되면 소거 실패(erase fail)로 감지하게 된다. 그러나 셀이 3V 이하의 문턱 전압이면 소거가 제대로 수행되었음을 판단한다. 또, 오버 지점(over point)인 1V의 문턱 전압에 대해서도 감지 동작을 수행해야 한다. 즉, 셀의 문턱 전압이 1V이하로서 과소거 (over erase)된 상태라면 이로 인해 독출 및 프로그램 동작에 오류를 유발할 수 있다. 그러므로 문턱 전압이 1V이하로 낮아진 셀에 대해서는 소거 리페어(erase repair)를 실시하여 다시 문턱 전압을 높여 주어야 한다. 만일 과소거된 셀이 선택된 비트 라인에 하나라도 존재하게 되면, 프로그램된 상태와는 상관없이 비트 라인에 대응되는 모든 셀들은 과소거된 셀을 통해 전류 패스가 형성되어 이들 전부를 소거 셀로 감지하게 된다.
프로그램 검증, 소거 검증, 과소거 검증은 감지해야 하는 셀들의 문턱 전압이 각 모드마다 다르므로 동일한 조건상에서 하나의 감지 증폭기로서 모든 검증을 수행하는데 어려움이 있다.
도 2a내지 도 2d는 독출, 프로그램 검증, 소거 검증, 과소거 검증 모드에서 감지시 메인 셀과 더미 셀에 공급되는 전류의 분포가 도시되어 있다.
도 2a, 도 2b 및 도 2c를 참조하면, 독출, 프로그램 검증, 소거 검증은 약 30㎂에서 감지가 이루어짐을 알 수 있는데 과소거 검증은 3배나 많은 90㎂에서 감지가 이루어진다. 이와 같이 과소거 셀들을 90㎂에서 감지하는 것은 과소거 셀의 문턱 전압이 낮은 것도 이유지만, 읽고자 하는 셀의 비트 라인에 동일하게 접속되어 있을 경우 선택된 셀이 과소거 셀로 잘못 판독되는 것을 막기 위함이다. 그러나 과소거 셀에 많은 양의 전류를 공급할 때, 비트 라인을 선택하는 트랜지스터로 전원전압 레벨의 선택 신호가 인가되면 비트 라인의 전압이 낮아지는 문제점이 발생하게 된다. 다시 말해서 과소거 검증을 위해 비트 라인의 전압 레벨을 감지해야 하는데 상기와 같은 이유로 비트 라인의 전압 레벨이 낮아지면 잘못 센싱하게 되는 경우가 발생할 수도 있다.
따라서, 본 발명의 목적은 과소거 검증시 비트 라인으로 인한 센싱 오류를 막기 위함이다.
(구성)
상술한 바와 같은 목적을 달성하기 위한 일 특징에 의하면, 전기적으로 프로그램 검증 및 과소거 검증이 가능한 반도체 메모리 장치에 있어서, 복수 개의 워드라인들과; 복수 개의 비트 라인들과; 상기 비트 라인들에 드레인이 공통으로 접속되고, 게이트가 워드 라인에 접속되는 복수 개의 셀들을 구비하는 메모리 셀 어레이와; 상기 워드 라인을 선택하기 위한 워드 라인 선택 회로와; 상기 비트 라인을 선택하기 위한 선택 신호를 발생하는 비트 라인 선택 회로와; 과소거 검증시 상기 선택 신호의 전압 레벨을 상승시키기 위한 승압 회로와; 상기 선택 신호에 응답하여 비트 라인을 선택하는 Y 패스 게이트와; 상기 복수 개의 셀들 중 선택된 셀의 데이터를 감지 및 증폭하기 위한 감지 증폭 회로를 포함한다.
바람직한 실시예에 있어서, 상기 전압 승압 회로는 과소거 검증시 선택 신호를 전원전압보다 높은 전압 레벨을 갖도록 한다.
본 발명의 또 다른 일 특징에 의하면, 전기적으로 프로그램 검증 및 과소거 검증이 가능하고, 워드 라인, 비트 라인, 데이터를 저장하기 위한 메모리 셀 어레이, 워드 라인을 선택하기 위한 워드 라인 선택 회로, 비트 라인을 선택하기 위한 선택 신호를 출력하는 비트 라인을 선택하기 위한 Y-패스 게이트, 상기 선택 신호를 전원전압 이상의 상승시키기 위한 승압 회로, 선택된 셀의 데이터를 감지하기 위한 감지 증폭기를 포함하는 반도체 메모리 장치의 과소거 검증 방법에 있어서, 워드 라인을 선택하는 단계와; 승압 회로로부터 전원 전압 레벨 이상의 비트 라인 선택 신호를 인가받아 Y-패스 게이트를 통해 비트 라인을 선택하는 단계와; 감지 증폭기로부터 선택된 워드 라인과 비트 라인에 대응되는 셀에 전류를 공급하고, 셀의 상태를 감지하는 단계를 포함한다.
바람직한 실시예에 있어서, 상기 비트 라인들은 전원 전압 레벨 이상의 선택 신호에 응답하는 Y-패스 게이트에 의해 선택되는 것을 특징으로 하는 반도체 메모리 장치의 과소거 검증 방법.
(실시예)
이하 본 발명의 바람직한 실시예에 따른 참조 도면 도 3에 의거하여 설명한다
도 3을 참조하면, 노어형 플래쉬 메모리 장치는 행 방향으로 배열되는 워드 라인들(WLi), 열 방향을 배열되는 비트 라인들(BLj), 상기 워드 라인들(WLi)과 비트 라인(BLi)이 교차하는 영역에 형성되는 셀들을 구비하는 메모리 셀 어레이(100), 워드 라인을 선택하기 위한 워드 라인 선택 회로(110), 비트 라인을 선택하기 위한 선택 신호(YSj)를 발생하는 비트 라인 선택 회로(120), 선택 신호의 전압 레벨을 높이기 위한 승압 회로(130), 상기 선택 신호(YSj)에 응답하여 비트 라인을 선택하는 Y 패스 게이트(140), 그리고 셀의 데이터를 감지하기 위한 감지 증폭 회로(150)를 포함한다. 더불어 과소거 검증시 더미 셀로 상기 승압 전압을 인가하고, 그 이외의 구간에서는 VCC 레벨을 유지하는 제어 회로(160)를 구비하고 있다.
상기 메모리 셀 어레이(100)는 드레인이 비트 라인들에 접속되고, 게이트로 워드 라인이 대응되는 셀 트랜지스터들(MCi)로 구성되며, 이들의 소오스는 게이트로 검증 신호(verify)를 인가받고 소오스가 접지로 연결되는 MOS 트랜지스터(NM15)의 드레인에 접속된다. 그리고 Y 패스 게이트(140)는 게이트로 선택 신호(YS0, YS1, YS2)가 인가되고, 드레인과 소오스는 비트 라인(BLj)과 데이터 라인(DL)에 접속되어 있어 상기 선택 신호(YSj)에 따라 비트 라인을 선택하여 데이터 라인과 연결시킨다. 감지 증폭 회로(150)는 센싱 구간에서 선택된 셀과 더미 셀에 대응되는 비트 라인들은 로드 트랜지스터(MP2, DMP2)로부터 전류를 공급받아 셀의 상태를 감지하게 된다. 이는 프로그램 검증 및 소거 검증, 과소거 검증 어디에서나 동일하게 이루어진다. 단, 과소거 검증시에 승압 회로(130)가 선택 신호(YS0, YS1, YS2)를 전원 전압 레벨 이상으로 상승시킴에 따라 패스 트랜지스터들(NM0, NM5, NM10)의 턴온 저항을 낮춰 준다. 그러므로 종래 패스 트랜지스터의 턴온 저항으로 인해 비트 라인의 전압 레벨이 높아져 발생되는 센싱 실패를 막을 수 있다.
일반적으로 과소거는 프로그램 동작시 선택된 비트 라인과 비선택된 워드 라인에 대응되는 셀이 1V이하의 문턱 전압을 갖는 소거된 셀이 존재할 경우에, 프로그램 동작시 셀의 드레인으로 인가되는 전압(예를 들면, 5V)에 의한 커플링(coupling)의 영향으로 플로팅 게이트의 전압이 상승하여 비선택된 셀을 턴온시키게 된다. 그로 인해 누설 전류(leakage current)로 인한 셀의 드레인 전압이 낮아지고, 선택된 셀들에 대해 프로그램 실패가 이루어진다. 그러므로 소거된 셀의 문턱 전압이 하위 지점 이하(1V)로 낮아지지 않도록 해야 하며, 상기 하위 지점에 대해 셀들을 센싱해야 하기 때문에 과소거 검증은 필요하다.
플래쉬 메모리 셀에서 과소거 된 셀이 발생되면, 선택된 셀에 대한 독출 및 프로그램 동작이 실패하게 되므로 과소거 검증 단계는 매우 중요하다. 그런데 과소거 검증은 다른 모드의 검증과는 달리 셀 전류가 90㎂정도로 커서 비트 라인을 선택을 위한 패스 트랜지스터의 게이트 전압이 전원전압이면, 트렌지스터의 턴온 저항으로 센싱 오류가 발생하게 되었다. 그러나 본 발명에서는 승압 회로를 통해 전원 전압 레벨보다 높은 선택 신호를 패스 트랜지스터의 게이트에 인가함에 따라 트랜지스터의 턴온 저항을 줄일 수 있어 센싱 동작을 바로 수행할 수 있다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
따라서, 본 발명은 과소거 검증시 비트 라인의 전압 레벨 저하를 줄여 센싱 동작을 바로 수행할 수 있는 효과가 있다.
도 1은 노어형 플래쉬 메모리 셀의 문턱 전압의 분포를 보여주는 도면:
도 2a는 독출 동작시 메인 셀과 더미셀의 감지 전류 분포도:
도 2b는 프로그램 검증시 메인 셀과 더미 셀의 감지 전류 분포도:
도 2c는 소거 검증시 메인 셀과 더미 셀의 감지 전류 분포도:
도 2d는 과소거 검증시 메인 셀과 더미 셀의 감지 전류 분포도:
도 3은 본 발명의 실시예에 따른 반도체 메모리 장치의 구성을 보여주는 회로도:
*도면의 주요 부분에 대한 부호 설명
100 : 메모리 셀 어레이 110: 워드 라인 선택 회로
120 : 비트 라인 선택 회로 130 : 승압 회로
140 : Y 패스 게이트 150 : 감지 증폭 회로
160 : 제어 회로

Claims (3)

  1. 전기적으로 프로그램 검증 및 과소거 검증이 가능한 반도체 메모리 장치에 있어서,
    복수 개의 워드 라인들과;
    복수 개의 비트 라인들과;
    상기 비트 라인들에 드레인이 공통으로 접속되고, 게이트가 워드 라인에 접속되는 복수 개의 셀들을 구비하는 메모리 셀 어레이와;
    상기 워드 라인을 선택하기 위한 워드 라인 선택 수단과;
    상기 비트 라인을 선택하기 위한 선택 신호를 발생하는 비트 라인 선택 수단과;
    과소거 검증시 상기 선택 신호의 전압 레벨을 상승시키기 위한 승압 수단과;
    상기 선택 신호에 응답하여 비트 라인을 선택하는 Y 패스 게이트와;
    상기 복수 개의 셀들 중 선택된 셀의 데이터를 감지 및 증폭하기 위한 감지 증폭 수단을 포함하며,
    상기 전압 승압 수단은 과소거 검증시 상기 선택 신호의 전압 레벨이 전원전압보다 높은 전압 레벨을 갖도록 하는 반도체 메모리 장치.
  2. 전기적으로 프로그램 검증 및 과소거 검증이 가능하고, 워드 라인, 비트 라인, 데이터를 저장하기 위한 메모리 셀 어레이, 워드 라인을 선택하기 위한 워드라인 선택 수단, 비트 라인을 선택하기 위한 선택 신호를 출력하는 비트 라인을 선택하기 위한 Y-패스 게이트, 상기 선택 신호를 전원전압 이상의 상승시키기 위한 승압 수단, 선택된 셀의 데이터를 감지하기 위한 감지 증폭기를 포함하는 반도체 메모리 장치의 과소거 검증 방법에 있어서,
    워드 라인을 선택하는 단계와;
    승압 수단으로부터 전원 전압레벨 이상의 비트 라인 선택 신호를 인가받아 Y-패스 게이트를 통해 비트 라인을 선택하는 단계와;
    감지 증폭기로부터 선택된 워드 라인과 비트 라인에 대응되는 셀에 전류를 공급하고, 셀의 상태를 감지하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 과소거 검증 방법.
  3. 제 2 항에 있어서,
    상기 비트 라인들은 전원전압 레벨 이상의 선택 신호에 응답하는 Y-패스 게이트에 의해 선택되는 것을 특징으로 하는 반도체 메모리 장치의 과소거 검증 방법.
KR1019970062881A 1997-11-25 1997-11-25 반도체메모리장치및그장치의오버소거검증방법 KR100495655B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970062881A KR100495655B1 (ko) 1997-11-25 1997-11-25 반도체메모리장치및그장치의오버소거검증방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970062881A KR100495655B1 (ko) 1997-11-25 1997-11-25 반도체메모리장치및그장치의오버소거검증방법

Publications (2)

Publication Number Publication Date
KR19990042159A KR19990042159A (ko) 1999-06-15
KR100495655B1 true KR100495655B1 (ko) 2005-09-20

Family

ID=37304779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970062881A KR100495655B1 (ko) 1997-11-25 1997-11-25 반도체메모리장치및그장치의오버소거검증방법

Country Status (1)

Country Link
KR (1) KR100495655B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102568588A (zh) * 2010-12-31 2012-07-11 北京兆易创新科技有限公司 一种非易失存储器的过擦除校验方法和校验系统
US11527296B2 (en) 2020-04-24 2022-12-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006265A (ko) * 1992-07-10 1994-03-23 오가 노리오 소거검증 및 어드레스 스크램 블링구조의 플래시 이-이-피-롬(eeprom)과 그 소거방법
JPH07169286A (ja) * 1993-12-14 1995-07-04 Mitsubishi Denki Semiconductor Software Kk 不揮発性半導体記憶装置並びに不揮発性半導体記憶装置の書き込み及び消去方法
KR970701929A (ko) * 1994-03-03 1997-04-12 제니 필더 파울러-노드하임 프로그래밍 및 이레이즈를 이용한 저전압 단일 트랜지스터 플래쉬 이이피롬셀(low voltage one transistor flash eeprom cell using fowler-nordheim programming and erase)
KR970051349A (ko) * 1995-12-08 1997-07-29 가네코 히사시 비휘발성 반도체 메모리 및 과소거된 메모리셀의 임계 전압 상승 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006265A (ko) * 1992-07-10 1994-03-23 오가 노리오 소거검증 및 어드레스 스크램 블링구조의 플래시 이-이-피-롬(eeprom)과 그 소거방법
JPH07169286A (ja) * 1993-12-14 1995-07-04 Mitsubishi Denki Semiconductor Software Kk 不揮発性半導体記憶装置並びに不揮発性半導体記憶装置の書き込み及び消去方法
KR970701929A (ko) * 1994-03-03 1997-04-12 제니 필더 파울러-노드하임 프로그래밍 및 이레이즈를 이용한 저전압 단일 트랜지스터 플래쉬 이이피롬셀(low voltage one transistor flash eeprom cell using fowler-nordheim programming and erase)
KR970051349A (ko) * 1995-12-08 1997-07-29 가네코 히사시 비휘발성 반도체 메모리 및 과소거된 메모리셀의 임계 전압 상승 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102568588A (zh) * 2010-12-31 2012-07-11 北京兆易创新科技有限公司 一种非易失存储器的过擦除校验方法和校验系统
CN102568588B (zh) * 2010-12-31 2016-03-23 北京兆易创新科技股份有限公司 一种非易失存储器的过擦除校验方法和校验系统
US11527296B2 (en) 2020-04-24 2022-12-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device
US11817158B2 (en) 2020-04-24 2023-11-14 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device

Also Published As

Publication number Publication date
KR19990042159A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100596083B1 (ko) Ｎａｎｄ형 불휘발성 메모리
US4779272A (en) Testable variable-threshold non-volatile semiconductor memory
KR100198912B1 (ko) 비휘발성 반도체 메모리
EP0241327B1 (en) Sense amplifier for programmable read only memory
JP3920943B2 (ja) 不揮発性半導体記憶装置
KR960005354B1 (ko) 어드레스 천이 검출 회로를 구비한 비휘발성 반도체 메모리
US6947325B2 (en) Non-volatile semiconductor memory device and controlling method of the same
US6714459B2 (en) Nonvolatile semiconductor memory device and method of detecting overerased cell
JP4520982B2 (ja) 高速で高精度メモリ読み出しオペレーション用回路
US7164602B2 (en) Nonvolatile semiconductor memory device including high efficiency and low cost redundant structure
EP0862184B1 (en) Semiconductor storage device capable of accurately collectively executing erase verify operation on all memory cells
EP1226586B1 (en) Flash memory wordline tracking across whole chip
JP2689939B2 (ja) 不揮発性半導体記憶装置
US6400608B1 (en) Accurate verify apparatus and method for NOR flash memory cells in the presence of high column leakage
KR20090026502A (ko) 플래시 메모리 소자의 동작 방법
JP4251717B2 (ja) 不揮発性半導体記憶装置
JP2008159135A (ja) 不揮発性半導体記憶装置
KR100495655B1 (ko) 반도체메모리장치및그장치의오버소거검증방법
KR100276947B1 (ko) 전류제어회로및이것을갖는비휘발성반도체기억장치
JP2825217B2 (ja) フラッシュメモリ
KR20000004214A (ko) 플래쉬 메모리셀의 소거 방법 및 그 회로
JP3384409B2 (ja) 書換え可能な不揮発性半導体記憶装置及びその制御方法
JPH1145588A (ja) 不揮発性半導体記憶装置
JP3360855B2 (ja) 一括消去型不揮発性半導体記憶装置およびその試験方法
JPH07169287A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee